AKM AK4613VQ 仕様

[AK4613]

MS1052-J-05 2015/06

- 1 -

概要

AK4613は4ch ADCと12ch DACを内蔵する24bit CODECです。ADCにはエンハンスト・デュアルビット

方式を採用、DACにはアドバンスト・マルチビット方式を採用しています。AK4613はシングルエンド

入力、差動入力の両方に対応しており、ホームシアターシステムやカーオーディオサラウンドシステム

など幅広いアプリケーションに適用できます。80ピンLQFPパッケージに実装され、基板スペースを削

減します。

特長

1. 4ch 24bit ADC

- 128倍オーバサンプリング

- 直線位相ディジタルフィルタ内蔵

- シングルエンド入力／差動入力対応

- シングルエンド入力時、差動入力時アンチエイリアシングフィルタ内蔵

- ADC S/(N+D)

92dB: シングルエンド入力時

97dB: 差動入力時

- ADC DR, S/N

103dB: シングルエンド入力時

104dB: 差動入力時

- オフセットキャンセル用ディジタルHPF

- I/Fフォーマット: 前詰め, I

2

S, TDM

- オーバフローフラグ

2. 12ch 24bit DAC

- 128倍オーバサンプリング

- 24ビット8倍ディジタルフィルタ

- シングルエンド出力／差動出力対応

- シングルエンド出力時スムージングフィルタ内蔵

- DAC S/(N+D)

94dB: シングルエンド出力時

100dB: 差動出力時

- DAC DR, S/N

105dB: シングルエンド出力時

108dB: 差動出力時

- チャネル独立ディジタルボリューム内蔵 (256レベル, 0.5dBステップ)

- ソフトミュート

- ディエンファシス内蔵 (32kHz, 44.1kHz, 48kHz対応)

- I/Fフォーマット: 前詰め, 後詰め(16bit,20bit,24bit),I

2

S, TDM

- ゼロ検出機能

3. サンプリング周波数

- Normal Speed Mode: 32kHz to 48kHz

- Double Speed Mode: 64kHz to 96kHz

- Quad Speed Mode: 128kHz to 192kHz

4. マスタ / スレーブモード

4/12-Channel Audio CODEC

AK4613

[AK4613]

MS1052-J-05 2015/06

- 2 -

5. マスタクロック

- スレーブモード: 256fs,384fs or 512fs (Normal Speed Mode: fs=32kHz  48kHz)

256fs (Double Speed Mode: fs=64kHz  96kHz)

128fs (Quad Speed Mode: fs=128kHz  192kHz)

- マスタモード: 256fs or 512fs (Normal Speed Mode: fs=32kHz  48kHz)

256fs (Double Speed Mode: fs=64kHz  96kHz)

128fs (Quad Speed Mode: fs=128kHz  192kHz)

6. Pインタフェース: 4線シリアル/ I

2

Cバス (Ver 1.0, 400kHzモード)

7. 電源電圧

- アナログ電源: AVDD1, AVDD2 = 3.0  3.6V

- ディジタル電源: DVDD = 1.6  2.0V

- 入出力バッファ電源: TVDD1, TVDD2 = 1.6  3.6V

8. 消費電流: 100mA (fs=48kHz)

9. Ta = -20 ~ 85ºC (AK4613EQ), - 40  105ºC (AK4613VQ)

10. パッケージ: 80ピンLQFP(0.5mm pitch)

[AK4613]

MS1052-J-05 2015/06

- 3 -

■ ブロック図

Audio

I/F

SCF1

LOUT1+ / LOUT1

DAC1

DATT1

DEM1

LRCK

BICK

SDTI1

SDTI2

SDTI3

MCLK

LRCK

BICK

SDOUT1

SDIN1

SDIN2

SDIN3

SDTO1

SDTI4

SDIN4

DAC1

DATT1

DEM1

DAC2

DATT2

DEM2

DAC2

DATT2

DEM2

DAC3

DATT3

DEM3

DAC3

DATT3

DEM3

DAC4

DATT4

DEM4

DAC4

DATT4

DEM4

LOUT1-

ADC2

HPF2

ADC2

HPF2

ADC1

HPF1

ADC1

HPF1

LIN1+ / LIN1

LIN1-

DAC5

DATT5

DEM5

DAC5

DATT5

DEM5

DAC6

DATT6

DEM6

DAC6

DATT6

DEM6

SDOUT2

SDTI5

SDIN5

SDTI6

SDIN6

SDTO2

TST6

uP I/F

I2C

CSN

CCLK / SCL

CDTI / SDA

CDTO

CAD1

CAD0

MCKO

XTO

XTI / MCKI

Divider

XATL

X’tal

Oscillation

RIN1+ / RIN1

RIN1-

LIN2+ / LIN2

LIN2-

RIN2+ / RIN2

RIN2-

SCF1

ROUT1+ / ROUT1

ROUT1-

SCF2

LOUT2+ / LOUT2

LOUT2-

SCF2

ROUT2+ / ROUT2

ROUT2-

SCF3

LOUT3+ / LOUT3

LOUT3-

SCF3

ROUT3-

SCF4

LOUT4+ / LOUT4

LOUT4-

SCF4

ROUT4+ / ROUT4

ROUT4-

SCF5

LOUT5+ / LOUT5

LOUT5-

SCF5

ROUT5+ / ROUT5

ROUT5-

SCF6

LOUT6+ / LOUT6

LOUT6-

SCF6

ROUT6+ /ROUT6

ROUT6-

PDN

M/S

TST2

TST1

TST4

TST3

OVF1 / DZF1

OVF2 / DZF2

VCOM

AVDD1

VREFH1

VREFH2

VSS1

AVDD2

VSS2

DVDD

VSS3

TVDD1

VSS4

TVDD2

TST5

DVMPD

ROUT3+ / ROUT3

Figure 1. ブロック図

[AK4613]

MS1052-J-05 2015/06

- 4 -

■ オーダリングガイド

AK4613EQ -20  +85C 80pin LQFP(0.5mm pitch)

AK4613VQ -40  +105C 80pin LQFP(0.5mm pitch)

AKD4613 評価ボード

■ ピン配置

(TOP VIEW)

80 pin LQFP

LOUT4+ / LOUT4

1

LOUT2+ / LOUT2

61

62

63

64

65

66

67

68

69

70

72

73

71

74

76

77

75

78

79

80

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

40

39

38

37

36

35

34

33

32

31

29

28

30

27

25

24

26

23

22

21

60

59

58

57

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

LOUT2-

1

ROUT2+ / ROUT2

1

ROUT2-

1

LOUT3+ / LOUT3

1

LOUT3-

1

ROUT3+ / ROUT3

1

ROUT3-

1

VSS2

1

AVDD2

1

VREFH2

1

LOUT4-

1

ROUT4+ / ROUT4

1

ROUT4-

1

LOUT5+ / LOUT5

1

LOUT5-

1

ROUT5+ / ROUT5

1

ROUT5-

1

LOUT6+ / LOUT6

1

LOUT6-

1

ROUT1-

ROUT1+ / ROUT1

TST4

TST5

CAD0

LOUT1+ / LOUT1

DVMPD

LOUT1-

SDTI6

SDTI5

I2C

CCLK / SCL

CDTI / SDA

CDTO

TST1

TST3

NC

XTO

CAD1

CSN

TVDD2

VSS3

DVDD

MCKO

M/S

TST2

PDN

SDTI4

SDTI3

SDTI2

BICK

LRCK

SDTI1

TST6

SDTO2

SDTO1

VSS4

TVDD1

XTI / MCKI

ROUT6+ / ROUT6

ROUT6-

OVF1 / DZF1

LIN1-

RIN1+ / RIN1

RIN1-

LIN2+ / LIN2

LIN2-

RIN2+ / RIN2

TST17

TST18

RIN2-

VSS1

VREFH1

VCOM

TST19

TST20

OVF2 / DZF2

LIN1+ / LIN1

AVDD1

Figure 2. ピン配置

[AK4613]

MS1052-J-05 2015/06

- 5 -

■ AK4628との互換性

1. 機能

Function

AK4628

AK4613

Number of ADC channel

2-channel

4-channel

Number of DAC channel

8-channel

12-channel

Input

Single

Single or Diff

Output

Single

Single or Diff

I/F Format

I2S, LJ, RJ(20/24bit), TDM

I2S, LJ, RJ(16/20/24bit), TDM

TDM512

No

Fs=48kHz

XTAL OSC

No

Yes

Parallel / Serial Select Pin

Yes

No

Control Data Output Pin

No

Yes

Ta

-40  +85C

-40  +105C

Package

44pinLQFP

80pinLQFP

2. 電源電圧

Voltage Name

AK4628

AK4613

AVDD

4.5  5.5V

No

AVDD1

No

3.0  3.6V

AVDD2

No

3.0  3.6V

DVDD

4.5  5.5V

1.6  2.0V

TVDD

2.7  5.5V

No

TVDD1

No

1.6  3.6V

TVDD2

No

1.6  3.6V

3. 特性

Parameter

AK4628

AK4613

Fs (AD/DA)

96k / 192k

192k / 192k

THD+N (AD/DA)

Single: 92 / 90

Differential : - / -

Single: 92 / 94

Differential : 97 / 100

S/N (AD/DA)

Single: 102 / 106

Differential : - / -

Single: 103 / 105

Differential: 104 / 108

Output DATT

128 level

256 level

µP I/F

100k I2C, 3wire

400k I2C, 4wire

[AK4613]

MS1052-J-05 2015/06

- 6 -

ピン／機能

No.

Pin Name

I/O

Function

1

TST1

I

Test Pin

This pin must be connected to VSS4

2

TST3

I

Test Pin

This pin must be connected to TVDD2.

3

TST4

I

Test Pin

This pin must be connected to TVDD2.

4

TST5

I

Test Pin

This pin must be connected to VSS4.

5

CAD0

I

Chip Address 0 Pin

6

CAD1

I

Chip Address 1 Pin

7

I2C

I

µP I/F Mode Select Pin

“L”: 4-wire Serial, “H”: I

2

C Bus

8

CCLK

I

Control Data Clock Pin in serial control mode

I2C = “L”: CCLK (4-wire Serial)

SCL

I

Control Data Clock Pin in serial control mode

I2C = “H”: SCL (I

2

C Bus)

9

CSN

I

Chip Select Pin in 4-wire serial control mode

This pin must be connected to TVDD2 at I

2

C bus control mode

10

CDTI

I

Control Data Input Pin in serial control mode

I2C = “L”: CDTI (4-wire Serial)

SDA

I/O

Control Data Input Pin in serial control mode

I2C = “H”: SDA (I

2

C Bus)

11

CDTO

O

Control Data Output Pin in 4-wire serial control mode

12

TVDD2

-

Input / Output Buffer Power Supply 1 Pin, 1.6V3.6V

13

VSS3

Ground Pin, 0V

14

DVDD

-

Digital Power Supply Pin, 1.6V2.0V

15

NC

-

No Connection.

No internal bonding. This pin must be connected to the ground.

16

TST2

I

Test Pin

This pin must be connected to VSS4.

17

M/S

I

Master Mode Select Pin

“L”: Slave Mode “H”: Master Mode

18

MCKO

O

Master Clock Output Pin

19

PDN

I

Power-Down & Reset Pin

When “L”, the AK4613 is powered-down and the control registers are reset to default

state. If the state of CAD1-0 changes, then the AK4613 must be reset by PDN.

20

XTO

O

X’tal Output Pin

21

XTI

I

X’tal Input Pin

MCKI

I

External Master Clock Input Pin

22

TVDD1

-

Input / Output Buffer Power Supply 1 Pin, 1.6V3.6V

23

VSS4

-

Digital Ground Pin, 0V

24

SDTO1

O

Audio Serial Data Output 1 Pin

25

SDTO2

O

Audio Serial Data Output 2 Pin

26

TST6

O

Test Pin

This pin must be open.

27

LRCK

I/O

Input /Output Channel Clock Pin

28

BICK

I/O

Audio Serial Data Clock Pin

29

SDTI1

I

Audio Serial Data Input 1 Pin

30

SDTI2

I

Audio Serial Data Input 2 Pin

31

SDTI3

I

Audio Serial Data Input 3 Pin

32

SDTI4

I

Audio Serial Data Input 4 Pin

33

SDTI5

I

Audio Serial Data Input 5 Pin

34

SDTI6

I

Audio Serial Data Input 6 Pin

[AK4613]

MS1052-J-05 2015/06

- 7 -

No.

Pin Name

I/O

Function

35

DVMPD

I

DAC output VCOM voltage power down pin

“L”: DAC outputs are VCOM voltage “H”: DAC outputs are Hi-Z.

36

LOUT1+

O

Lch Analog Positive Output 1 Pin (DOE1 bit = “H”)

LOUT1

O

Lch Analog Output 1 Pin (DOE1 bit = “L”)

37

LOUT1-

O

Lch Analog Negative Output 1 Pin (When DOE1 bit = “L”, this pin must be open.)

38

ROUT1+

O

Rch Analog Positive Output 1 Pin (DOE1 bit = “H”)

ROUT1

O

Rch Analog Output 1 Pin (DOE1 bit = “L”)

39

ROUT1-

O

Rch Analog Negative Output 1 Pin (When DOE1 bit = “L”, this pin must be open.)

40

LOUT2+

O

Lch Analog Positive Output 2 Pin (DOE2 bit = “H”)

LOUT2

O

Lch Analog Output 2 Pin (DOE2 bit = “L”)

41

LOUT2-

O

Lch Analog Negative Output 2 Pin (When DOE2 bit = “L”, this pin must be open.)

42

ROUT2+

O

Rch Analog Positive Output 2 Pin (DOE2 bit = “H”)

ROUT2

O

Rch Analog Output 2 Pin (DOE2 bit = “L”)

43

ROUT2-

O

Rch Analog Negative Output 2 Pin (When DOE2 bit = “L”, this pin must be open.)

44

LOUT3+

O

Lch Analog Positive Output 3 Pin (DOE3 bit = “H”)

LOUT3

O

Lch Analog Output 3 Pin (DOE3 bit = “L”)

45

LOUT3-

O

Lch Analog Negative Output 3 Pin (When DOE3 bit = “L”, this pin must be open.)

46

ROUT3+

O

Rch Analog Positive Output 3 Pin (DOE3 bit = “H”)

ROUT3

O

Rch Analog Output 3 Pin (DOE3 bit = “L”)

47

ROUT3-

O

Rch Analog Negative Output 3 Pin (When DOE3 bit = “L”, this pin must be open.)

48

VSS2

-

Ground Pin, 0V

49

AVDD2

-

Analog Power Supply Pin, 3.0V3.6V

50

VREFH2

I

Positive Voltage Reference Input Pin, AVDD2

51

LOUT4+

O

Lch Analog Positive Output 4 Pin (DOE4 bit = “H”)

LOUT4

O

Lch Analog Output 4 Pin (DOE4 bit = “L”)

52

LOUT4-

O

Lch Analog Negative Output 4 Pin (When DOE4 bit = “L”, this pin must be open.)

53

ROUT4+

O

Rch Analog Positive Output 4 Pin (DOE4 bit = “H”)

ROUT4

O

Rch Analog Output 4 Pin (DOE4 bit = “L”)

54

ROUT4-

O

Rch Analog Negative Output 4 Pin (When DOE4 bit = “L”, this pin must be open.)

55

LOUT5+

O

Lch Analog Positive Output 5 Pin (DOE5 bit = “H”)

LOUT5

O

Lch Analog Output 5 Pin (DOE5 bit = “L”)

56

LOUT5-

O

Lch Analog Negative Output 5 Pin (When DOE5 bit = “L”, this pin must be open.)

57

ROUT5+

O

Rch Analog Positive Output 5 Pin (DOE5 bit = “H”)

ROUT5

O

Rch Analog Output 5 Pin (DOE5 bit = “L”)

58

ROUT5-

O

Rch Analog Negative Output 5 Pin (When DOE5 bit = “L”, this pin must be open.)

59

LOUT6+

O

Lch Analog Positive Output 6 Pin (DOE6 bit = “H”)

LOUT6

O

Lch Analog Output 6 Pin (DOE6 bit = “L”)

60

LOUT6-

O

Lch Analog Negative Output 6 Pin (When DOE6 bit = “L”, this pin must be open.)

61

ROUT6+

O

Rch Analog Positive Output 6 Pin (DOE6 bit = “H”)

ROUT6

O

Rch Analog Output 6 Pin (DOE6 bit = “L”)

62

ROUT6-

O

Rch Analog Negative Output 6 Pin (When DOE6 bit = “L”, this pin must be open.)

63

OVF1

O

Analog Input Overflow Detect 1 Pin (Note 1)

This pin goes to “H” if the analog input of Lch or Rch overflows.

DZF1

O

Zero Input Detect 1 Pin (Note 2)

When the input data of the group 1 follow total 8192 LRCK cycles with “0” input data,

this pin goes to “H”. And when RSTN bit is “0”, PMDAC bit is “0”, this pin goes to “H”.

64

OVF2

O

Analog Input Overflow Detect 2 Pin (Note 1)

This pin goes to “H” if the analog input of Lch or Rch overflows.

DZF2

O

Zero Input Detect 2 Pin (Note 2)

When the input data of the group 2 follow total 8192 LRCK cycles with “0” input data,

this pin goes to “H”. And when RSTN bit is “0”, PMDAC bit is “0”, this pin goes to “H”.

65

LIN1+

I

Lch Analog Positive Input 1 Pin (DIE1 bit = “H”)

LIN1

I

Lch Analog Input 1 Pin (DIE1 bit = “L”)

66

LIN1-

-

Lch Analog Negative Input 1 Pin (When DIE1 bit = “L”, this pin must be open.)

(Note 3)

[AK4613]

MS1052-J-05 2015/06

- 8 -

No.

Pin Name

I/O

Function

67

RIN1+

I

Rch Analog Positive Input 1 Pin (DIE1 bit = “H”)

RIN1

I

Rch Analog Input 1 Pin (DIE1 bit = “L”)

68

RIN1-

-

Rch Analog Negative Input 1 Pin (When DIE1 bit = “L”, this pin must be open.)

(Note 3)

69

LIN2+

I

Lch Analog Positive Input 2 Pin (DIE2 bit = “H”)

LIN2

I

Lch Analog Input 2 Pin (DIE2 bit = “L”)

70

LIN2-

-

Lch Analog Negative Input 2 Pin (When DIE2 bit = “L”, this pin must be open.)

(Note 3)

71

RIN2+

I

Rch Analog Positive Input 2 Pin (DIE2 bit = “H”)

RIN2

I

Rch Analog Input 2 Pin (DIE2 bit = “L”)

72

RIN2-

-

Rch Analog Negative Input 2 Pin (When DIE2 bit = “L”, this pin must be open.)

(Note 3)

73

TST17

I

Test Pin

This pin must be open.

74

TST18

I

Test Pin

This pin must be open.

75

VSS1

-

Ground Pin, 0V

76

AVDD1

-

Analog Power Supply Pin, 3.0V3.6V

77

VREFH1

I

Positive Voltage Reference Input Pin, AVDD1

78

VCOM

O

Common Voltage Output Pin, AVDD1x1/2

Large external capacitor around 2.2µF is used to reduce power-supply noise.

79

TST19

I

Test Pin

This pin must be open.

80

TST20

I

Test Pin

This pin must be open.

Note 1. このピンはOVFE bit を “1”に設定すると、OVF pinになります。

Note 2. このピンはOVFE bit を “0”に設定すると、DZF pinになります。

Note 3. このピンは差動入力時には-入力端子として動作し、Single-End入力時には+端子へ入力した信号の反転

出力として動作するのでSingle-End入力時はOpenにしてください。

Note 4. 全てのディジタル入力ピンはフローティングにしないで下さい。

[AK4613]

MS1052-J-05 2015/06

- 9 -

絶対最大定格

(VSS1=VSS2=VSS3=VSS4 =0V; Note 5)

Parameter

Symbol

min

max

Unit

Power Supplies

Analog

Digital

Output buffer

AVDD1,2

DVDD

TVDD1,2

-0.3

4.2

2.2

4.2

V

Input Current (any pins except for supplies)

IIN

-

10

mA

Analog Input Voltage

VINA

-0.3

AVDD1,2+0.3

V

Digital Input Voltage

(TST2,M/S,PDN,XTI/MCKI,LRCK,BICK,

SDTI1,SDTI2,SDTI3,SDTI4,SDTI5,SDTI6,

DVMPD pins)

(TST1,TST3,TST4,TST5,CAD0,CAD1,I2C,

CCLK/SCL,CSN,CDTI/SDA pins)

VIND1

VIND2

-0.3

TVDD1+0.3

TVDD2+0.3

V

Ambient Temperature

(power applied)

AK4613EQ

Ta

-20

85

C

AK4613VQ

Ta

-40

105

C

Storage Temperature

Tstg

-65

150

C

Note 5. 電圧はすべてグランドに対する値です。VSS1,VSS2,VSS3,VSS4 はアナロググランドに接続して下さ

い。AVDD1, AVDD2は同じ電源に接続してください。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。

また通常の動作は保証されません。

推奨動作条件

(VSS1=VSS2=VSS3=VSS4 =0V; Note 5)

Parameter

Symbol

min

typ

max

Unit

Power Supplies

(Note 6)

Analog

Digital

I/O buffer 1

(Stereo Mode & Normal Speed Mode)

I/O buffer 1

(Except Stereo Mode & Normal Speed Mode)

I/O buffer 2

AVDD1,2

DVDD

TVDD1

TVDD2

3.0

1.6

DVDD

3.0

DVDD

3.3

1.8

3.3

3.6

2.0

3.6

V

Note 6. AVDD1, AVDD2, DVDD, TVDD1, TVDD2の立ち上げシーケンスを考える必要はありません。各電源は

PDN pin = “L” の状態で立ち上げ、全ての電源が立ち上がった後、PDN pin =“H” としてください。また、

AK4613では全ての電源をONしてください。一部の電源のみOFFすることはできません。（電源OFF

とは電源をグランドと同電位にするか、あるいはフローティングにすることです。）I2Cバスと接続し

て使う場合、周辺デバイスが電源ONの状態でAK4613のみをOFFにしないでください。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので

十分ご注意下さい。

[AK4613]

MS1052-J-05 2015/06

- 10 -

アナログ特性

(Ta=25C; AVDD1=AVDD2=TVDD1=TVDD2=3.3V, DVDD =1.8V; VSS1=VSS2=VSS3=VSS4=0V;

VREFH1=AVDD1, VREFH2=AVDD2; fs=48kHz; BICK=64fs; Signal Frequency=1kHz; 24bit Data; Measurement

Frequency=20Hz20kHz at 48kHz, 20Hz~40kHz at fs=96kHz, 20Hz~40kHz at fs=192kHz; unless otherwise specified)

Parameter

min

typ

max

Unit

ADC Analog Input Characteristics (single inputs)

Resolution

24

Bits

S/(N+D)

fs=48kHz

BW=20kHz

-1dBFS

84

92

dB

-60dBFS

40

fs=96kHz

BW=40kHz

-1dBFS

83

91

dB

-60dBFS

37

fs=192kHz

BW=40kHz

-1dBFS

91

-60dBFS

37

DR (-60dBFS with A-weighted)

95

103

dB

S/N (A-weighted)

95

103

dB

Interchannel Isolation

90

110

dB

Interchannel Gain Mismatch

0.1

0.5

dB

Gain Drift

40

-

ppm/C

Input Voltage

AIN=0.65xVREFH1

1.94

2.15

2.37

Vpp

Input Resistance

7

9

k

Power Supply Rejection (Note 7)

50

dB

ADC Analog Input Characteristics (differential inputs)

S/(N+D)

fs=48kHz

BW=20kHz

-1dBFS

88

97

dB

-60dBFS

40

dB

fs=96kHz

BW=40kHz

-1dBFS

86

94

-60dBFS

37

fs=192kHz

BW=40kHz

-1dBFS

94

-60dBFS

37

DR (-60dBFS with A-weighted)

96

104

dB

S/N (A-weighted)

96

104

dB

Interchannel Isolation

90

110

dB

Interchannel Gain Mismatch

0.1

0.5

dB

Gain Drift

40

-

ppm/C

Input Voltage

AIN=0.65xVREFH1 (Note 8)

±1.94

±2.15

±2.37

Vpp

Input Resistance

11

13

k

Power Supply Rejection (Note 7)

50

dB

Common Mode Rejection Ratio (CMRR) (Note 9)

74

dB

DAC Analog Output Characteristics (single outputs)

Resolution

24

Bits

S/(N+D)

fs=48kHz

BW=20kHz

0dBFS

84

94

dB

-60dBFS

44

fs=96kHz

BW=40kHz

0dBFS

82

92

-60dBFS

41

fs=192kHz

BW=40kHz

0dBFS

92

-60dBFS

41

DR (-60dBFS with A-weighted)

97

105

dB

S/N (A-weighted)

97

105

dB

Interchannel Isolation

90

110

dB

Interchannel Gain Mismatch

0.1

0.5

dB

Gain Drift

20

-

ppm/C

Output Voltage

AOUT=0.63xVREFH2

1.87

2.08

2.29

Vpp

Load Resistance (AC負荷)

5

k

Load Capacitance

30

pF

Power Supply Rejection (Note 7)

50

dB

[AK4613]

MS1052-J-05 2015/06

- 11 -

DAC Analog Output Characteristics (differential outputs)

S/(N+D)

fs=48kHz

BW=20kHz

0dBFS

90

100

dB

-60dBFS

45

fs=96kHz

BW=40kHz

0dBFS

88

98

-60dBFS

42

fs=192kHz

BW=40kHz

0dBFS

98

-60dBFS

42

DR (-60dBFS with A-weighted)

100

108

dB

S/N (A-weighted)

100

108

dB

Interchannel Isolation

90

110

dB

Interchannel Gain Mismatch

0

0.5

dB

Gain Drift

20

-

ppm/C

Output Voltage

AOUT=0.63xVREFH2 (Note 8)

±1.87

±2.15

±2.29

Vpp

Load Resistance (Note 10)

2

k

Load Capacitance (Note 11)

30

pF

Power Supply Rejection (Note 7)

50

dB

Note 7. VREFH1,VREFH2を+3.3Vに固定して、AVDD1, AVDD2, DVDD, TVDD1,TVDD2に1kHz, 50mVppの正弦

波を重畳した場合。

Note 8. (LIN+) – (LIN-) 及び(RIN+) – (RIN-)の値です。VREFH1, VREFH2の電圧に比例します。

Note 9. VREFH1,VREFH2を+3.3Vに固定して、LIN+(RIN+)とLIN-(RIN-)に同相でAVDD1,2x1/2中心

0.96Vpp,1kHzの正弦波を入力した場合。CMRRの測定は0dB=-7dBFS(0.96Vpp=-7dBFS)としたときの減

衰レベルを測定します。

Note 10. AC負荷に対して。DC負荷の場合は5k。

Note 11. 出力ピン対GNDのLoad Capacitance を規定しています。差動信号間は容量的負荷が2倍となるので差

動間の容量負荷は2倍として考える必要があります。

Parameter

min

typ

max

Unit

Power Supplies

Power Supply Current

Normal Operation (PDN pin = “H”)

AVDD1+AVDD2 fs=48kHz, 96kHz, 192kHz

DVDD fs=48kHz

fs=96kHz

fs=192kHz

TVDD1+TVDD2 fs=48kHz

fs=96kHz

fs=192kHz

Power-down mode

(PDN pin = “L”, DVMPD = “ L”) (Note 12)

AVDD1+AVDD2+DVDD+TVDD1+TVDD2

(PDN pin = “L”, DVMPD = “ H”) (Note 12)

AVDD1+AVDD2+DVDD+TVDD1+TVDD2

80.0

14.0

20.0

33.0

6.0

7.0

300

10

125.0

24.0

35.0

55.0

8.0

9.5

550

200

mA

µA

Note 12. 静止時。クロックを含む全てのディジタル入力ピンをVSS3 (TST1, TST3, TST4, TST5, CAD0, CAD1,

I2C, CSN, CCLK, CDTI pins), VSS4 (TST2, M/S, MCKI, LRCK, BICK, SDTI1, SDTI2, SDTI3,

SDTI4,SDTI5, SDTI6)に固定した場合の値です。

[AK4613]

MS1052-J-05 2015/06

- 12 -

フィルタ特性(fs=48kHz)

(Ta= -40  +105C; AVDD1=AVDD2=3.0 3.6V, DVDD=1.6 2.0V, TVDD1=TVDD2=1.6 3.6V; DEM=OFF)

Parameter

Symbol

min

typ

max

Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 13)

0.1dB

0.2dB

3.0dB

PB

0

-

20.0

23.0

18.9

-

kHz

Stopband (Note 13)

SB

28

-

kHz

Passband Ripple

PR

-

0.1

dB

Stopband Attenuation

SA

68

-

dB

Group Delay Distortion

GD

-

0

-

s

Group Delay (Note 14)

GD

-

16

-

1/fs

ADC Digital Filter (HPF):

Frequency Response (Note 13)

3dB

0.1dB

FR

-

1.0

6.5

-

Hz

DAC Digital Filter (LPF):

Passband (Note 13)

0.06dB

6.0dB

PB

0

-

24.0

21.8

-

kHz

Stopband (Note 13)

SB

26.2

-

kHz

Passband Ripple

PR

-

0.06

dB

Stopband Attenuation

SA

54

-

dB

Group Delay Distortion

GD

-

0

-

s

Group Delay (Note 14)

GD

-

22

-

1/fs

DAC Digital Filter + Analog Filter:

Frequency Response (Note 15)

20kHz

FR

-

-0.1

-

dB

フィルタ特性(fs=96kHz)

(Ta= -40  +105C; AVDD1=AVDD2=3.0 3.6V, DVDD=1.6 2.0V, TVDD1=TVDD2=1.6 3.6V; DEM=OFF)

Parameter

Symbol

min

typ

max

Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 13)

0.1dB

0.2dB

3.0dB

PB

0

-

40.0

46.0

37.8

-

kHz

Stopband (Note 13)

SB

56

-

kHz

Passband Ripple

PR

-

0.1

dB

Stopband Attenuation

SA

68

-

dB

Group Delay Distortion

GD

-

0

-

s

Group Delay (Note 14)

GD

-

16

-

1/fs

ADC Digital Filter (HPF):

Frequency Response (Note 13)

3dB

0.1dB

FR

-

2.0

13.0

-

Hz

DAC Digital Filter (LPF):

Passband (Note 13)

0.06dB

6.0dB

PB

0

-

48.0

43.6

-

kHz

Stopband (Note 13)

SB

52.4

-

kHz

Passband Ripple

PR

-

0.06

dB

Stopband Attenuation

SA

54

-

dB

Group Delay Distortion

GD

-

0

-

s

Group Delay (Note 14)

GD

-

22

-

1/fs

DAC Digital Filter + Analog Filter:

Frequency Response (Note 15)

40kHz

FR

-

-0.3

-

dB

[AK4613]

MS1052-J-05 2015/06

- 13 -

フィルタ特性(fs=192kHz)

(Ta= -40  +105C; AVDD1=AVDD2=3.0 3.6V, DVDD=1.6 2.0V, TVDD1=TVDD2=1.6 3.6V; DEM=OFF)

Parameter

Symbol

min

typ

max

Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 13)

0.1dB

0.2dB

3.0dB

PB

0

-

57.0

90.3

56.6

-

kHz

Stopband (Note 13)

SB

112

-

kHz

Passband Ripple

PR

-

0.1

dB

Stopband Attenuation

SA

70

-

dB

Group Delay Distortion

GD

-

0

-

s

Group Delay (Note 14)

GD

-

16

-

1/fs

ADC Digital Filter (HPF):

Frequency Response (Note 13)

3dB

0.1dB

FR

-

4.0

26.0

-

Hz

DAC Digital Filter (LPF):

Passband (Note 13)

0.06dB

6.0dB

PB

0

-

96.0

87.0

-

kHz

Stopband (Note 13)

SB

104.9

-

kHz

Passband Ripple

PR

-

0.06

dB

Stopband Attenuation

SA

54

-

dB

Group Delay Distortion

GD

-

0

-

s

Group Delay (Note 14)

GD

-

22

-

1/fs

DAC Digital Filter + Analog Filter:

Frequency Response (Note 15)

80kHz

FR

-

-1

-

dB

Note 13. 各振幅特性の周波数はfs (システムサンプリングレート)に比例します。例えば、fs=48kHz時の場合

ADCの0.1dBにおけるPassband 0.39375  fsです。DACの0.06dBにおけるPassbandは0.45412 x fsです。

Note 14. ディジタルフィルタによる遅延演算で、アナログ信号が入力されてから両チャネルの24bitデータが

ADC出力レジスタにセットされるまでの時間です。DAC部は24bitデータが入力レジスタにセットさ

れてからアナログ信号が出力されるまでの時間です。

Note 15. 1kHzを基準にした値です。

[AK4613]

MS1052-J-05 2015/06

- 14 -

DC特性

(Ta=-40C+105C; AVDD1=AVDD2=3.03.6; DVDD=1.62.0V; TVDD1=TVDD2=1.63.6V)

Parameter

Symbol

min

typ

max

Unit

TVDD1,TVDD2  2.2V

High-Level Input Voltage

(TST2, M/S, PDN, XTI/MCKI, LRCK, BICK,

SDTI1, SDTI2, SDTI3, SDTI4,SDTI5, SDTI6,

DVMPD pins)

(TST1,TST3,TST4,TST5,CAD0,CAD1,I2C,

CCLK/SCL, CSN, CDTI/SDA pins)

Low-Level Input Voltage

(TST2, M/S, PDN, XTI/MCKI, LRCK, BICK,

SDTI1, SDTI2, SDTI3, SDTI4,SDTI5, SDTI6,

DVMPD pins)

(TST1,TST3,TST4,TST5,CAD0,CAD1,I2C,

CCLK/SCL, CSN, CDTI/SDA pins)

VIH

VIL

80%TVDD1

80%TVDD2

-

20%TVDD1

20%TVDD2

V

TVDD1,TVDD2 > 2.2V

High-Level Input Voltage

(TST2, M/S, PDN, XTI/MCKI, LRCK, BICK,

SDTI1, SDTI2, SDTI3, SDTI4,SDTI5, SDTI6,

DVMPD pins)

(TST1,TST3,TST4,TST5,CAD0,CAD1,I2C,

CCLK/SCL, CSN, CDTI/SDA pins)

Low-Level Input Voltage

(TST2, M/S, PDN, XTI/MCKI, LRCK, BICK,

SDTI1, SDTI2, SDTI3, SDTI4,SDTI5, SDTI6,

DVMPD pins)

(TST1,TST3,TST4,TST5,CAD0,CAD1,I2C,

CCLK/SCL, CSN, CDTI/SDA pins)

VIH

VIL

70%TVDD1

70%TVDD2

-

30%TVDD1

30%TVDD2

V

High-Level Output Voltage

(SDTO1,SDTO2, TST6, LRCK, BICK,

MCKO pins: Iout=-100µA)

(CDTO pin: Iout=-100µA)

(DZF1/OVF1, DZF2/OVF2 pins: Iout=-100µA)

Low-Level Output Voltage

(SDTO1,SDTO2, TST6, LRCK, BICK,

MCKO, CDTO, DZF1/OVF1, DZF2/OVF2 pins:

Iout= 100µA)

(SDA pin, 2.0V  TVDD2  3.6V Iout= 3mA)

(SDA pin, 1.6V  TVDD2 < 2.0V Iout= 3mA)

VOH

VOL

TVDD1-0.5

TVDD2-0.5

AVDD2-0.5

-

0.5

0.4

20%TVDD2

V

Input Leakage Current

Iin

-

10

µA

[AK4613]

MS1052-J-05 2015/06

- 15 -

スイッチング特性

(Ta=-40+105C; AVDD1=AVDD2=3.03.6; DVDD=1.62.0V; TVDD1=1.63.6V, TVDD2=1.63.6V; C

L

=20pF;

unless otherwise specified)

Parameter

Symbol

min

typ

max

Unit

Master Clock Timing

Crystal Resonator

Frequency

fXTAL

11.2896

24.576

MHz

MCKO Output

Frequency (TVDD1 ≥ 3.0V)

Duty cycle

fMCK

dMCK

5.6448

40

50

24.576

60

MHz

%

External Clock

256fsn:

Pulse Width Low

Pulse Width High

384fsn:

Pulse Width Low

Pulse Width High

512fsn, 256fsd, 128fsq:

Pulse Width Low

Pulse Width High

fCLK

tCLKL

tCLKH

fCLK

tCLKL

tCLKH

fCLK

tCLKL

tCLKH

8.192

32

12.288

22

16.384

16

12.288

18.432

24.576

MHz

ns

MHz

ns

MHz

ns

MCKO Output

Frequency

(TVDD1 ≥ 3.0V)

Duty cycle (Note 16)

fMCK

dMCK

4.096

12.288

40

50

12.288

24.576

60

MHz

%

LRCK Timing (Slave mode)

Stereo mode

(TDM1 bit = “0”, TDM0 bit = “0”)

Normal Speed Mode

Double Speed Mode

Quad Speed Mode

Duty Cycle

fsn

fsd

fsq

Duty

32

64

128

45

48

96

192

55

kHz

%

TDM512 mode (Note 17)

(TDM1 bit = “0”, TDM0 bit = “1”)

LRCK frequency

“H” time

“L” time

fsn

tLRH

tLRL

32

1/512fs

48

kHz

ns

TDM256 mode (Note 18)

(TDM1 bit = “1”, TDM0 bit = “0”)

LRCK frequency

“H” time

“L” time

fsd

tLRH

tLRL

64

1/256fs

96

kHz

ns

TDM128 mode (Note 19)

(TDM1 bit = “1”, TDM0 bit = “1”)

LRCK frequency

“H” time

“L” time

fsq

tLRH

tLRL

128

1/128fs

192

kHz

ns

[AK4613]

MS1052-J-05 2015/06

- 16 -

Parameter

Symbol

min

typ

max

Unit

LRCK Timing (Master Mode)

Stereo mode

(TDM1 bit = “0”, TDM0 bit = “0”)

Normal Speed Mode

Double Speed Mode

Quad Speed Mode

Duty Cycle

fsn

fsd

fsq

dLRK

32

64

128

-

50

48

96

192

-

kHz

%

TDM512 mode (Note 17)

(TDM1 bit = “0”, TDM0 bit = “1”)

LRCK frequency

“H” time (Note 20)

fsn

tLRH

32

1/16fs

48

kHz

ns

TDM256 mode (Note 18)

(TDM1 bit = “1”, TDM0 bit = “0”)

LRCK frequency

“H” time (Note 20)

fsd

tLRH

64

1/8fs

96

kHz

ns

TDM128 mode (Note 19)

(TDM1 bit = “1”, TDM0 bit = “1”)

LRCK frequency

“H” time (Note 20)

fsq

tLRH

128

1/4fs

192

kHz

ns

Note 16. DIV bit = “0”の場合を除きます。

Note 17. Normal Speed modeで使用してください。Master mode時、Master clockは512fsを入力してください。

Note 18. Double Speed mode で使用してください。

Note 19. Quad Speed modeで使用してください。

Note 20. I

2

Sフォーマット時は“L” time

[AK4613]

MS1052-J-05 2015/06

- 17 -

Parameter

Symbol

min

typ

max

Unit

Audio Interface Timing (Slave mode)

Stereo mode (TDM1 bit = “0”, TDM0 bit = “0”)

(TVDD1= 1.6V3.6V)

BICK Period

BICK Pulse Width Low

Pulse Width High

LRCK Edge to BICK “” (Note 21)

BICK “” to LRCK Edge (Note 21)

LRCK to SDTO(MSB) (Except I

2

S mode)

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

tBCK

tBCKL

tBCKH

tLRB

tBLR

tLRS

tBSD

tSDH

tSDS

324

130

20

50

80

ns

(TVDD1= 3.0V3.6V)

BICK Period

BICK Pulse Width Low

Pulse Width High

LRCK Edge to BICK “” (Note 21)

BICK “” to LRCK Edge (Note 21)

LRCK to SDTO(MSB) (Except I

2

S mode)

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

tBCK

tBCKL

tBCKH

tLRB

tBLR

tLRS

tBSD

tSDH

tSDS

81

33

23

10

23

ns

TDM512 mode (Note 17)

(TDM1 bit = “0”, TDM0 bit = “1”)

(TVDD1= 3.0V3.6V)

BICK Period

BICK Pulse Width Low

Pulse Width High

LRCK Edge to BICK “” (Note 21)

BICK “” to LRCK Edge (Note 21)

SDTO Setup time BICK “”

SDTO Hold time BICK “”

SDTI Hold Time

SDTI Setup Time

tBCK

tBCKL

tBCKH

tLRB

tBLR

tBSS

tBSH

tSDH

tSDS

40

16

10

6

5

10

ns

TDM256 mode (Note 18)

(TDM1 bit = “1”, TDM0 bit = “0”)

(TVDD1= 3.0V3.6V)

BICK Period

BICK Pulse Width Low

Pulse Width High

LRCK Edge to BICK “” (Note 21)

BICK “” to LRCK Edge (Note 21)

SDTO Setup time BICK “”

SDTO Hold time BICK “”

SDTI Hold Time

SDTI Setup Time

tBCK

tBCKL

tBCKH

tLRB

tBLR

tBSS

tBSH

tSDH

tSDS

40

16

10

6

5

10

ns

TDM128 mode (Note 19)

(TDM1 bit = “1”, TDM0 bit = “1”)

(TVDD1= 3.0V3.6V)

BICK Period

BICK Pulse Width Low

Pulse Width High

LRCK Edge to BICK “” (Note 21)

BICK “” to LRCK Edge (Note 21)

SDTO Setup time BICK “”

SDTO Hold time BICK “”

SDTI Hold Time

SDTI Setup Time

tBCK

tBCKL

tBCKH

tLRB

tBLR

tBSS

tBSH

tSDH

tSDS

40

16

10

6

5

10

ns

[AK4613]

MS1052-J-05 2015/06

- 18 -

Parameter

Symbol

min

typ

max

Unit

Audio Interface Timing (Master mode)

Stereo mode (TDM1 bit = “0”, TDM0 bit = “0”)

(TVDD1= 1.6V3.6V)

BICK Frequency

BICK Duty

BICK “” to LRCK

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

fBCK

dBCK

tMBLR

tBSD

tSDH

tSDS

-

40

70

50

64fs

50

-

40

70

-

Hz

%

ns

(TVDD1= 3.0V3.6V)

BICK Frequency

BICK Duty

BICK “” to LRCK

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

fBCK

dBCK

tMBLR

tBSD

tSDH

tSDS

-

23

10

64fs

50

-

23

-

Hz

%

ns

TDM512 mode (Note 17)

(TDM1 bit = “0”, TDM0 bit = “1”)

(TVDD1= 3.0V3.6V)

BICK Frequency

BICK Duty

BICK “” to LRCK

SDTO Setup time BICK “”

SDTO Hold time BICK “”

SDTI Hold Time

SDTI Setup Time

fBCK

dBCK

tMBLR

tBSS

tBSH

tSDH

tSDS

-

-10

6

5

10

512fs

50

-

10

-

Hz

%

ns

TDM256 mode (Note 18)

(TDM1 bit = “1”, TDM0 bit = “0”)

(TVDD1= 3.0V3.6V)

BICK Frequency

BICK Duty

BICK “” to LRCK

SDTO Setup time BICK “”

SDTO Hold time BICK “”

SDTI Hold Time

SDTI Setup Time

fBCK

dBCK

tMBLR

tBSS

tBSH

tSDH

tSDS

-

10

6

5

10

256fs

50

-

10

-

Hz

%

ns

TDM128 mode (Note 19)

(TDM1 bit = “1”, TDM0 bit = “1”)

(TVDD1= 3.0V3.6V)

BICK Frequency

BICK Duty

BICK “” to LRCK

SDTO Setup time BICK “”

SDTO Hold time BICK “”

SDTI Hold Time

SDTI Setup Time

fBCK

dBCK

tMBLR

tBSS

tBSH

tSDH

tSDS

-

10

6

5

10

128fs

50

-

10

-

Hz

%

ns

Note 21. この規格値はLRCKのエッジとBICKの立ち上がりエッジが重ならないように規定しています。

[AK4613]

MS1052-J-05 2015/06

- 19 -

Parameter

Symbol

min

typ

max

Unit

Control Interface Timing (4-wire Serial mode):

CCLK Period

CCLK Pulse Width Low

Pulse Width High

CDTI Setup Time

CDTI Hold Time

CSN “H” Time

CSN Edge to CCLK “”

CCLK “” to CSN Edge

CDTO Delay

CSN “” to CDTO Hi-Z

tCCK

tCCKL

tCCKH

tCDS

tCDH

tCSW

tCSS

tCSH

tDCD

tCCZ

200

80

40

150

50

70

ns

Control Interface Timing (I

2

C Bus mode):

SCL Clock Frequency

Bus Free Time Between Transmissions

Start Condition Hold Time (prior to first clock pulse)

Clock Low Time

Clock High Time

Setup Time for Repeated Start Condition

SDA Hold Time from SCL Falling (Note 22)

SDA Setup Time from SCL Rising

Rise Time of Both SDA and SCL Lines

Fall Time of Both SDA and SCL Lines

Setup Time for Stop Condition

Pulse Width of Spike Noise Suppressed by Input Filter

Capacitive load on bus

fSCL

tBUF

tHD:STA

tLOW

tHIGH

tSU :STA

tHD :DAT

tSU :DAT

tR

tF

tSU:STO

tSP

Cb

-

1.3

0.6

1.3

0.6

0

0.1

-

0.6

0

-

400

-

1.0

0.3

-

50

400

kHz

s

ns

pF

Power-down & Reset Timing

PDN Pulse Width (Note 23)

PDN “” to SDTO valid (Note 24)

tPD

tPDV

150

518

ns

1/fs

Note 22. データは最低300ns(SCLの立ち下がり時間)の間保持されなければなりません。

Note 23. 電源投入時はPDN pin を“L” にすることでリセットがかかります。

Note 24. PDN pin を立ち上げてからのLRCKの立ち上がりの回数です。

Note 25. I

2

C-busはNXP B.V.の商標です。

[AK4613]

MS1052-J-05 2015/06

- 20 -

■ タイミング波形

1/fCLK

tCLKL

VIH

tCLKH

MCKI

VIL

1/fsn, 1/fsd, 1/fsq

LRCK

VIH

VIL

tBCK

tBCKL

VIH

tBCKH

BICK

VIL

tdLRKL

tdLRKH

Duty

= tdLRKH (or tdLRKL) x fs x 100

Figure 3. クロックタイミング (TDM1/0 bits = “00” & Slave mode)

1/fCLK

tCLKL

VIH

tCLKH

MCKI

VIL

1/fs

LRCK

VIH

VIL

tLRL

tLRH

tBCK

tBCKL

VIH

tBCKH

BICK

VIL

Figure 4. クロックタイミング (TDM1/0 bits = “00”以外 & Slave mode)

ページが読み込まれています...

AKM AK4613VQ 仕様

AKM AK4613VQ 仕様

関連論文

その他のドキュメント