2. AKM
  3. AK4616VQ

AKM AK4616VQ 仕様

  • こんにちは！AKM AK4616オーディオCODECのデータシートの内容を理解しています。このデバイスの機能、仕様、使用方法に関するご質問にお答えします。データシートには、高解像度オーディオ変換、マイクアンプ内蔵、デジタルボリューム機能など、AK4616の主要な機能が詳細に記載されています。
  • サンプリング周波数はどのくらいですか？
    ADCとDACのS/N比はどのくらいですか？
    マイクアンプのゲイン調整範囲は？
    電源電圧は？
    パッケージの種類は？
[AK4616]
MS1437-J-06 2014/09
- 1 -
概 要
AK4616は3ch ADCと5ch DACを内蔵する24bit オーディオCODECです。アナログ入力は差動/シングル
エンドに対応した入力セレクタ付きステレオADCに加え、ガイダンス音声等の入力用モノラルADCを内
蔵します。ディジタルボリュームを内蔵した高特性な5chDACは105dBのダイナミックレンジを実現し
シングルエンドでアナログ出力されます。Audio DSP と組み合わせることで、カーオーディオシステム
を容易に構成することができます。48ピンLQFPパッケージに実装され、基板スペースを削減します。
特 長
2ch ADC
- サンプリング周波数: 8kHz~48kHz
- 4 System in / 1 out (差動x3, シングルエンドx1)
- ADC S/N: 99dB, S/ (N+D): 88dB
- I/Fフォーマット: 前詰め, I
2
S or TDM
1ch ADC モノラルオーディオ入力用
- サンプリング周波数: 8kHz~48kHz
- ADC S/N: 97dB, S/ (N+D): 87dB
- I/Fフォーマット: 前詰め, I
2
S or TDM
4ch DAC
- サンプリング周波数: 8kHz~48kHz
- DAC S/N: 105dB, S/ (N+D): 95dB
- I/Fフォーマット: 前詰め, 後詰め (16bit, 20bit, 24bit), I
2
S or TDM
モノラルDAC
- サンプリング周波数: 8kHz~48kHz
- DAC S/N: 107dB, S/ (N+D): 100dB
- I/Fフォーマット: 前詰め, 後詰め (16bit, 20bit, 24bit), I
2
S or TDM
マイクインタフェース
- 差動入力
- プログラマバル ゲイン (+33dB ~ +15dB and 0dB, 3dB step)
- 低ノイズ マイクバイアス
ディジタルプロセス
- DAC チャンネル独立ディジタルボリューム (0dB ~ -127dB, 0.5dB step)
- モノラルオーディオ入力ミキシング、ADC チャンネル独立ディジタルボリューム
(0dB~-127dB, 0.5dB step)
- ソフトミュート
マスタクロック
- 256fs, 384fs, 512fs
μPインタフェース: I
2
C-slave
電源電圧
- アナログ電源: A3V31,A3V32 = 3.0V ~ 3.6V (typ.3.3V)
- ディジタル電源1: D3V3 = 3.0V ~ 3.6V (typ.3.3V)
- ディジタル電源2: D1V8 = 1.7 1.9V (typ.1.8V)
動作温度: -40C ~ 85C
パッケージ: 48-pin LQFP
24bit 3ch/5ch Audio CODEC with Mic Amplifier
AK4616
[AK4616]
MS1437-J-06 2014/09
- 2 -
■ ブロック図
SDA
Line Out
PMDA2
D1V8
VSS4
VCOM
MPRF
MIC Power
Supply
PMMB
MICBIAS
SCL
AOUT2L
SDTO2
AOUT2R
PMDA1
AOUT1L
AOUT1R
AIN1LP
BICK
LRCK
PCM
Interface
μP I
2
C
Interface
MCLK
PMDA3
AOUT3P
MONO
ADC
D
V
O
L
SDTO1
PDN
ADCL
ADCR
MIN/MINP
MINN
AIN1LN
+
-
AIN2LP
AIN2LN
+
-
AIN3LP
AIN3LN
+
-
AIN4L
AIN1RP
AIN1RN
+
-
AIN2RP
AIN2RN
+
-
AIN3RP
AIN3RN
+
-
AIN4R
D
V
O
L
SDTI3
SDTI2
SDTI1
AOUT3N
MONO
DAC
DAC2L
DAC2R
DAC1L
DAC1R
VSS2
+
-
TDM
Serial
Interface
DOUT1L/R
DOUT2L/R
DOUT3(Monaural)
DOUT4(Monaural)
D
V
O
L
D
V
O
L
D
V
O
L
TDM
Serial
Interface
D
V
O
L
PMADC
A3V31
VSS1
VSS3
A3V32
VREFH2
PMDAC
Figure 1. ブロック図
[AK4616]
MS1437-J-06 2014/09
- 3 -
■ オーダリングガイド
AK4616VQ -40 +85C 48pin LQFP(0.5mm pitch)
AKD4616 評価ボード
■ ピン配置
37
36
38
39
40
41
42
43
44
45
46
47
AOUT1R
35
34
33
32
31
30
29
28
27
26
1
2
3
4
5
6
7
8
9
10
11
23
22
21
20
19
18
17
16
15
14
13
Top View
48
12
24
25
AOUT1L
AK4616VQ
VSS2
A3V31
AOUT2L
AOUT2R
TST2
MIN/MINP
MINN
MICBIAS
MPRF
VCOM
AIN4L
AIN4R
TST1
AIN1LP
AIN1LN
AIN1RP
AIN1RN
AIN2LP
AIN2LN
AIN2RP
AIN2RN
AIN3LN
SDTI1
SDTI2
LRCK
MCLK
BICK
SDTO1
D3V3
VSS1
AIN3RN
AOUT3N
AOUT3P
VSS3
A3V32
VREFH2
TST3
SDTI3
VSS4
PDN
AIN3LP
AIN3RP
SDA
D1V8
SDTO2
SCL
[AK4616]
MS1437-J-06 2014/09
- 4 -
ピン／機能
No.
Pin Name
I/O
Function
1
SDA
I/O
Control Data Input Pin
2
SDTI1
I
Audio Serial Data Input 1 Pin
3
SDTI2
I
Audio Serial Data Input 2 Pin
4
LRCK
I
Input Channel Clock Pin
5
MCLK
I
External Master Clock Input Pin
6
BICK
I
Audio Serial Data Clock Pin
7
SDTO1
O
Audio Serial Data Output 1 Pin
8
SDTO2
O
Audio Serial Data Output 2 Pin
9
D3V3
-
Digital Power Supply Pin, 3.0V3.6V
10
VSS1
-
Ground Pin, 0V
11
AIN3RP
I
Rch Analog Positive Input 3 Pin
12
AIN3RN
I
Rch Analog Negative Input 3 Pin
13
AIN3LP
I
Lch Analog Positive Input 3 Pin
14
AIN3LN
I
Lch Analog Negative Input 3 Pin
15
AIN2RP
I
Rch Analog Positive Input 2 Pin
16
AIN2RN
I
Rch Analog Negative Input 2 Pin
17
AIN2LP
I
Lch Analog Positive Input 2 Pin
18
AIN2LN
I
Lch Analog Negative Input 2 Pin
19
AIN1RP
I
Rch Analog Positive Input 1 Pin
20
AIN1RN
I
Rch Analog Negative Input 1 Pin
21
AIN1LP
I
Lch Analog Positive Input 1 Pin
22
AIN1LN
I
Lch Analog Negative Input 1 Pin
23
VSS2
-
Ground Pin, 0V
24
A3V31
-
Analog Power Supply Pin, 3.0V3.6V
25
TST1
-
This pin must be connected to A3V31 pin.
26
AIN4R
I
Rch Analog Input 4 Pin
27
AIN4L
I
Lch Analog Input 4 Pin
28
VCOM
O
Common Voltage Output Pin, A3V31x1/2
Large external capacitor around 1µF is used to reduce power-supply noise.
29
MPRF
O
Output Pin for Ripple Filter of MICBIAS Circuit
Connect 1.0μF capacitor to VSS2. Outputs A3V31 during initial reset.
30
MICBIAS
O
Microphone bias. Outputs Hi-Z during initial reset.
31
MINN
I
Microphone Negative input pin (MDIF bit = “1”)
32
MIN
I
Single-ended Analog Input pin (MDIF bit = “0”)
MINP
I
Microphone Positive input pin (MDIF bit = “1”)
33
TST2
-
This pin must be connected to VSS3 pin.
34
AOUT2R
O
Rch Analog Output 2 Pin
35
AOUT2L
O
Lch Analog Output 2 Pin
36
AOUT1R
O
Rch Analog Output 1 Pin
37
AOUT1L
O
Lch Analog Output 1 Pin
38
AOUT3N
O
Analog Negative Output 3 Pin
39
AOUT3P
O
Analog Positive Output 3 Pin
40
VSS3
-
Ground Pin, 0V
41
A3V32
-
Analog Power Supply Pin, 3.0V3.6V
42
VREFH2
I
Positive Voltage Reference Input Pin, AVDD2
43
TST3
-
This pin must be connected to VSS4 pin.
44
SDTI3
I
Audio Serial Data Input 3 Pin
45
VSS4
-
Ground Pin, 0V
46
D1V8
-
Digital Power Supply Pin, 1.7V1.9V
47
PDN
I
Power-Down & Reset Pin
When “L”, the AK4616 is powered-down and the control registers are reset to default state.
48
SCL
I
Control Data Clock Pin
Note 1. 全てのディジタル入力ピンはフローティングにしないで下さい。
[AK4616]
MS1437-J-06 2014/09
- 5 -
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。
Classification
Pin Name
Setting
Analog
AIN3RP, AIN3RN, AIN3LP, AIN3LN, AIN2RP, AIN2RN,
AIN2LP, AIN2LN, AIN1RP, AIN1RN, AIN1LP, AIN1LN,
AIN4R, AIN4L, MINN, MIN/MINP,
オープン
MPRF, MICBIAS, AOUT2R, AOUT2L, AOUT1R,
AOUT1L, AOUT3N, AOUT3P
オープン
Digital
SDA, SDTI1, SDTI2, SDTI3, SCL
VSS1に接続
SDTO1, SDTO2,
オープン
絶対最大定格
(VSS1 ~ 4 = 0V; Note 2)
Parameter
Symbol
min
max
Unit
Power Supplies
Analog
Digital1
Digital2
A3V31, A3V32
D3V3
D1V8
-0.3
-0.3
-0.3
6.0
6.0
2.5
V
V
V
Input Current (any pins except for supplies)
IIN
-
10
mA
Analog Input Voltage
VINA
-0.3
A3V31+0.3
V
Digital Input Voltage
(MCLK, LRCK, BICK, SDTI1-3, PDN, SCL,
and SDA pins)
VIND
-0.3
D3V3+0.3
V
Ambient Temperature (power applied)(Note 3)
Ta
-40
85
C
Storage Temperature
Tstg
-65
150
C
Note 2. 電圧はすべてグランドに対する値です。VSS1 ~ 4 はアナロググランドに接続して下さい。
Note 3. 実装されるプリント基板の配線密度100%以上の場合です。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
推奨動作条件
(VSS1 ~ 4 = 0V; Note 2)
Parameter
Symbol
min
typ
max
Unit
Power Supplies
(Note 4)
Analog
Digital1
Digital2
Difference
A3V31, A3V32
D3V3
D1V8
A3V31, A3V32 – D3V3
3.0
3.0
1.7
-0.1
3.3
3.3
1.8
0
3.6
3.6
1.9
+0.1
V
V
V
V
Note 4. A3V31, A3V32, D3V3, D1V8の立ち上げシーケンスを考える必要はありません。各電源はPDN pin = “L”
の状態で立ち上げ、全ての電源が立ち上がった後、PDN pin =“H” としてください。また、AK4616で
は全ての電源をONしてください。一部の電源のみOFFすることはできません。（電源OFFとは電源を
グランドと同電位にするか、あるいはフローティングにすることです。）
I2Cバスと接続して使う場合、周辺デバイスが電源ONの状態でAK4616のみをOFFにしないでくださ
い。A3V31, A3V32は同じ電源に接続してください。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意下さい。
[AK4616]
MS1437-J-06 2014/09
- 6 -
アナログ特性
(Ta=25ºC; A3V31, A3V32=D3V3=3.3V, D1V8=1.8V, VSS1 ~ 4 =0V, BICK=64fs; Signal frequency 1kHz;
Measurement frequency = 20Hz~20kHz @fs=48kHz; Unless otherwise specified.)
MIC AMP
min
typ
max
Unit
Input Resistance
40
k
Gain
MGAIN[2:0]bits=0h
0
dB
MGAIN[2:0]bits=1h
15
dB
MGAIN[2:0]bits=2h
18
dB
MGAIN[2:0]bits=3h
21
dB
MGAIN[2:0]bits=4h
24
dB
MGAIN[2:0]bits=5h
27
dB
MGAIN[2:0]bits=6h
30
dB
MGAIN[2:0]bits=7h
33
dB
MIC BIAS
Bias Output Voltage
Load current = 0mA
2.46
V
Load current = 1mA
2.32
V
Load Resistance
2
k
Load Capacitance
30
pF
Stereo ADC Analog Input Characteristics
Resolution
24
Bits
S/(N+D) (-1dBFS, Differential inputs)
80
88
dB
DR (-60dBFS with A-weighted, Differential inputs)
89
99
dB
S/N (A-weighted, Differential inputs)
89
99
dB
Interchannel Isolation
110
dB
Interchannel Gain Mismatch
0
0.5
dB
Gain Drift
20
-
ppm/C
Input Voltage
Single-ended (AIN=0.81x AVDD1)
2.40
2.67
2.94
Vpp
Differential (AIN=±0.81x AVDD1)
±2.40
±2.67
2.94
Vpp
Input Resistance
40
k
Power Supply Rejection (Note 5)
70
dB
Monaural ADC Analog Input Characteristics (Single-ended inputs)
Resolution
24
Bits
S/(N+D) (-1dBFS)
MGAIN[2:0]bits=0h(0dB)
87
dB
MGAIN[2:0]bits=3h(+21dB)
80
dB
DR (-60dBFS with A-weighted)
MGAIN[2:0]bits=0h(0dB)
97
dB
MGAIN[2:0]bits=3h(+21dB)
85
dB
S/N (A-weighted)
MGAIN[2:0]bits=0h(0dB)
97
dB
MGAIN[2:0]bits=3h(+21dB)
85
dB
Gain Drift
20
-
ppm/C
Input Voltage
Single-ended (AIN=0.81x AVDD1)
2.67
Vpp
Differential (AIN=±0.81x AVDD1)
±2.67
Vpp
Power Supply Rejection (Note 5)
70
dB
DAC1, 2 Analog Output Characteristics (Single-ended outputs)
Resolution
24
Bits
S/(N+D) (0dBFS)
85
95
dB
DR (-60dBFS with A-weighted)
100
105
dB
S/N (A-weighted) (Note 6)
100
105
dB
Interchannel Isolation
100
dB
Interchannel Gain Mismatch (Note 7)
0
0.7
dB
Gain Drift
20
-
ppm/C
Output Voltage
AOUT=0.61x VREFH2
1.80
2.00
2.20
Vpp
Load Resistance (AC Load)
5
k
Load Capacitance
30
pF
Power Supply Rejection (Note 5)
70
dB
[AK4616]
MS1437-J-06 2014/09
- 7 -
DAC3 Analog Output Characteristics (Differential outputs)
Resolution
24
Bits
S/(N+D) (0dBFS)
100
dB
DR (-60dBFS with A-weighted)
107
dB
S/N (A-weighted)
100
107
dB
Gain Drift
20
-
ppm/C
Output Voltage
AOUT=0.62x VREFH2
±2.06
Vpp
Load Resistance (AC Load)
5
k
Load Capacitance
30
pF
Power Supply Rejection (Note 5)
70
dB
Note 5. VREFH2を+3.3Vに固定して、A3V31, A3V32, D3V3に1kHz, 50mVppの正弦波を重畳した場合。
Note 6. 22Hz~22kHz でのCCIR468-Un-weighted データは 102.2dB(typ)です。σ = 0.42dB.
Note 7. 全ての出力ピン間での値です。(AOUT1L/R, AOUT2L/R)。
Parameter
min
typ
max
Unit
Power Supplies
Power Supply Current
Normal Operation (PDN pin = “H”)
A3V31+A3V32
D3V3
D1V8
Power-down mode
(PDN pin = “L”) (Note 8)
A3V31+A3V32+D3V3+D1V8
22
1
3
10
33
2
6
200
mA
mA
mA
µA
Note 8. パワーダウンモード。クロックを含む全てのディジタル入力ピンをVSS1に固定した場合の値です。
[AK4616]
MS1437-J-06 2014/09
- 8 -
フィルタ特性(fs=48kHz)
(Ta= -40 +85C; A3V31, A3V32= D3V3=3.0 3.6V, D1V8 =1.7 1.9V)
Parameter
Symbol
min
typ
max
Unit
ADC Digital Filter (Decimation LPF):
Passband (Note 9)
0.16dB
PB
0
-
18.8
kHz
0.66dB
-
21.1
-
kHz
1.1dB
-
21.7
-
kHz
6.9dB
-
24.1
-
kHz
Stopband (Note 9)
SB
28.4
-
-
kHz
Passband Ripple
PR
-
-
0.1
dB
Stopband Attenuation
SA
73
-
-
dB
Group Delay (Note 10)
GD
-
18.4
-
1/fs
Group Delay Distortion
GD
-
0
-
s
ADC Digital Filter (HPF):
Frequency Response (Note 9)
3.0dB
FR
-
3.7
-
Hz
0.5dB
-
10.9
-
Hz
0.1dB
-
24.0
-
Hz
DAC Digital Filter (LPF):
Passband (Note 9)
0.06dB
6.0dB
PB
0
-
-
24.0
21.8
-
kHz
kHz
Stopband (Note 9)
SB
26.2
-
-
kHz
Passband Ripple
PR
-
-
0.06
dB
Stopband Attenuation
SA
54
-
-
dB
Group Delay Distortion
GD
-
0
-
s
Group Delay (Note 10)
GD
-
23
-
1/fs
DAC Digital Filter + Analog Filter:
Frequency Response (Note 11)
20kHz
FR
-
-0.1
-
dB
Note 9. 各振幅特性の周波数はfs (システムサンプリングレート)に比例します。例えば、fs=48kHz時の場合ADC
の-1.0dBにおけるPassband 0.454 fsです。DACの0.06dBにおけるPassbandは0.45412 x fsです。
Note 10. ディジタルフィルタによる遅延演算で、アナログ信号が入力されてから両チャネルの24bitデータが
ADC出力レジスタにセットされるまでの時間です。DAC部は24bitデータが入力レジスタにセットさ
れてからアナログ信号が出力されるまでの時間です。
Note 11. 1kHzを基準にした値です。
[AK4616]
MS1437-J-06 2014/09
- 9 -
DC特性
(Ta=-40C+85C; A3V31, A3V32= D3V3=3.0 3.6V;D1V8 =1.71.9V)
Parameter
Symbol
min
typ
max
Unit
High-Level Input Voltage
(MCLK, LRCK, BICK, SDTI1-3,
PDN, SCL, SDA pins)
Low-Level Input Voltage
(MCLK, LRCK, BICK, SDTI1-3,
PDN, SCL, SDA pins)
VIH
VIL
70% D3V3
-
-
-
-
30% D3V3
V
V
High-Level Output Voltage
(SDTO1-2 pins: Iout=-100µA)
Low-Level Output Voltage
(SDTO1-2 pins: Iout= 100µA)
(SDA pin: Iout= 3mA)
VOH
VOL
VOL
D3V3-0.5
-
-
-
-
-
0.5
0.4
V
V
V
Input Leakage Current
Iin
-
-
10
µA
[AK4616]
MS1437-J-06 2014/09
- 10 -
スイッチング特性
(Ta=-40+85C; A3V31, A3V32= D3V3=3.0 3.6V; D1V8=1.7 1.9V; C
L
=20pF; unless otherwise specified)
Parameter
Symbol
min
typ
max
Unit
Master Clock Timing
External Clock
256fs:
Pulse Width Low
Pulse Width High
384fs:
Pulse Width Low
Pulse Width High
512fs:
Pulse Width Low
Pulse Width High
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
2.048
32
32
3.072
22
22
4.096
16
16
12.288
18.432
24.576
MHz
ns
ns
MHz
ns
ns
MHz
ns
ns
LRCK Timing (Slave mode)
Stereo mode
(TDM bit = “0”)
LRCK frequency
Duty Cycle
fs
Duty
8
45
48
55
kHz
%
TDM256 mode
(TDM bit = “1”)
LRCK frequency
“H” time
“L” time
fs
tLRH
tLRL
8
1/256fs
1/256fs
48
kHz
ns
ns
Audio Interface Timing (Slave mode)
Stereo mode (TDM bit = “0”)
BICK Period
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “” (Note 12)
BICK “” to LRCK Edge (Note 12)
LRCK to SDTO(MSB) (Except I
2
S mode)
BICK “” to SDTO
SDTI Hold Time
SDTI Setup Time
tBCK
tBCKL
tBCKH
tLRB
tBLR
tLRS
tBSD
tSDH
tSDS
324
130
130
20
20
50
50
80
80
ns
ns
ns
ns
ns
ns
ns
ns
ns
TDM256 mode
(TDM bit = “1”)
BICK Period
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “” (Note 12)
BICK “” to LRCK Edge (Note 12)
SDTO Setup time BICK “”
SDTO Hold time BICK “”
SDTI Hold Time
SDTI Setup Time
tBCK
tBCKL
tBCKH
tLRB
tBLR
tBSS
tBSH
tSDH
tSDS
81
33
33
23
23
6
5
10
10
ns
ns
ns
ns
ns
ns
ns
ns
ns
Note 12. この規格値はLRCKのエッジとBICKの “↑” が重ならないように規定しています。
[AK4616]
MS1437-J-06 2014/09
- 11 -
Parameter
Symbol
min
typ
max
Unit
Control Interface Timing (I
2
C Bus):
SCL Clock Frequency
Bus Free Time Between Transmissions
Start Condition Hold Time (prior to first clock pulse)
Clock Low Time
Clock High Time
Setup Time for Repeated Start Condition
SDA Hold Time from SCL Falling (Note 13)
SDA Setup Time from SCL Rising
Rise Time of Both SDA and SCL Lines
Fall Time of Both SDA and SCL Lines
Setup Time for Stop Condition
Pulse Width of Spike Noise Suppressed by Input Filter
Capacitive load on bus
fSCL
tBUF
tHD:STA
tLOW
tHIGH
tSU:STA
tHD:DAT
tSU:DAT
tR
tF
tSU:STO
tSP
Cb
-
1.3
0.6
1.3
0.6
0.6
0
0.1
-
-
0.6
0
-
400
-
-
-
-
-
-
-
1.0
0.3
-
50
400
kHz
s
s
s
s
s
s
s
s
s
s
ns
pF
Power-down & Reset Timing
PDN Pulse Width (Note 14)
PDN “” to SDTO valid (Note 15)
tPD
tPDV
150
1059
ns
1/fs
Note 13. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。
Note 14. 電源投入時はPDN pin を“L” にすることでリセットがかかります。150ns以上のPDN pin = “L”パルス
でリセットがかかります。30ns以下のPDN pin= “L”パルスではリセットはかかりません。
Note 15. 内部パワーダウンが解除されてからのLRCKの立ち上がりの回数です。内部パワーダウンはダミーコ
マンド入力の後、解除されます。
Note 16. I
2
C-busはNXP B.V.の商標です。
[AK4616]
MS1437-J-06 2014/09
- 12 -
■ タイミング波形
1/fCLK
tCLKL
VIH
tCLKH
MCKI
VIL
1/fsn, 1/fsd, 1/fsq
LRCK
VIH
VIL
tBCK
tBCKL
VIH
tBCKH
BICK
VIL
tdLRKL
tdLRKH
Duty
= tdLRKH (or tdLRKL) x fs x 100
Figure 2. クロックタイミング (TDM bit = “0” & Slave mode)
1/fCLK
tCLKL
VIH
tCLKH
MCKI
VIL
1/fs
LRCK
VIH
VIL
tLRL
tLRH
tBCK
tBCKL
VIH
tBCKH
BICK
VIL
Figure 3. クロックタイミング (Except TDM bit = “0” & Slave mode)
[AK4616]
MS1437-J-06 2014/09
- 13 -
tLRB
LRCK
VIH
BICK
VIL
tLRS
SDTO
50%D3V3
tBSD
VIH
VIL
tBLR
tSDS
SDTI
VIH
VIL
tSDH
Figure 4. オーディオインタフェースタイミング (TDM bit = “0” & Slave mode)
tLRB
LRCK
VIH
BICK
VIL
SDTO
50%D3V3
tBSS
VIH
VIL
tBLR
tSDS
SDTI
VIH
VIL
tSDH
tBSH
Figure 5. オーディオインタフェースタイミング (Except TDM bit = “0” & Slave mode)
[AK4616]
MS1437-J-06 2014/09
- 14 -
tHIGH
SCL
SDA
VIH
tLOW
tBUF
tHD:STA
tR
tF
tHD:DAT
tSU:DAT
tSU:STA
Stop
Start
Start
Stop
tSU:STO
VIL
VIH
VIL
tSP
Figure 6. I
2
Cバスタイミング
tPD
VIL
PDN
tPDV
SDTO
50%D3V3
VIH
Figure 7. パワーダウン＆リセットタイミング
[AK4616]
MS1437-J-06 2014/09
- 15 -
動作説明
■ システムクロック
スレーブモード時に必要なクロックは、MCLK, LRCK, BICK です。MCLKとLRCKは同期する必要はありま
すが位相を合わせる必要はありません。電源ON等のリセット解除時(PDN pin = “”) はMCLK, LRCK, BICKが
入力されるまでパワーダウン状態になります。クロックが変更された場合は、PDN pin = “L” でAK4616をリ
セットしてください。
LRCK
MCLK (MHz)
BICK (MHz)
fs
256fs
384fs
512fs
64fs
8.0kHz
2.0480
3.0720
4.0960
0.5120
16.0kHz
4.0960
6.1440
8.1920
1.0240
32.0kHz
8.1920
12.2880
16.3840
2.0480
44.1kHz
11.2896
16.9344
22.5792
2.8224
48.0kHz
12.2880
18.4320
24.5760
3.0720
Table 1. システムクロック例
■ 入力セレクタ
AK4616はADCの4chステレオ入力セレクタ、モノラルADCミキシングスイッチ、DAC1/2 入力セレクタを内
蔵します。ADC用の入力セレクタは4:1でAIN1-0 bits (Table 2)で設定します。モノラルADC とミキシングスイ
ッチはMOMIX bit で設定します (Table 3)。 ADCとモノラルADCのミキシング信号が0dBを超えると出力はフ
ルスケールでクリップします。このクリッピングを避けるためにADCまたはモノラルADCのボリュームを調
整してください。DAC1, DAC2の入力セレクタはDACIN bitで設定します (Table 4)。
AIN1 bit
AIN0 bit
Input Selector
0
0
AIN1L /AIN1R
(default)
0
1
AIN2L /AIN2R
1
0
AIN3L /AIN3R
1
1
AIN4L /AIN4R
Table 2. ADC入力セレクタ
MOMIX bit
Monaural ADC mixing
0
Off
(default)
1
On
Table 3. ADC & モノラルADC ミキシングスイッチ
DACIN bit
Input Selector
0
ADC
(default)
1
DOUT L/R
Table 4. DAC1/DAC2 入力セレクタ
* DACIN bit = “0”の時、ADCの出力は DACのディジタル入力に接続されます。この場合、SDTI1-2 pinsの
入力データは無視されます。 ループバックモードでのSDTOオーディオフォーマットはループバックモ
ード0/1/2/3 の時モード3で、ループバックモード4の時モード4になります (Table 5)。 TDM mode では
DACIN bitを “1” に設定してください。
[AK4616]
MS1437-J-06 2014/09
- 16 -
[入力セレクタ切り替えシーケンス]
スイッチングノイズを避けるためミュート機能をONにしてからADC入力セレクタの切り替えを行ってくだ
さい (SADATL/R7-0 bits)。 (Figure 8)
1. チャネル切り替えの前に、ミュートをかける
2. チャネル切り替えを行う。
3. ミュートを解除する。
SADATL/R7-0 bits
Attenuation Level
Channel
0dB
-
(1)
(2)
LIN1/RIN1
LIN2/RIN2
(1)
FFH (Mute)
Don’t Care
Don’t Care
Figure 8. 入力チャンネル切り替えシーケンス例
Note:
(1) ADATS1-0 bitsで設定したサイクルで までアテネーションされます。 (Table 11)
(2) チャネル切り替えを行う場合には、(2)の区間内にチャネル切り替えを行って下さい。(2)の区間は
チャネル間のDC差を吸収する必要があるため、200ms程度を要します。
スイッチングノイズを避けるためモノラルADC出力をミュートしてからADCミキシングスイッチの切り替
えを行ってください (MADAT7-0 bits)。 (Figure 9)
1. チャネル切り替えの前に、ミュートをかける
2. チャネル切り替えを行う。
3. ミュートを解除する。
MADAT7-0 bits
Attenuation Level
State of mixing switch
0dB
-
(1)
OFF
ON
(1)
FFH (Mute)
Don’t Care
Don’t Care
Figure 9. 入力チャンネル切り替えシーケンス例
Note:
(1) ADATS1-0 bitsで設定したサイクルでまでアテネーションされます。 (Table 11)
[AK4616]
MS1437-J-06 2014/09
- 17 -
スイッチングノイズを避けるためミュート機能をONにしてからDAC1、DAC2の入力セレクタの切り替えを行
ってください (DAATS1-0 bits)。(Figure 10)
1. チャネル切り替えの前に、ミュートをかける
2. チャネル切り替えを行う。
3. ミュートを解除する。
SMUTE bit
Attenuation Level
Channel
0dB
-
(1)
(2)
ADC
DOUTL/R
(1)
Figure 10. Input channel switching sequence example
Note:
(1) DAATS1-0 bitsで設定されたサイクルでまでアテネーションされます。 (Table 10)
(2) チャネル切り替えを行う場合には、(2)の区間内にチャネル切り替えを行って下さい。(2)の区間は
チャネル間のDC差を吸収する必要があるため、200ms程度を要します。
[AK4616]
MS1437-J-06 2014/09
- 18 -
■ ディジタルHPF
ADCはDCオフセットキャンセルのためにディジタルHPFを内蔵します。 HPFのカットオフ周波数は、
fs=48kHzの時 3.7Hzでサンプリングレート(fs) に比例します。
■ オーディオインタフェースフォーマット
(1) Stereo Mode
TDM bit =“0”のとき、10種類のデータフォーマット(Table 5)がDIF2-0 bitで選択できます。全モードともMSB
ファースト、2’sコンプリメントのデータフォーマットで、SDTO1-2 はBICKの立ち下がりで出力され、SDTI1-3
はBICKの立ち上がりでラッチされます。
SDTI pinの入力フォーマットのうち、mode 2/3/4/7/8/9を16 20 bitで使った場合はデータのないLSBには “0” を
入力して下さい。
Mode
TDM
DIF2
DIF1
DIF0
SDTO1-2
SDTI1-3
LRCK
BICK
I/O
I/O
0
0
0
0
0
24bit, Left
justified
16bit, Right
justified
H/L
I
32fs
I
1
0
0
0
1
24bit, Left
justified
20bit, Right
justified
H/L
I
48fs
I
2
0
0
1
0
24bit, Left
justified
24bit, Right
justified
H/L
I
48fs
I
3
0
0
1
1
24bit, Left
justified
24bit, Left
justified
H/L
I
48fs
I
4
0
1
0
0
24bit, I
2
S
24bit, I
2
S
L/H
I
48fs
I
(default)
Table 5. オーディオデータフォーマット (Stereo mode)
(2) TDM Mode
TDM bitを設定することによりTDM I/Fフォーマットを使用できます。5種類のデータフォーマットが DIF2-0
bitで選択でき、全モードともMSBファースト、2’sコンプリメントのデータフォーマットで、SDTO1はBICK
の立ち上がりで出力され、SDTI1/2はBICKの立ち上がりでラッチされます。
TDM256 Mode (fs=48kHz)は TDM bit = “1”で選択できます(Table 6)。SDTO1 pin には全ADC (3ch)のデータが出
力されます。SDTO2 pin は “L”出力です。SDTI1 pinには全DAC (6ch)のデータを入力します。SDTI2-3 pinへの
入力データは無視されます。BICKは256fs固定、LRCKの “H”幅、 “L”幅は1/256fs(min)です。
Mode
TDM
DIF2
DIF1
DIF0
SDTO1-2
SDTI1-3
LRCK
BICK
I/O
I/O
5
1
0
0
0
24bit, Left
justified
16bit, Right
justified
I
256fs
I
6
1
0
0
1
24bit, Left
justified
20bit, Right
justified
I
256fs
I
7
1
0
1
0
24bit, Left
justified
24bit, Right
justified
I
256fs
I
8
1
0
1
1
24bit, Left
justified
24bit, Left
justified
I
256fs
I
9
1
1
0
0
24bit, I
2
S
24bit, I
2
S
I
256fs
I
Table 6. オーディオデータフォーマット (TDM256 mode)
[AK4616]
MS1437-J-06 2014/09
- 19 -
LRCK
BICK(64fs)
SDTO1
0
1
2
16
17
18
24
25
31
0
1
2
16
17
18
24
25
31
0
23
1
22
0
23
22
8
7
6
0
23
SDTI1
1
14
0
15
8
7
1
14
0
15
8
7
Don’t Care
Don’t Care
8
7
6
Lch Data
Rch Data
SDTO2
23
22
0
23
22
8
6
0
23
8
7
6
Monaural Data
Monaural Data
SDTI2
1
14
0
15
8
7
1
14
0
15
8
7
DOUT2L
DOUT2R
Don’t Care
Don’t Care
SDTI3
1
14
0
15
8
7
1
14
0
15
8
7
DOUT3
DOUT4
Don’t Care
Don’t Care
DOUT1L
SDTO-23:MSB, 0:LSB; SDTI-15:MSB, 0:LSB
DOUT1R
7
Figure 11. Mode 0 タイミング (Stereo Mode)
SDTI1
SDTI3
LRCK
BICK(64fs)
SDTO1
0
1
2
16
17
18
24
25
31
0
1
2
16
17
18
24
25
31
0
23
1
22
0
23
22
12
11
10
0
23
1
18
0
19
8
7
1
18
0
19
8
7
Don’t Care
Don’t Care
12
11
10
SDTO-23:MSB, 0:LSB; SDTI-19:MSB, 0:LSB
Lch Data
Rch Data
SDTO2
23
22
0
23
22
12
10
0
23
12
11
10
Monaural Data
Monaural Data
SDTI2
1
18
0
19
8
7
1
18
0
19
8
7
DOUT2L
DOUT2R
Don’t Care
Don’t Care
1
18
0
19
8
7
1
18
0
19
8
7
DOUT3
DOUT4
Don’t Care
Don’t Care
DOUT1L
DOUT1R
11
Figure 12. Mode 1 タイミング (Stereo Mode)
[AK4616]
MS1437-J-06 2014/09
- 20 -
LRCK
BICK(64fs)
SDTO1
0
1
2
16
17
18
24
25
31
0
1
2
16
17
18
24
25
31
0
23
1
22
0
23
22
16
15
14
0
23
SDTI1
1
22
0
23
8
7
1
22
0
23
8
7
DOUT1R
Don’t Care
Don’t Care
16
15
14
23:MSB, 0:LSB
Lch Data
Rch Data
SDTO2
23
22
0
23
22
16
14
0
23
16
15
14
Monaural Data
Monaural Data
SDTI2
1
22
0
23
8
7
1
22
0
23
8
7
DOUT2L
DOUT2R
Don’t Care
Don’t Care
SDTI3
1
22
0
23
8
7
1
22
0
23
8
7
DOUT3
DOUT4
Don’t Care
Don’t Care
DOUT1L
15
Figure 13. Mode 2 タイミング (Stereo Mode)
LRCK
BICK(64fs)
SDTO1
0
1
2
22
23
24
0
1
2
28
29
31
0
23
1
22
23
22
2
1
0
23
SDTI1
DOUT1L
DOUT1R
Don’t Care
2
1
0
23:MSB, 0:LSB
Lch Data
Rch Data
SDTO2
23
22
23
22
2
0
23
2
1
0
Monaural Data
Monaural Data
23
22
23
22
2
1
0
23
2
1
0
30
28
29
31
30
22
23
24
Don’t Care
SDTI2
DOUT2L
DOUT2R
Don’t Care
23
22
23
22
2
1
0
23
2
1
0
Don’t Care
SDTI3
DOUT3
DOUT4
Don’t Care
23
22
23
22
2
1
0
23
2
1
0
Don’t Care
1
Figure 14. Mode 3 タイミング (Stereo Mode)
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
/