2. AKM
  3. AK4953AEN

AKM AK4953AEN 仕様

  • こんにちは！AKM AK4953A データシートの内容を理解しました。この24ビットステレオCODECは、マイクアンプ、ヘッドフォンアンプ、スピーカアンプを内蔵し、録音再生機能を持つ低消費電力デバイスです。機能、仕様、その他技術的な質問に関してお手伝いしますので、お気軽にご質問ください。
  • AK4953Aの電源電圧範囲は？
    AK4953Aのパッケージサイズは？
    AK4953Aのヘッドフォンアンプの定格出力は？
    AK4953Aのスピーカアンプの定格出力は？
    AK4953AのADCのS/N比は？
[AK4953A]
MS1252-J-05 2015/10
- 1 -
概 要
AK4953A はマイクアンプ、ヘッドフォンアンプ、スピーカアンプを内蔵した低消費電力の 24bit ステ
レオ CODEC です。入力にはマイクアンプ及び ALC(Automatic Level Control) 回路を内蔵、出力にはキ
ャップレスヘッドフォンアンプ及びスピーカアンプを内蔵しており、録再機能付きポータブル機器用途
に最適です。ヘッドフォンアンプは負電源発生回路を内蔵することにより、出力の DC カットコンデン
サが不要です。スピーカアンプは 0.9V ~ 5.5V の幅広い電源電圧動作を実現し、直接電池に接続するこ
とも可能です。また、パッケージは小型の QFN (5 x 5mm, 0.4mm pitch) を採用、従来 2~3 チップで構
成されたシステムと比較して実装面積を大幅に削減します。
特 長
1. 録音側機能
3 系統のセレクタ内蔵ステレオシングルエンド入力
マイク用ゲインアンプ内蔵 (+29dB/+26dB/+23dB/+20dB/+16dB/+12dB/0dB)
Digital ALC (Automatic Level Control) 回路内蔵
(Setting Range: +36dB ~ 54dB, 0.375dB Step)
ADC 特性: S/(N+D): 82dB, DR, S/N: 88dB (MIC-Amp=+20dB)
S/(N+D): 85dB, DR, S/N: 96dB (MIC-Amp=0dB)
風切り音フィルタ
5 段のノッチフィルタ
Digital MIC Interface 内蔵
2. 再生側機能
ディジタルディエンファシスフィルタ (tc=50/15s, fs=32kHz, 44.1kHz, 48kHz)
Digital ALC (Automatic Level Control) 回路内蔵
(Setting Range: +36dB ~ 54dB, 0.375dB Step)
ディジタルボリューム内蔵 (+12dB ~ 115dB, 0.5dB Step, Mute)
キャップレスステレオヘッドフォンアンプ内蔵
- HP-AMP 特性: S/(N+D): 80dB@24mW, S/N: 96dB
- 定格出力: 24mW@16
- 電源 ON/OFF 時クリックノイズフリー
モノラルスピーカアンプ内蔵
- SPK-AMP 特性: S/(N+D): 70dB@250mW, S/N: 95dB
- BTL 接続
- 定格出力: 400mW@8 (SVDD=3.3V)
100mW@8 (SVDD=1.5V)
Beep 音生成機能内蔵
3. パワーマネジメント機能
4. マスタクロック:
(1) PLL モード
周波数: 11.2896MHz, 12MHz, 13.5MHz, 24MHz, 27MHz (MCKI pin)
32fs or 64fs (BICK pin)
(2) 外部クロックモード
周波数: 256fs, 384fs, 512fs or 1024fs (MCKI pin)
24bit Stereo CODEC with MIC/HP/SPK-AMP
AK4953A
[AK4953A]
MS1252-J-05 2015/10
- 2 -
5. マスタクロック出力周波数: 32fs/64fs/128fs/256fs
PLL Slave Mode (BICK pin): 7.35kHz ~ 96kHz
PLL Slave Mode (MCKI pin): 7.35kHz, 8kHz, 11.025kHz, 12kHz, 14.7kHz, 16kHz,
22.05kHz, 24kHz, 29.4kHz, 32kHz, 44.1kHz, 48kHz,
64kHz, 88.2kHz, 96kHz
PLL Master Mode: 7.35kHz, 8kHz, 11.025kHz, 12kHz, 14.7kHz, 16kHz, 22.05kHz,
24kHz, 29.4kHz, 32kHz, 44.1kHz, 48kHz, 64kHz, 88.2kHz,
96kHz
EXT Master/Slave Mode: 7.35kHz ~ 96kHz (256fs), 7.35kHz ~ 48kHz (384fs),
7.35kHz ~ 48kHz (512fs), 7.35kHz ~ 12kHz (1024fs)
6. シリアルP インタフェース: 3 線シリアル, I
2
C Bus (Ver 1.0, 400kHz Fast-Mode)
7. マスタ／スレーブモード
8. オーディオインタフェースフォーマット: MSB First, 2’s complement
ADC : 24bit 前詰め, 16/24bit I
2
S
DAC : 24bit 前詰め, 16bit 後詰め, 24bit 後詰め, 16/24bit I
2
S
9. Ta = 30 85C (SPK-Amp = OFF)
Ta = 30 70C (SPK-Amp = ON)
10. 電源電圧:
アナログ電源 (AVDD): 2.85 ~ 3.5V
ディジタル電源 (DVDD): 1.6 ~ 2.0V
ディジタル I/O 電源 (TVDD): DVDD ~ 3.5V
スピーカ電源 (SVDD): 0.9 ~ 5.5V
11. パッケージ: 36-pin QFN (5 x 5mm, 0.4mm pitch)
■ ブロック図
MIC Power
Supply
HPF1
PMMP
PMADL or PMADR
Audio
I/F
DVL/R
SMUTE
Cap-less
Headphone
Speaker
PLL
PMPLL
Control
Register
MPWR2
LIN1/DDAT
RIN1/DMCLK
VSS4
AVDD
TVDD
CCLK/SCL
PDN
CDTIO/CAD0
BICK
LRCK
SDTO
SDTI
MCKO
MCKI
PMHPL
VSS2
CSN/SDA
4-band EQ
DEM
PMPFIL
LPF
HPF2
ALC
I2C
PMADL
SDTI
SDTO
LDO
+2.5V
Analog Block
PMHPR
PMDAC
PMSPK
ADC
DAC
Beep
Generator
Line In
PMADR
Charge
Pump
VSS3
PVEE
MPWR1
MIC-Amp
REGFIL
VCOM
DVDD
1-band EQ
Class-AB
SPK-AMP
AVDD
Charge pump
PMBP
PMHPL or PMHPR
PMVCM
Figure 1. ブロック図
[AK4953A]
MS1252-J-05 2015/10
- 3 -
■ オーダリングガイド
AK4953AEN 30 +85C 36-pin QFN (0.4mm pitch)
AKD4953A AK4953A 評価用ボード
■ ピン配置
AVDD
VSS1
REGFIL
VCOM
LIN3
RIN3
MPWR2
LIN2
CN
CP
VSS3
PVEE
HPR
HPL
SPN
MPWR1
LIN1/DMDAT
RIN1/DMCLK
PDN
CSN/SDA
CCLK/SCL
CDTIO/CAD0
SDTI
SVDD
I2C
MCKO
MCKI
VSS2
TVDD
SDTO
BICK
AK4953A
Top View
28
29
30
31
32
33
34
35
27
26
25
17
16
15
14
13
12
11
10
24
23
22
21
20
1
2
3
4
5
6
7
8
36
19
VSS4
18
LRCK
9
DVDD
SPP
RIN2
[AK4953A]
MS1252-J-05 2015/10
- 4 -
■ AK4645 との比較
機能
AK4645
AK4953A
分解能
16bit
24bit
AVDD
2.6V 3.6V
2.85V 3.5V
DVDD
2.6V 3.6V
1.6V ~ 2.0V
HVDD
2.6V 5.25V
-
SVDD
-
0.9V 5.5V
TVDD
1.6V ~ 3.6V
DVDD 3.5V
ADC DR, S/N
86dB @ MGAIN = +20dB
95dB @ MGAIN = 0dB
88dB @ MGAIN = +20dB
96dB @ MGAIN = 0dB
DAC S/N
92dB
96dB
入力レベル
typ. 0.6 x AVDD @ MIC Gain=0dB
typ. 2.4Vpp @ MIC Gain=0dB
出力レベル(ヘッドフォン)
typ. 0.6 x AVDD @LOVL=0dB
typ. 1.75Vpp @ DVOL=0dB
ADC 入力セレクタ
4 Stereo
3 Stereo
マイクパワー出力電圧
0.8 x AVDD
typ 2.3V (2 系統出力)
MIC-Amp
0dB/+20dB/+26dB/+32dB
0dB/+12dB/+16dB/+20dB/+23dB/
+26dB/+29dB
Digital MIC I/F
なし
あり
ADC 直後の HPF(HPF1)
固定 (fc = 0.9Hz)
4 値
(fc = 3.4Hz/13.6Hz/108.8Hz/217.6Hz
@ fs=44.1kHz)
ノッチフィルタ
なし
5 段 (4 段 + 1 段)
ステレオ感強調
あり
なし
出力ボリューム
+36dB -54dB, 0.375dB Step (Note 1)
& +12dB -115dB, 0.5dB Step
+36dB -54dB, 0.375dB Step (Note 1)
& +12dB -115dB, 0.5dB Step
Speaker-Amp
なし
あり
Master Clock 基準
PLL Mode 周波数
11.2896MHz, 12MHz, 12.288MHz,
13.5MHz, 24MHz, 27MHz
11.2896MHz, 12MHz, 13.5MHz,
24MHz, 27MHz
外部クロックモード
Master Clock
256fs, 512fs, 1024fs
256fs, 384fs, 512fs, 1024fs
Power Supply Current
(Stereo Recording)
(Headphone Playback)
typ. 7.3mA
typ. 10.6mA
typ. 3.3mA
typ. 3.6mA
Package
32QFN (4 x 4mm, 0.4mm pitch)
36QFN (5 x 5mm, 0.4mm pitch)
Note 1. ALC 及び ボリュームは 入出力共通です。録音と再生で同時に ALC または ボリュームを使用するこ
とはできません。
■ AK4953 からの変更点
1. 機能
機能
AK4953
AK4953A
ヘッドフォン Hi-z モード
なし
あり
2. レジスタ
Addr
Bit
AK4953
AK4953A
05H
D2
0 固定 (10でプルダウン)
0: 10でプルダウン (Default)
1: Hi-Z
[AK4953A]
MS1252-J-05 2015/10
- 5 -
ピン／機能
No.
Pin Name
I/O
Function
1
MPWR1
O
MIC Power Supply Pin for Microphone 1
2
LIN1
I
Lch Analog Input 1 Pin (DMIC bit = “0”)
DMDAT
I
Digital Microphone Data Input Pin (DMIC bit = “1”)
3
RIN1
I
Rch Analog Input 1 Pin (DMIC bit = “0”)
DMCLK
O
Digital Microphone Clock pin (DMIC bit = “1”)
4
PDN
I
Power-down & Reset
When “L”, the AK4953A is in power-down mode and is held in reset.
The AK4953A must be always reset upon power-up.
5
CSN
I
Chip Select Pin (I2C pin = “L”)
SDA
I/O
Control Data Input/Output Pin (I2C pin = “H”)
6
CCLK
I
Control Data Clock Pin (I2C pin = “L”)
SCL
I
Control Data Clock Pin (I2C pin = “H”)
7
CDTIO
I/O
Control Data Input/Output Pin (I2C pin = “L”)
CAD0
I
Chip Address Select Pin (I2C pin = “H”)
8
SDTI
I
Audio Serial Data Input Pin
9
LRCK
I/O
Input/Output Channel Clock Pin
10
BICK
I/O
Audio Serial Data Clock Pin
11
SDTO
O
Audio Serial Data Output Pin
12
TVDD
-
Digital I/O Power Supply Pin, 1.6 ~ 3.5V
13
VSS2
-
Ground 2 Pin
14
MCKI
I
External Master Clock Input Pin
15
MCKO
O
Master Clock Output Pin
16
I2C
I
Control Mode Select Pin “H”: I
2
C Bus, “L”: 3-wire Serial
17
SVDD
-
Speaker-Amp Power Supply Pin, 0.9 ~ 5.5V
18
VSS4
-
Ground 4 Pin
19
SPN
O
Speaker-Amp Negative Output Pin
20
SPP
O
Speaker-Amp Positive Output Pin
21
DVDD
-
Digital Power Supply Pin, 1.6 ~ 2.0V
22
HPL
O
Lch Headphone-Amp Output Pin
23
HPR
O
Rch Headphone-Amp Output Pin
24
PVEE
O
Charge-Pump Circuit Negative Voltage Output Pin
This pin must be connected to VSS3 with 2.2μF±50% capacitor in series.
25
VSS3
-
Ground 3 Pin
26
CP
O
Positive Charge-Pump Capacitor Terminal Pin
This pin must be connected to CN pin with 2.2μF±50% capacitor in series.
27
CN
I
Negative Charge-Pump Capacitor Terminal Pin
This pin must be connected to CP pin with 2.2μF±50% capacitor in series.
28
AVDD
-
Analog Power Supply Pin, 2.85 ~ 3.5V
29
VSS1
-
Ground 1 Pin
30
REGFIL
O
Regulator Ripple Filter Pin
This pin must be connected to VSS1 with 2.2μF±50% capacitor in series.
31
VCOM
O
Common Voltage Output Pin
Bias voltage of ADC inputs and DAC outputs.
This pin must be connected to VSS1 with 2.2μF±50% capacitor in series.
32
LIN3
I
Lch Analog Input 3 Pin
33
RIN3
I
Rch Analog Input 3 Pin
34
LIN2
I
Lch Analog Input 2 pin
35
RIN2
I
Rch Analog Input 2 Pin
36
MPWR2
O
MIC Power Supply Pin for Microphone 2
Note 2. アナログ入力ピン (LIN1, RIN1, LIN2, RIN2, LIN3, RIN3)以外のすべての入力ピンはフローティングに
してはいけません。
[AK4953A]
MS1252-J-05 2015/10
- 6 -
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。
区分
ピン名
設定
Analog
MPWR1, MPWR2, SPN, SPP, HPL, HPR, CP, CN, PVEE,
LIN1/DMDAT, RIN1/DMCLK, LIN2, RIN2, LIN3, RIN3
オープン
Digital
MCKO
オープン
MCKI
VSS2 に接続
絶対最大定格
(VSS1=VSS2=VSS3=VSS4=0V; Note 3)
Parameter
Symbol
Min.
Max.
Unit
Power Supplies:
Analog
AVDD
0.3
6.0
V
Digital
DVDD
0.3
2.5
V
Digital I/O
TVDD
0.3
6.0
V
Speaker-Amp
SVDD
0.3
6.0
V
Input Current, Any Pin Except Supplies
IIN
-
10
mA
Analog Input Voltage (Note 5)
VINA
0.3
AVDD+0.3
V
Digital Input Voltage (Note 6)
VIND
0.3
TVDD+0.3
V
Ambient Temperature (powered applied)
Ta
30
85
C
Storage Temperature
Tstg
65
150
C
Maximum Power Dissipation
(Note 7)
Ta = 85C (Note 8)
Pd1
-
660
mW
Ta = 70C (Note 9)
Pd2
-
900
mW
Note 3. 電圧はすべてグランドピンに対する値です。
Note 4. VSS1, VSS2, VSS3, VSS4 は同じアナロググランドに接続して下さい。
Note 5. LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins
Note 6. PDN, CSN, CCLK, CDTIO, I2C, SDTI, LRCK, BICK, MCKI pins
SDA, SCL のプルアップ抵抗の接続先は、(TVDD+0.3)V 以下にして下さい。
Note 7. パッケージ裏面の露出タブをグランドに接続し、実装されるプリント基板の配線密度 100%以上の場
合です。この電力値は AK4953A の内部損失分で、外部接続されるスピーカでの消費分は含まれませ
ん。
Note 8. スピーカアンプは使用しないで下さい。
Note 9. スピーカアンプを使用することができます。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、一度でもこの値を
超えた場合、その後の通常の動作は保証されません。
[AK4953A]
MS1252-J-05 2015/10
- 7 -
推奨動作条件
(VSS1=VSS2=VSS3=VSS4=0V; Note 3)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Power Supplies
Analog
AVDD
2.85
3.3
3.5
V
(Note 10)
Digital
DVDD
1.6
1.8
2.0
V
Digital I/O
TVDD
DVDD
3.3
3.5
V
SPK-Amp
SVDD
0.9
3.3
5.5
V
Note 3. 電圧はすべてグランドピンに対する値です。
Note 10. AVDD, DVDD, TVDD, SVDD の電源立ち上げシーケンスを考慮する必要はありません。電源立ち上
げ時に内部回路が不定になることを避けるため PDN pin = “L”の状態で各電源を立ち上げ、全ての電源
が立ち上がった後、PDN pin = “H”にしてください。
*AK4953A では、SVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, TVDD の電源を ON/OFF することがで
きます。また、TVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, SVDD の電源を ON/OFF することができ
ます。OFF 状態で電源を ON する場合は、全ての電源が立ち上がってから、PDN pin を “H”にして下さい。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分
ご注意下さい。
[AK4953A]
MS1252-J-05 2015/10
- 8 -
アナログ特性
(Ta=25C; AVDD=TVDD=SVDD=3.3V, DVDD=1.8V; VSS1=VSS2=VSS3=VSS4=0V; fs=44.1kHz, BICK=64fs;
Signal Frequency=1kHz; 24bit Data; Measurement frequency=20Hz 20kHz; unless otherwise specified)
Parameter
Min.
Typ.
Max.
Unit
MIC Amplifier: LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins
Input Resistance
20
30
40
k
Gain
MGAIN2-0 bits = “000”
-1
0
+1
dB
MGAIN2-0 bits = “001”
+11
+12
+13
dB
MGAIN2-0 bits = “010”
+15
+16
+17
dB
MGAIN2-0 bits = “011”
+19
+20
+21
dB
MGAIN2-0 bits = “100”
+22
+23
+24
dB
MGAIN2-0 bits = “101”
+25
+26
+27
dB
MGAIN2-0 bits = “110”
+28
+29
+30
dB
MIC Power Supply: MPWR1, MPWR2 pins
Output Voltage
2.1
2.3
2.5
V
Output Noise Level (A-weighted)
-
-108
-
dBV
PSRR (f = 1kHz) (Note 11)
-
100
-
dB
Load Resistance
1.0
-
-
k
Load Capacitance
-
-
30
pF
ADC Analog Input Characteristics: LIN1/RIN1/LIN2/RIN2/LIN3/RIN3 pins → ADC → Programmable Filter
(IVOL=0dB, EQ=ALC=OFF) → SDTO
Resolution
-
-
24
Bits
Input Voltage
(Note 12)
0.21
0.24
0.27
Vpp
(Note 13)
2.16
2.4
2.64
Vpp
S/(N+D) (1dBFS)
fs=44.1kHz
BW=20kHz
(Note 12)
72
82
-
dBFS
(Note 13)
-
85
-
dBFS
fs=96kHz
BW=40kHz
(Note 12)
-
79
-
dBFS
(Note 13)
-
80
-
dBFS
D-Range (60dBFS, A-weighted)
(Note 12)
78
88
-
dB
(Note 13)
-
96
-
dB
S/N (A-weighted)
(Note 12)
78
88
-
dB
(Note 13)
-
96
-
dB
Interchannel Isolation
(Note 12)
75
90
-
dB
(Note 13)
-
100
-
dB
Interchannel Gain Mismatch
(Note 12)
-
0
0.8
dB
(Note 13)
-
0
0.8
dB
Note 11. AVDD に、500mVpp の正弦波を重畳した場合
Note 12. MGAIN2-0 bits = “011” (+20dB)
Note 13. MGAIN2-0 bits = “000” (0dB)
[AK4953A]
MS1252-J-05 2015/10
- 9 -
Parameter
Min.
Typ.
Max.
Unit
DAC Characteristics:
Resolution
-
-
24
Bits
Headphone-Amp Characteristics: DAC → HPL, HPR pins, ALC=OFF, OVOL=DVOL= 0dB, R
L
=16
Output Voltage
(0dBFS)
-
1.75
-
Vpp
(-3dBFS)
1.11
1.24
1.37
Vpp
S/(N+D)
(0dBFS)
fs=44.1kHz, BW=20kHz
(Note 14)
-
80
-
dB
(-3dBFS)
fs=44.1kHz, BW=20kHz
70
80
-
dB
fs=96kHz, BW=40kHz
-
77
-
dB
S/N (A-weighted)
86
96
-
dB
Interchannel Isolation
75
90
-
dB
Interchannel Gain Mismatch
-
0
0.8
dB
Output Offset Voltage
- 1
0
+ 1
mV
PSRR (f = 1kHz) (Note 15)
-
80
-
dB
Load Resistance
16
-
-
Load Capacitance
-
-
300
pF
Speaker-Amp Characteristics: DAC → SPP/SPN pins, ALC=OFF, OVOL=DVOL= 0dB, R
L
=8, BTL
Output Voltage (Note 16)
SPKG1-0 bits = “00”, 0.5dBFS (Po=150mW)
-
3.18
-
Vpp
SPKG1-0 bits = “01”, 0.5dBFS (Po=250mW)
3.20
4.00
4.80
Vpp
SPKG1-0 bits = “10”, 0.5dBFS (Po=400mW)
-
1.79
-
Vrms
SPKG1-0 bits = “00”, 1.5dBFS (Po=100mW)
(Note 17)
-
0.9
-
Vrms
S/(N+D)
SPKG1-0 bits = “00”, 0.5dBFS (Po=150mW)
-
70
-
dB
SPKG1-0 bits = “01”, 0.5dBFS (Po=250mW)
40
70
-
dB
SPKG1-0 bits = “10”, 0.5dBFS (Po=400mW)
-
20
-
dB
SPKG1-0 bits = “00”, 1.5dBFS (Po=100mW)
(Note 17)
-
20
-
dB
S/N (A-weighted)
85
95
-
dB
Output Offset Voltage
-30
0
+30
mV
PSRR (f = 1kHz) (Note 18)
-
50
-
dB
Load Resistance
6.8
8
-
Load Capacitance
-
-
30
pF
Note 14. CPCK bit = “1”の場合。
Note 15. AVDD または DVDD に、500mVpp の正弦波を重畳した場合。
Note 16. 信号がクリップしないと仮定した場合の出力レベルです。実際には、DAC から 0dBFS の信号が出力
された場合、信号がクリップします。クリップさせないためには OVOL 等により DAC からの出力
レベルを下げて、SPK-Amp からの出力を抑える必要があります。
Note 17. SVDD=1.5V 時。
Note 18. AVDD または SVDD に、500mVpp の正弦波を重畳した場合。
[AK4953A]
MS1252-J-05 2015/10
- 10 -
Parameter
Min.
Typ.
Max.
Unit
Power Supplies:
Power Up (PDN pin = “H”)
MIC + ADC + DAC + Headphone out
AVDD+DVDD+TVDD (Note 19)
-
8.9
13.4
mA
AVDD+DVDD+TVDD (Note 20)
-
6.1
-
mA
SVDD (No Load)
-
11
17
A
MIC + ADC + DAC + Speaker out
AVDD+DVDD+TVDD (Note 21)
-
7.8
11.7
mA
AVDD+DVDD+TVDD (Note 22)
-
5.1
-
mA
SVDD (No Load)
-
1.3
2.0
mA
MIC + ADC (Note 23)
AVDD+DVDD+TVDD
-
3.3
-
mA
DAC + Headphone out (Note 24)
AVDD+DVDD+TVDD
-
3.6
-
mA
Power Down (PDN pin = “L”) (Note 25)
AVDD+DVDD+TVDD+SVDD
-
1
10
A
SVDD (Note 26)
-
0
10
A
Note 19. PLL Master Mode (MCKI=12MHz)で、PMADL = PMADR = PMDAC =PMPFIL = PMHPL = PMHPR =
PMVCM = PMPLL = MCKO = PMBP = PMMP = M/S bits = “1”の場合です。このとき、MPWR1 (MPWR2)
pin の出力電流は 0mAです。AVDD= 4.6 mA (typ), DVDD= 2.2 mA (typ), TVDD= 2.1mA (typ).
Note 20. EXT Slave Mode (PMPLL=M/S=MCKO bits =“0”)、PMADL = PMADR = PMDAC = PMHPL = PMHPR =
PMVCM = PMBP = PMMP bits = “1”, PMPFIL bit = “0”の場合。このとき、MPWR1 (MPWR2) pin の出力
電流は 0mAです。AVDD= 4.2 mA (typ), DVDD= 1.8 mA(typ), TVDD= 0.1 mA (typ).
Note 21. PLL Master Mode (MCKI=12MHz)で、PMADL = PMADR = PMDAC =PMPFIL = PMSPK = PMVCM =
PMPLL = MCKO = PMBP = PMMP = M/S bits = “1”の場合です。このとき、MPWR1 (MPWR2) pin の出
力電流は 0mAです。AVDD= 3.9 mA (typ), DVDD= 1.8 mA (typ), TVDD= 2.1 mA (typ).
Note 22. EXT Slave Mode (PMPLL=M/S=MCKO bits =“0”)、PMADL = PMADR = PMDAC = PMSPK = PMVCM =
PMBP = PMMP bits = “1”, PMPFIL bit = “0”の場合。このとき、MPWR1 (MPWR2) pin の出力電流は 0mA
です。AVDD= 3.6 mA (typ), DVDD= 1.4 mA(typ), TVDD= 0.1 mA (typ).
Note 23. EXT Slave Mode (PMPLL=M/S=MCKO bits =“0”), PMADL = PMADR = PMVCM bits = “1”, PMPFIL bit =
“0”の場合。AVDD= 2.2 mA (typ), DVDD= 1.0 mA(typ), TVDD= 0.1 mA (typ).
Note 24. EXT Slave Mode (PMPLL=M/S=MCKO bits =“0”)、PMDAC = PMHPL = PMHPR = PMVCM bits = “1”,
PMPFIL bit = “0”の場合。AVDD= 2.5 mA (typ), DVDD= 1.1 mA(typ), TVDD= 0 mA (typ).
Note 25. 全てのディジタル入力ピンを TVDD または VSS2 に固定した時の値です。
Note 26. AVDD, DVDD, TVDD が OFF の場合。
[AK4953A]
MS1252-J-05 2015/10
- 11 -
■ モード別の消費電力
条件: Ta=25C; AVDD=TVDD=SVDD=3.3V, DVDD=1.8V; VSS1=VSS2=VSS3=VSS4=0V; fs=44.1kHz,
External Slave Mode, BICK=64fs; 1kHz, 0dBFS input; Headphone & Speaker = No output.
Mode
Power Management Bit
AVDD
[mA]
DVDD
[mA]
TVDD
[mA]
SVDD
[mA]
Total Power
[mW]
00H
01H
PMVCM
PMSPK
PMDAC
PMADL
PMADR
PMHPL
PMHPR
All Power-down
0
0
0
0
0
0
0
0
0
0
0
0
LIN1/RIN1 → ADC
1
0
0
1
1
0
0
2.2
1.0
0.1
0
9.4
LIN1 (Mono) → ADC
1
0
0
1
0
0
0
1.5
1.0
0.1
0
7.1
DAC → HP
1
0
1
0
0
1
1
2.5
1.1
0
0
10.2
DAC → SPK
1
1
1
0
0
0
0
1.8
0.7
0
1.3
11.5
LIN1/RIN1 → ADC
& DAC → HP
1
0
1
1
1
1
1
3.9
1.8
0.1
0
16.4
LIN1/RIN1 → ADC
& DAC → SPK
1
1
1
1
1
0
0
3.1
1.4
0.1
1.3
17.4
Table 1. Power Consumption for Each Operation Mode (typ)
[AK4953A]
MS1252-J-05 2015/10
- 12 -
ADC フィルタ特性 (fs=44.1kHz)
(Ta =25C; AVDD=2.85 ~ 3.5V, DVDD =1.6 2.0V, TVDD=DVDD ~ 3.5V, SVDD=0.9 5.5V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
ADC Digital Filter (Decimation LPF):
Passband (Note 27)
0.16dB
PB
0
-
17.3
kHz
0.66dB
-
19.4
-
kHz
1.1dB
-
19.9
-
kHz
6.9dB
-
22.1
-
kHz
Stopband
SB
26.1
-
-
kHz
Passband Ripple
PR
-
-
0.16
dB
Stopband Attenuation
SA
73
-
-
dB
Group Delay (Note 28)
GD
-
16
-
1/fs
Group Delay Distortion
GD
-
0
-
s
ADC Digital Filter (HPF): HPFC1-0 bits = “00”
Frequency Response
3.0dB
FR
-
3.4
-
Hz
0.5dB
-
10
-
Hz
0.1dB
-
22
-
Hz
ADC フィルタ特性 (fs=96kHz)
(Ta =25C; AVDD=2.85 ~ 3.5V, DVDD =1.6 2.0V, TVDD=DVDD ~ 3.5V, SVDD=0.9 5.5V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
ADC Digital Filter (Decimation LPF):
Passband (Note 27)
0.16dB
PB
0
-
37.7
kHz
0.66dB
-
42.2
-
kHz
1.1dB
-
43.3
-
kHz
6.9dB
-
48.0
-
kHz
Stopband
SB
56.8
-
-
kHz
Passband Ripple
PR
-
-
0.16
dB
Stopband Attenuation
SA
73
-
-
dB
Group Delay (Note 28)
GD
-
16
-
1/fs
Group Delay Distortion
GD
-
0
-
s
ADC Digital Filter (HPF): HPFC1-0 bits = “00”
Frequency Response
3.0dB
FR
-
7.4
-
Hz
0.5dB
-
21.8
-
Hz
0.1dB
-
47.9
-
Hz
Note 27. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。
Note 28. ディジタルフィルタによる遅延演算で、アナログ信号が入力されてから両チャネルの 24 ビットデー
タが出力レジスタにセットされるまでの時間です。プログラマブルフィルタ (1 次 HPF + 4-band
Equalizer + ALC + Equalizer) を通過するパスを選択した場合の Group Delay は IIR フィルタによる位
相変化が無い場合で上記記載の値に対して、4/fs 増加します。
[AK4953A]
MS1252-J-05 2015/10
- 13 -
DAC フィルタ特性 (fs=44.1kHz)
(Ta =25C; AVDD=2.85 ~ 3.5V, DVDD =1.6 2.0V, TVDD=DVDD ~ 3.5V, SVDD=0.9 5.5V; DEM=OFF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband (Note 29)
0.05dB
PB
0
-
20.0
kHz
6.0dB
-
22.05
-
kHz
Stopband
SB
24.1
-
-
kHz
Passband Ripple
PR
-
-
0.05
dB
Stopband Attenuation
SA
54
-
-
dB
Group Delay (Note 30)
GD
-
22
-
1/fs
DAC Digital Filter (LPF) + SCF:
Frequency Response: 0 20.0kHz
FR
-
1.0
-
dB
DAC フィルタ特性 (fs=96kHz)
(Ta =25C; AVDD=2.85 ~ 3.5V, DVDD =1.6 2.0V, TVDD=DVDD ~ 3.5V, SVDD=0.9 5.5V; DEM=OFF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband (Note 29)
0.05dB
PB
0
-
43.5
kHz
6.0dB
-
48.0
-
kHz
Stopband
SB
52.5
-
-
kHz
Passband Ripple
PR
-
-
0.05
dB
Stopband Attenuation
SA
54
-
-
dB
Group Delay (Note 30)
GD
-
22
-
1/fs
DAC Digital Filter (LPF) + SCF:
Frequency Response: 0 40.0kHz
FR
-
1.0
-
dB
Note 29. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。
Note 30. ディジタルフィルタによる遅延演算で、24 ビットデータが入力レジスタにセットされてからアナロ
グ信号が出力されるまでの時間です。プログラマブルフィルタ (1 次 HPF + 4-band Equalizer + ALC +
Equalizer) を通過するパスを選択した場合の Group Delay は IIR フィルタによる位相変化が無い場合
で上記記載の値に対して、7/fs 増加します。
[AK4953A]
MS1252-J-05 2015/10
- 14 -
DC 特性
(Ta =25C; AVDD=2.85 ~ 3.5V, DVDD =1.6 2.0V, TVDD=DVDD ~ 3.5V, SVDD=0.9 5.5V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Audio Interface & Serial µP Interface
(CDTIO/CAD0, CSN/SDA, CCLK/SCL, I2C, PDN, BICK, LRCK, SDTI, MCKI pins )
High-Level Input Voltage (TVDD ≥ 2.2V)
(TVDD < 2.2V)
Low-Level Input Voltage (TVDD ≥ 2.2V)
(TVDD < 2.2V)
VIH
VIL
70%TVDD
80%TVDD
-
-
-
-
-
-
-
-
30%TVDD
20%TVDD
V
V
V
V
Audio Interface & Serial µP Interface (CDTIO, SDA, MCKO, BICK, LRCK, SDTO pins Output)
High-Level Output Voltage (Iout = 80A)
Low-Level Output Voltage
(Except SDA pin : Iout = 80A)
(SDA pin, 2.0V TVDD 3.5V: Iout = 3mA)
(SDA pin, 1.6V TVDD < 2.0V: Iout = 3mA)
VOH
VOL1
VOL2
VOL2
TVDD0.2
-
-
-
-
-
-
-
-
0.2
0.4
20%TVDD
V
V
V
V
Input Leakage Current
Iin
-
-
10
A
Digital MIC Interface (DMDAT pin Input ; DMIC bit = “1”)
High-Level Input Voltage
Low-Level Input Voltage
VIH3
VIL3
65%AVDD
-
-
-
-
35%AVDD
V
V
Digital MIC Interface (DMCLK pin Output ; DMIC bit = “1”)
High-Level Output Voltage (Iout=80A)
Low-Level Output Voltage (Iout= 80A)
VOH3
VOL3
AVDD-0.4
-
-
-
-
0.4
V
V
Input Leakage Current
Iin
-
-
10
A
[AK4953A]
MS1252-J-05 2015/10
- 15 -
スイッチング特性
(Ta =25C; AVDD=2.85 ~ 3.5V, DVDD =1.6 2.0V, TVDD=DVDD ~ 3.5V, SVDD=0.9 5.5V; C
L
=20pF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
PLL Master Mode (PLL Reference Clock = MCKI pin)
MCKI Input Timing
Frequency
fCLK
11.2896
-
27
MHz
Pulse Width Low
tCLKL
0.4/fCLK
-
-
ns
Pulse Width High
tCLKH
0.4/fCLK
-
-
ns
MCKO Output Timing
Frequency
fMCK
0.2352
-
24.576
MHz
Duty Cycle
Except 256fs at fs=32kHz, 29.4kHz
dMCK
40
50
60
%
256fs at fs=32kHz, 29.4kHz
dMCK
-
33
-
%
LRCK Output Timing
Frequency
fs
-
Table 7
-
kHz
Duty Cycle
Duty
-
50
-
%
BICK Output Timing
Period
BCKO bit = “0”
tBCK
-
1/(32fs)
-
ns
BCKO bit = “1”
tBCK
-
1/(64fs)
-
ns
Duty Cycle
dBCK
-
50
-
%
PLL Slave Mode (PLL Reference Clock = MCKI pin)
MCKI Input Timing
Frequency
fCLK
11.2896
-
27
MHz
Pulse Width Low
tCLKL
0.4/fCLK
-
-
ns
Pulse Width High
tCLKH
0.4/fCLK
-
-
ns
MCKO Output Timing
Frequency
fMCK
0.2352
-
24.576
MHz
Duty Cycle
Except 256fs at fs=32kHz, 29.4kHz
dMCK
40
50
60
%
256fs at fs=32kHz, 29.4kHz
dMCK
-
33
-
%
LRCK Input Timing
Frequency
fs
-
Table 7
-
kHz
Duty
Duty
45
-
55
%
BICK Input Timing
Period
tBCK
1/(64fs)
-
1/(32fs)
ns
Pulse Width Low
tBCKL
0.4 x tBCK
-
-
ns
Pulse Width High
tBCKH
0.4 x tBCK
-
-
ns
[AK4953A]
MS1252-J-05 2015/10
- 16 -
Parameter
Symbol
Min.
Typ.
Max.
Unit
PLL Slave Mode (PLL Reference Clock = BICK pin)
LRCK Input Timing
Frequency
fs
7.35
-
96
kHz
Duty
Duty
45
-
55
%
BICK Input Timing
Period
PLL3-0 bits = “0010”
tBCK
-
1/(32fs)
-
ns
PLL3-0 bits = “0011”
tBCK
-
1/(64fs)
-
ns
Pulse Width Low
tBCKL
0.4 x tBCK
-
-
ns
Pulse Width High
tBCKH
0.4 x tBCK
-
-
ns
External Slave Mode
MCKI Input Timing
Frequency
256fs
fCLK
1.8816
-
24.576
MHz
384fs
fCLK
2.8224
-
18.432
MHz
512fs
fCLK
3.7632
-
24.576
MHz
1024fs
fCLK
7.5264
-
12.288
MHz
Pulse Width Low
tCLKL
0.4/fCLK
-
-
ns
Pulse Width High
tCLKH
0.4/fCLK
-
-
ns
LRCK Input Timing
Frequency
256fs
fs
7.35
-
96
kHz
384fs
fs
7.35
-
48
kHz
512fs
fs
7.35
-
48
kHz
1024fs
fs
7.35
-
12
kHz
Duty
Duty
45
-
55
%
BICK Input Timing
Period (Note 31)
tBCK
156.25 or
1/(254fs)
-
-
ns
s
Pulse Width Low
tBCKL
65
-
-
ns
Pulse Width High
tBCKH
65
-
-
ns
External Master Mode
MCKI Input Timing
Frequency
256fs
fCLK
1.8816
-
24.576
MHz
384fs
fCLK
2.8224
-
18.432
MHz
512fs
fCLK
3.7632
-
24.576
MHz
1024fs
fCLK
7.5264
-
12.288
MHz
Pulse Width Low
tCLKL
0.4/fCLK
-
-
ns
Pulse Width High
tCLKH
0.4/fCLK
-
-
ns
LRCK Output Timing
Frequency
fs
7.35
-
96
kHz
Duty Cycle
Duty
-
50
-
%
BICK Output Timing
Period
BCKO bit = “0”
tBCK
-
1/(32fs)
-
ns
BCKO bit = “1”
tBCK
-
1/(64fs)
-
ns
Duty Cycle
dBCK
-
50
-
%
Note 31. min.値は、156.25ns または 1/(254fs)s の大きい方の値です。
[AK4953A]
MS1252-J-05 2015/10
- 17 -
Parameter
Symbol
Min.
Typ.
Max.
Unit
Audio Interface Timing
Master Mode
BICK “” to LRCK Edge (Note 32)
tMBLR
20
-
20
ns
LRCK Edge to SDTO (MSB)
(Except I
2
S mode)
tLRD
35
-
35
ns
BICK “” to SDTO
tBSD
35
-
35
ns
SDTI Hold Time
tSDH
25
-
-
ns
SDTI Setup Time
tSDS
20
-
-
ns
Slave Mode
LRCK Edge to BICK “” (Note 32)
tLRB
25
-
-
ns
BICK “” to LRCK Edge (Note 32)
tBLR
25
-
-
ns
LRCK Edge to SDTO (MSB)
(Except I
2
S mode)
tLRD
-
-
45
ns
BICK “” to SDTO
tBSD
-
-
45
ns
SDTI Hold Time
tSDH
25
-
-
ns
SDTI Setup Time
tSDS
20
-
-
ns
Control Interface Timing (3-wire Mode):
CCLK Period
tCCK
200
-
-
ns
CCLK Pulse Width Low
tCCKL
80
-
-
ns
Pulse Width High
tCCKH
80
-
-
ns
CDTIO Setup Time
tCDS
40
-
-
ns
CDTIO Hold Time
tCDH
40
-
-
ns
CSN “H” Time
tCSW
150
-
-
ns
CSN Edge to CCLK “” (Note 33)
tCSS
50
-
-
ns
CCLK “” to CSN Edge (Note 33)
tCSH
50
-
-
ns
CCLK “” to CDTIO (at Read Command)
tDCD
-
-
70
ns
CSN “” to CDTIO (Hi-Z) (at Read Command)(Note 35)
tCCZ
-
-
70
ns
Control Interface Timing (I
2
C Bus Mode):
SCL Clock Frequency
fSCL
-
-
400
kHz
Bus Free Time Between Transmissions
tBUF
1.3
-
-
s
Start Condition Hold Time (prior to first clock pulse)
tHD:STA
0.6
-
-
s
Clock Low Time
tLOW
1.3
-
-
s
Clock High Time
tHIGH
0.6
-
-
s
Setup Time for Repeated Start Condition
tSU:STA
0.6
-
-
s
SDA Hold Time from SCL Falling (Note 36)
tHD:DAT
0
-
-
s
SDA Setup Time from SCL Rising
tSU:DAT
0.1
-
-
s
Rise Time of Both SDA and SCL Lines
tR
-
-
0.3
s
Fall Time of Both SDA and SCL Lines
tF
-
-
0.3
s
Setup Time for Stop Condition
tSU:STO
0.6
-
-
s
Capacitive Load on Bus
Cb
-
-
400
pF
Pulse Width of Spike Noise Suppressed by Input Filter
tSP
0
-
50
ns
Note 32. この規格値は LRCKのエッジと BICK の “”が重ならないように規定しています。
Note 33. この規格は CSN のエッジと CCLK の “”が重ならないように規定しています。
Note 34. I
2
C-busは NXP B.V.の商標です。
Note 35. R
L
=1k/10%変化(プルアップは TVDD に対して行います)。
Note 36.データは最低 300ns (SCL の立ち下がり時間)の間保持されなければなりません。
[AK4953A]
MS1252-J-05 2015/10
- 18 -
Parameter
Symbol
Min.
Typ.
Max.
Unit
Digital Audio Interface Timing; fs = 7.35kHz ~ 48kHz, C
L
=100pF
DMCLK Output Timing
Period
tSCK
-
1/(64fs)
-
ns
Rising Time
tSRise
-
-
10
ns
Falling Time
tSFall
-
-
10
ns
Duty Cycle
dSCK
40
50
60
%
Audio Interface Timing
DMDAT Setup Time
tSDS
50
-
-
ns
DMDAT Hold Time
tSDH
0
-
-
ns
Power-down & Reset Timing
PDN Pulse Width
(Note 37)
tPD
150
-
-
ns
PMADL or PMADR “” to SDTO valid
(Note 38)
ADRST1-0 bits = “00”
tPDV
-
1059
-
1/fs
ADRST1-0 bits = “01”
tPDV
-
267
-
1/fs
ADRST1-0 bits = “10”, “11”
tPDV
-
2115
-
1/fs
Note 37. AK4953A は PDN pin = “L”でリセットされます。
Note 38. PMADL bit または PMADR bit を立ち上げてからの LRCK クロックの “”の回数です。
■ タイミング波形
LRCK
1/fCLK
MCKI
tCLKH tCLKL
VIH
VIL
1/fMCK
MCKO
tMCKL
50%TVDD
1/fs
tLRCKH tLRCKL
50%TVDD
Duty = tLRCKH x fs x 100
tLRCKL x fs x 100
dMCK = tMCKL x fMCK x 100
Note 39. MCKO is not available at EXT Master mode.
Figure 2. Clock Timing (PLL/EXT Master mode)
[AK4953A]
MS1252-J-05 2015/10
- 19 -
LRCK
50%TVDD
BICK 50%TVDD
SDTO 50%TVDD
tBSD
tSDS
SDTI
VIL
tSDH
VIH
tMBLR
tBCKL
tLRD
Figure 3. Audio Interface Timing (PLL/EXT Master mode)
1/fCLK
MCKI
tCLKH tCLKL
VIH
VIL
1/fs
LRCK
VIH
VIL
tBCK
BICK
tBCKH tBCKL
VIH
VIL
tLRCKH tLRCKL
fMCK
MCKO
tMCKL
50%TVDD
dMCK = tMCKL x fMCK x 100
Duty = tLRCKH x fs x 100
= tLRCKL x fs x 100
Figure 4. Clock Timing (PLL Slave mode; PLL Reference Clock = MCKI pin)
[AK4953A]
MS1252-J-05 2015/10
- 20 -
1/fCLK
MCKI
tCLKH tCLKL
VIH
VIL
1/fs
LRCK
VIH
VIL
tBCK
BICK
tBCKH tBCKL
VIH
VIL
tLRCKH tLRCKL
Duty = tLRCKH x fs x 100
tLRCKL x fs x 100
Figure 5. Clock Timing (EXT Slave mode)
LRCK
VIH
VIL
tBLR
BICK
VIH
VIL
tLRD
SDTO 50%TVDD
tLRB
tBSD
tSDS
SDTI
VIL
tSDH
VIH
MSB
Figure 6. Audio Interface Timing (PLL/EXT Slave mode)
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
/