AKM AK4633VN 仕様

[AK4633]

MS0447-J-06 2015/10

- 1 -

概要

AK4633はマイクアンプ、スピーカアンプを内蔵した16bit モノラルCODECです。入力にはマイクアン

プ及びALC(Automatic Level Control)回路を内蔵し、出力にはスピーカアンプを内蔵しており、DSC等

での動画音声用途に最適です。スピーカアンプは圧電スピーカにも対応しています。パッケージは4mm

x 4mm の24-pin QFNを採用、実装面積を大幅に削減します。

特長

1. 16-Bit Delta-Sigma Mono CODEC

2. 録音側機能

 1ch Mono Input

 マイク用ゲインアンプ内蔵 (0dB, 6dB, 10dB, 14dB, 17dB 20dB, 26dB or 32dB)

 Digital ALC (Automatic Level Control) 回路内蔵

(+36dB  54dB, 0.375dB Step, Mute)

 ADC特性(MIC-Amp=+20dB時) : S/(N+D) : 84dB, DR, S/N : 85dB

 風切り音フィルタ

 ノッチフィルタ

3. 再生側機能

 Digital ALC (Automatic Level Control) 回路内蔵

(+36dB  -54dB, 0.375dB Step, Mute)

 Mono Line Output: S/(N+D) : 85dB, S/N : 93dB

 Mono Speaker-Amp内蔵

- SPK-AMP特性 : S/(N+D) : 60dB(150mW@ 8,出力時)

Output Noise Level : -87dBV

- BTL接続

- 定格出力 : 400mW @ 8

 Beep音入力可能

4. パワーマネジメント機能

5. PLL Mode:

 周波数 : 11.2896MHz, 12MHz, 12.288MHz, 13.5MHz, 24MHz, 27MHz (MCKI pin)

1fs (FCK pin)

16fs, 32fs or 64fs (BICK pin)

6. EXT Mode:

 入力周波数 : 256fs, 512fs or 1024fs (MCKI pin)

7. Sampling Rate:

 PLL Slave Mode (FCK pin) : 7.35kHz ~ 48kHz

 PLL Slave Mode (BICK pin) : 7.35kHz ~ 48kHz

 PLL Slave Mode (MCKI pin):

8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz

 PLL Master Mode:

8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz

 EXT Slave Mode / EXT Master Mode:

7.35kHz ~48kHz (256fs), 7.35kHz ~ 26kHz (512fs), 7.35kHz ~13kHz (1024fs)

8. Output Master Clock Frequency: 256fs

9. シリアルPインタフェース : 3線シリアル

10. マスタ/スレーブモード

16-Bit  Mono CODEC with ALC & MIC/SPK-AMP

AK4633

[AK4633]

MS0447-J-06 2015/10

- 2 -

11. Audio Interface Format: MSB First, 2’s complement

 ADC: DSP Mode, 16bit 前詰め, I

2

S互換

 DAC: DSP Mode, 16bit 前詰め, 後詰め, I

2

S互換

12. AK4633VN: Ta = -40  85C

AK4633EN: Ta = -30  85C

13. 電源電圧

 AVDD : 2.2  3.6V (typ. 3.3V)

 DVDD : 1.6  3.6V (typ. 3.3V)

 SVDD : 2.2  4.0 V (typ. 3.3V)

14. 消費電流: 12 mA（全回路パワーオン）

15. Package: 24-pin QFN(4mm x 4mm)

■ ブロック図

MIC Power

Supply

A/D

HPF

PMMP

PMADC

Audio

I/F

D/A

PMDAC

Line Out

PMSPK

Speaker

PLL

PMBP

PMPLL

Control

Register

MPI

MIC/MICP

SPP

SPN

SVDD

SVSS

BEEP/MICN

AVDD

AVSS

VCOM

DVDD

CSN

PDN

CCLK

CDTI

BICK

FCK

SDTO

SDTI

MCKO

MCKI

VCOC

PMAO

AOUT

DVSS

MIC-Amp

0dB /+6dB/+10dB/+14dB/+17dB

+20dB / +26dB / +32dB

Mic

HPF

2 Band

EQ

VOL

(ALC)

PMPFIL

Figure 1. AK4633 Block Diagram

[AK4633]

MS0447-J-06 2015/10

- 3 -

■ オーダリングガイド

AK4633VN 40  +85C 24-pin QFN (0.5mm pitch)

AK4633EN 30  +85C 24-pin QFN (0.5mm pitch)

AKD4633 AK4633評価用ボード

■ ピン配置

SVSS

SVDD

AOUT

BEEP/MICN

MPI

MIC/MICP

SPN

SPP

MCKO

MCKI

DVSS

DVDD

VCOM

AVSS

AVDD

VCOC

PDN

CSN

BICK

FCK

SDTO

SDTI

CDTI

CCLK

AK4633

Top View

19

20

21

22

23

24

18

17

16

1

12

11

10

9

8

7

15

14

13

2

3

4

5

6

[AK4633]

MS0447-J-06 2015/10

- 4 -

■ AK4631との互換性

1. 機能

機能

AK4631

AK4633

AVDD

2.6V  3.6V

2.2V  3.6V

DVDD

2.6V  3.6V

1.6V  3.6V

SVDD

2.6V  5.25V

2.2V  4.0V

マイク入力

シングルエンド

シングルエンド/差動

マイクパワー出力電圧

0.75 x AVDD

0.8 x AVDD

MIC-Amp

0dB/+20dB/+26dB/+32dB

0dB/+6dB/+10dB/+14dB

+17dB/+20dB/+26dB/+32dB

風きり音用フィルタ HPF

なし

あり

ノッチフィルタ

なし

あり

ALC for Input Signal

Analog ALC

Digital ALC (Note 1)

入力ボリューム

+27.5dB  -8dB, 0.5dB Step

+36dB  -54dB, 0.375dB Step

(Note 1)

ALC for Output Signal

Speaker-Amp block

Digital Block (Note 1)

出力ボリューム

+12dB  -115dB, 0.5dB Step

+36dB  -54dB, 0.375dB Step

(Note 1)

圧電スピーカ使用時 SPK-Amp 最大出力

8.5Vpp@SVDD=5V

6.33Vpp@SVDD=3.8V

MCKI のプルダウン抵抗

有り

無し(MCKPD bit を削除)

パッケージ

28-pin QFN: 5.2mm x 5.2mm

41-pin BGA: 4.0mm x 4.0mm

24-pin QFN: 4.0mm x 4.0mm

Note 1. ALC およびボリュームは入出力共通です。録音と再生で同時に ALC またはボリュームを使用することはでき

ません。

[AK4633]

MS0447-J-06 2015/10

- 5 -

2. レジスタマップ

(1) AK4631

Addr

Register Name

D7

D6

D5

D4

D3

D2

D1

D0

00H

Power Management 1

0

PMVCM

PMBP

PMSPK

PMAO

PMDAC

PMMIC

PMADC

01H

Power Management 2

0

M/S

MCKPD

MCKO

PMPLL

02H

Signal Select 1

SPPS

BEEPS

ALC2S

DACA

DACM

MPWR

MICAD

MGAIN0

03H

Signal Select 2

0

AOPSN

MGAIN1

SPKG1

SPKG0

BEEPA

ALC1M

ALC1A

04H

Mode Control 1

PLL3

PLL2

PLL1

PLL0

BCKO1

BCKO0

DIF1

DIF0

05H

Mode Control 2

0

FS3

MSBS

BCKP

FS2

FS1

FS0

06H

Timer Select

DVTM

ROTM

ZTM1

ZTM0

WTM1

WTM0

LTM1

LTM0

07H

ALC Mode Control 1

0

ALC2

ALC1

ZELM

LMAT1

LMAT0

RATT

LMTH

08H

ALC Mode Control 2

0

REF6

REF5

REF4

REF3

REF2

REF1

REF0

09H

Input PGA Control

0

IPGA6

IPGA5

IPGA4

IPGA3

IPGA2

IPGA1

IPGA0

0AH

Digital Volume Control

OVOL7

OVOL6

OVOL5

OVOL4

OVOL3

OVOL2

OVOL1

OVOL0

0BH

ALC2 Mode Control

0

RFS5

RFS4

RFS3

RFS2

RFS1

RFS0

(2) AK4633

Addr

Register Name

D7

D6

D5

D4

D3

D2

D1

D0

00H

Power Management 1

PMPFIL

PMVCM

PMBP

PMSPK

PMAO

PMDAC

0

PMADC

01H

Power Management 2

0

M/S

0

MCKO

PMPLL

02H

Signal Select 1

SPPSN

BEEPS

DACS

DACA

0

PMMP

MGAIN2

MGAIN0

03H

Signal Select 2

PFSDO

AOPS

MGAIN1

SPKG1

SPKG0

BEEPA

PFDAC

ADCPF

04H

Mode Control 1

PLL3

PLL2

PLL1

PLL0

BCKO1

BCKO0

DIF1

DIF0

05H

Mode Control 2

ADRST

FCKO

FS3

MSBS

BCKP

FS2

FS1

FS0

06H

Timer Select

0

ZTM1

ZTM0

WTM1

WTM0

RFST1

RFST0

07H

ALC Mode Control 1

0

ALC2

ALC1

ZELMN

LMAT1

LMAT0

RGAIN0

LMTH0

08H

ALC Mode Control 2

IREF7

IREF6

IREF5

IREF4

IREF3

IREF2

IREF1

IREF0

09H

Digital Volume Control

IVOL7

IVOL6

IVOL5

IVOL4

IVOL3

IVOL2

IVOL1

IVOL0

0AH

Digital Volume Control

OVOL7

OVOL6

OVOL5

OVOL4

OVOL3

OVOL2

OVOL1

OVOL0

0BH

ALC Mode Control 3

RGAIN1

LMTH1

OREF5

OREF4

OREF3

OREF2

OREF1

OREF0

0DH

ALC LEVEL

VOL7

VOL6

VOL5

VOL4

VOL3

VOL2

VOL1

VOL0

0EH

Signal Select 3

DATT1

DATT0

SMUTE

MDIF

EQ2

EQ1

HPF

HPFAD

10H - 1FH

Digital Filter Setting

網掛け

AK4631 から変更されたレジスタ

太字

AK4631 から追加されたレジスタ

[AK4633]

MS0447-J-06 2015/10

- 6 -

3. レジスタ設定

(1) FCK, BICK 基準 PLL Mode 時のFS3-0 bits の設定が変更されています。

Mode

FS3 bit

FS2 bit

FS1 bit

FS0 bit

Sampling Frequency Range

0

Don’t care

7.35kHz  fs  12kHz

1

0

1

Don’t care

12kHz < fs  24kHz

2

1

0

Don’t care

24kHz < fs  48kHz

Others

N/A

AK4631 から全モード変更されています。

(2) EXT Slave Mode 時の FS3-0 bits の設定が変更されています。

Mode

FS3-2 bits

FS1 bit

FS0 bit

MCKI Input

Frequency

Sampling Frequency

Range

0

Don’t care

0

256fs

7.35kHz  fs  48kHz

1

Don’t care

0

1

1024fs

7.35kHz < fs  13kHz

2

Don’t care

1

0

512s

7.35kHz < fs  26kHz

3

Don’t care

1

256fs

7.35kHz  fs  48kHz

網掛け : AK4631 から変更となった設定

[AK4633]

MS0447-J-06 2015/10

- 7 -

ピン／機能

No.

Pin Name

I/O

Function

1

VCOM

O

Common Voltage Output Pin, 0.45 x AVDD

Bias voltage of ADC inputs and DAC outputs.

2

AVSS

-

Analog Ground Pin

3

AVDD

-

Analog Power Supply Pin

4

VCOC

O

Output Pin for Loop Filter of PLL Circuit

This pin must be connected to AVSS with one resistor and capacitor in series.

5

PDN

I

Power-Down Mode Pin

“H”: Power up, “L”: Power down reset and initialize the control register.

AK4633 must always be reset upon power-up.

6

CSN

I

Chip Select Pin

7

CCLK

I

Control Data Clock Pin

8

CDTI

I/O

Control Data Input Pin / Output pin

9

SDTI

I

Audio Serial Data Input Pin

10

SDTO

O

Audio Serial Data Output Pin

11

FCK

I/O

Frame Clock Pin

12

BICK

I/O

Audio Serial Data Clock Pin

13

DVDD

-

Digital Power Supply Pin

14

DVSS

-

Digital Ground Pin

15

MCKI

I

External Master Clock Input Pin

16

MCKO

O

Master Clock Output Pin

17

SPP

O

Speaker Amp Positive Output Pin

18

SPN

O

Speaker Amp Negative Output Pin

19

SVSS

-

Speaker Amp Ground Pin

20

SVDD

-

Speaker Amp Power Supply Pin

21

AOUT

O

Mono Line Output Pin

22

BEEP

I

Beep Signal Input Pin (MDIF bit = “0”)

MICN

I

Microphone Negative Input Pin for Differential Input (MDIF bit = “1”)

23

MPI

O

MIC Power Supply Pin for Microphone

24

MIC

I

Microphone Input Pin for Single Ended Input (MDIF bit = “0”)

MICP

I

Microphone Positive Input Pin for Differential Input (MDIF bit = “1”)

Note: All input pins except analog input pins (MIC/MICP and BEEP/MICN pins) must not be left floating.

[AK4633]

MS0447-J-06 2015/10

- 8 -

■ 使用しないピンの処理について

使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。

Classification

Pin Name

設定

Analog

MIC/MICP, BEEP/MICN, MPI, AOUT,

SPP, SPN, VCOC

オープン

Digital

MCKI, SDTI

DVSSに接続

FCK, BICK (Note)

DVSSに接続、またはプルアップ/プルダウン接続

MCKO, SDTO

オープン

(Note) M/S bit=“0”の場合、DVSSに接続ください。M/S bit=“1”の場合、100KΩ程度でプルアップ又はプルダ

ウン接続ください。

絶対最大定格

(AVSS=DVSS=SVSS=0V; Note 2)

Parameter

Symbol

Min.

Max.

Unit

Power Supplies:

Analog

Digital

Speaker-Amp

|AVSS – DVSS| (Note 3)

|AVSS – SVSS| (Note 3)

AVDD

DVDD

SVDD

GND1

GND2

0.3

-

4.6

0.3

V

Input Current, Any Pin Except Supplies

IIN

-

10

mA

Analog Input Voltage (Note 5)

VINA

0.3

AVDD+0.3

V

Digital Input Voltage (Note 6)

VIND

0.3

DVDD+0.3

V

Ambient Temperature

(powered applied)

AK4633VN

Ta

40

85

C

AK4633EN

Ta

30

85

C

Storage Temperature

Tstg

65

150

C

Maximum Power Dissipation (Note 4)

Pd

-

650

mW

Note 2. 電圧は全てグランドピンに対する値です。

Note 3. AVSSと DVSS, SVSSは同じアナロググランドに接続して下さい。

Note 4. 実装されるプリント基板の配線密度100%以上の場合です。この電力値はAK4633の内部損失分で、外

部接続されるスピーカ消費分は含まれません。

Note 5. BEEP/MICN, MIC/MICP pins

Note 6. PDN, CSN, CCLK, CDTI, SDTI, FCK, BICK, MCKI pins

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。

また、通常の動作は保証されません。

[AK4633]

MS0447-J-06 2015/10

- 9 -

推奨動作条件

(AVSS=DVSS=SVSS=0V; Note 2)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Power Supplies

(Note 7)

Analog

Digital

Speaker-Amp

Difference

AVDD

DVDD

SVDD

DVDD – AVDD

DVDD – SVDD

AVDD – SVDD

2.2

1.6

2.2

-

3.3

-

3.6

4.0

0.3

1.0

V

Note 2. 電圧は全てグランドピンに対する値です。

Note 7. AVDD, DVDD, SVDDの電源立ち上げシーケンスを考慮する必要はありません。

AVDD, またはSVDDをONした状態でDVDDをOFFしないでください。

DVDD以外の一部の電源だけをOFFする場合、再度電源をONした後にPDN pin = “L”でリセットして下さい。ま

た、DVDD が ON の状態で AVDD の電源を OFF する場合は、OFFする前に必ず PMADC bit = “0” としてく

ださい。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分

ご注意下さい。

[AK4633]

MS0447-J-06 2015/10

- 10 -

アナログ特性

(Ta=25C; AVDD=DVDD=SVDD=3.3V; AVSS=DVSS=SVSS=0V; fs=8kHz, BICK=64fs; Signal Frequency=1kHz;

16bit Data; Measurement frequency=20Hz  3.4kHz; EXT Slave Mode; unless otherwise specified)

Parameter

Min.

Typ.

Max.

Unit

MIC Amplifier: MDIF bit = “0”; (Single-ended input)

Input Resistance

20

30

40

k

Gain

(MGAIN2-0 bits = “000”)

-

0

-

dB

(MGAIN2-0 bits = “001”)

-

20

-

dB

(MGAIN2-0 bits = “010”)

-

26

-

dB

(MGAIN2-0 bits = “011”)

-

32

-

dB

(MGAIN2-0 bits = “100”)

-

6

-

dB

(MGAIN2-0 bits = “101”)

-

10

-

dB

(MGAIN2-0 bits = “110”)

-

14

-

dB

(MGAIN2-0 bits = “111”)

-

17

-

dB

MIC Amplifier: MDIF bit = “1”; (Full-differential input)

Input Voltage

(MGAIN2-0 bits = “001”)

-

0.228

Vpp

(Note 8)

(MGAIN2-0 bits = “010”)

-

0.114

Vpp

(MGAIN2-0 bits = “011”)

-

0.057

Vpp

(MGAIN2-0 bits = “100”)

-

1.14

Vpp

(MGAIN2-0 bits = “101”)

-

0.721

Vpp

(MGAIN2-0 bits = “110”)

-

0.455

Vpp

(MGAIN2-0 bits = “111”)

-

0.322

Vpp

MIC Power Supply: MPI pin

Output Voltage (Note 9)

2.38

2.64

2.90

V

Load Resistance

2

-

k

Load Capacitance

-

30

pF

ADC Analog Input Characteristics: MIC  ADC, MIC Gain=20dB, IVOL=0dB, ALC1bit = “0”

Resolution

-

16

Bits

Input Voltage (MIC Gain=20dB, Note 10)

0.168

0.198

0.228

Vpp

S/(N+D) (1dBFS) (Note 11)

72

84

-

dB

D-Range (60dBFS)

75

85

-

dB

S/N

75

85

-

dB

DAC Characteristics:

Resolution

16

Bits

Mono Line Output Characteristics: AOUT pin, DAC  AOUT, R

L

=10k

Output Voltage (Note 12)

1.78

1.98

2.18

Vpp

S/(N+D) (0dBFS) (Note 11)

73

85

-

dB

D-Range (-60dBFS)

83

93

-

dB

S/N

83

93

-

dB

Load Resistance

10

-

k

Load Capacitance

-

30

pF

Speaker-Amp Characteristics: DAC  SPP/SPN pins, ALC2 bit = “0”, R

L

=8, BTL, SVDD=3.3V

Output Voltage

SPKG1-0 bits = “00” (-4.1dBFS)

2.54

3.17

3.80

Vpp

SPKG1-0 bits = “01” (-4.1dBFS)

3.20

4.00

4.80

Vpp

S/(N+D)

150mW出力時

40

60

-

dB

400mW出力時

-

20

-

dB

Output Noise

SPKG1-0 bits = “00”

-

-87

-

dBV

Level

SPKG1-0 bits = “01”

-75

-85

-

dBV

SPKG1-0 bits = “10”

-

-83

-

dBV

Load Resistance

8

-



Load Capacitance

-

30

pF

[AK4633]

MS0447-J-06 2015/10

- 11 -

Parameter

Min.

Typ.

Max.

Unit

Speaker-Amp Characteristics: DAC  SPP/SPN pins, ALC2=OFF, C

L

=3F, R

series

=10 x 2, BTL, SVDD=3.8V

Output Voltage

SPKG1-0 bits = “11”

(-4.1dBFS)

-

6.33

-

Vpp

S/(N+D) (Note 13)

SPKG1-0 bits = “11”

(-4.1dBFS)

-

60

-

dB

Output Noise Level (Note 13) SPKG1-0 bits = “11”

-

-81

-

dBV

Load Impedance (Note 14)

50

-



Load Capacitance

-

3

F

BEEP Input: BEEP pin, External Input Resistance= 20k

Maximum Input Voltage (Note 15)

-

1.98

-

Vpp

Output Voltage (Input Voltage=0.5Vpp)

BEEP  SPP/SPN (SPKG1-0 bits = “00”)

0.625

1.25

1.875

Vpp

BEEP  AOUT

0.25

0.50

0.75

Vpp

Power Supplies

Power Up (PDN pin = “H”)

All Circuit Power-up: (Note 17)

AVDD+DVDD

fs=8kHz

-

8

-

mA

fs=48kHz

-

11

17

mA

SVDD: Speaker-Amp Normal Operation (SPPSN bit = “1”, No Output)

SVDD=3.3V

-

4

12

mA

Power Down (PDN pin = “L”) (Note 18)

AVDD+DVDD+SVDD

-

1

100

A

Note 8. プラス入力ピンとマイナス入力ピンの差分です。ACカップリングコンデンサを各入力ピンにシリーズに接続して

下さい。MGAIN2-0 bits = “000”のとき差動入力は使用禁止です。MICP, MICN pinの最大入力電圧はそれぞ

れAVDDに比例します。Vin = |(MICP)  (MICN)| = 0.069 x AVDD (max)@MGAIN2-0 bits = “001”,

0.035 x AVDD (max)@MGAIN2-0 bits = “010”, 0.017 x AVDD (max)@MGAIN2-0 bits = “011”,

0.346 x AVDD (max)@MGAIN2-0 bits = “100”, 0.218 x AVDD (max)@MGAIN2-0 bits = “101”,

0.138 x AVDD (max)@MGAIN2-0 bits = “110”, 0.098 x AVDD (max)@MGAIN2-0 bits = “111”,

この電圧を越える信号が入力された場合、ADCの動作は保証できません。

Note 9. 出力電圧はAVDDに比例します。Vout = 0.8 x AVDD (typ)。

Note 10. 入力電圧はAVDDに比例します。Vin = 0.06 x AVDD (typ)。

Note 11. PLL Slave ModeでFCK pinからPLL基準クロックを入力する場合、S/(N+D)は、MIC→ADCで75dB(typ), DAC

→AOUTで75dB(typ)になります。

Note 12. 出力電圧はAVDDに比例します。Vout = 0.6 x AVDD (typ)。

Note 13. 測定点は SPP pin /SPN pin です。

Note 14. Figure 41 において、Load Impedance はシリーズ抵抗と 1kHz における圧電スピーカの抵抗成分の合計です。

Load Capacitance は圧電スピーカの容量成分です。圧電スピーカを使用する場合、SPP, SPN pin にそれぞ

れ10以上のシリーズ抵抗を接続してください。

Note 15. 最大入力電圧はAVDD と外付けの入力抵抗(Rin) に比例します。Vin = 0.6 x AVDD x Rin/20k(max) 。

Note 16. 出力電圧はAVDDに比例します。Vout = 0.6 x AVDD (typ)。

Note 17. PLL Master Mode (MCKI=12.288MHz)で、PMMP = PMADC = PMDAC = PMPFIL = PMSPK = PMVCM =

PMPLL = MCKO = PMAO = PMBP = PMMP = M/S =“1”の場合です。このとき、MPI pinの出力電流は0mA

です。

EXT mode (PMPLL=MCKO=M/S=“0”) の場合、 AVDD+DVDD = (typ)6mA@fs=8kHz 、 (typ)9mA

@fs=48kHz になります。

Note 18. 全てのディジタル入力ピンをDVDDまたはDVSSに固定した時の値です。

[AK4633]

MS0447-J-06 2015/10

- 12 -

フィルタ特性

(Ta = 25C; AVDD =2.2  3.6V, DVDD =1.6  3.6V, SVDD =2.2  4.0V; fs=8kHz)

Parameter

Symbol

Min.

Typ.

Max.

Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 19)

0.16dB

0.66dB

1.1dB

6.9dB

PB

0

-

3.5

3.6

4.0

3.0

-

kHz

Stopband (Note 19)

SB

4.7

-

kHz

Passband Ripple

PR

-

0.1

dB

Stopband Attenuation

SA

73

-

dB

Group Delay (Note 20)

GD

-

16

-

1/fs

Group Delay Distortion

GD

-

0

-

s

DAC Digital Filter (Decimation LPF):

Passband (Note 19)

0.16dB

0.54dB

1.0dB

6.7dB

PB

0

-

3.5

3.6

4.0

3.0

-

Stopband (Note 19)

SB

4.7

-

kHz

Passband Ripple

PR

-

0.1

dB

Stopband Attenuation

SA

73

-

dB

Group Delay (Note 20)

GD

-

16

-

1/fs

Group Delay Distortion

GD

-

0

-

s

DAC Digital Filter + Analog Filter:

Frequency Response: 0  3.4kHz

FR

-

1.0

-

dB

Note 19. 各振幅特性の周波数は fs (システムサンプリングレート)に比例します。

例えば、ADCのPB=3.6kHz (@-1.0dB)は0.45 x fsです。各応答は1kHzを基準にします。

Note 20. ディジタルフィルタによる遅延演算で、ADC部はアナログ信号が入力されてから16 ビットデータが出力レジス

タにセットされるまでの時間です。

DAC部は16ビットデータが入力レジスタにセットされてからアナログ信号が出力されるまでの時間です。

プログラマブルフィルタ(1次HPF + 2-band Equalizer + ALC) を通過するパスを選択した場合の Group Delay は

IIR フィルタによる位相変化が無い場合で上記記載の値に対して、2/fs増加します。

DC特性

(Ta = 25C; AVDD =2.2  3.6V, DVDD =1.6  3.6V, SVDD =2.2  4.0V)

Parameter

Symbol

Min.

Typ.

Max.

Unit

High-Level Input Voltage (DVDD ≥ 2.2V)

(DVDD < 2.2V)

Low-Level Input Voltage (DVDD ≥ 2.2V)

(DVDD < 2.2V)

VIH

VIL

70%DVDD

80%DVDD

-

30%DVDD

20%DVDD

V

High-Level Output Voltage (Iout=80A)

Low-Level Output Voltage (Iout= 80A)

VOH

VOL

DVDD0.4

-

0.4

V

Input Leakage Current

Iin

-

10

A

[AK4633]

MS0447-J-06 2015/10

- 13 -

スイッチング特性

(Ta = 25C; AVDD =2.2  3.6V, DVDD =1.6  3.6V, SVDD =2.2  4.0V; C

L

=20pF)

Parameter

Symbol

Min.

Typ.

Max.

Unit

PLL Master Mode (PLL Reference Clock = MCKI pin) (Figure 2)

MCKI Input: Frequency

Pulse Width Low

Pulse Width High

fCLK

tCLKL

tCLKH

11.2896

0.4/fCLK

-

27.0

-

MHz

ns

MCKO Output:

Frequency

Duty Cycle except fs=29.4kHz, 32kHz

fs=29.4kHz, 32kHz (Note 21)

fMCK

dMCK

-

40

-

256 x fFCK

50

33

-

60

-

kHz

%

FCK Output: Frequency

Pulse width High

(DIF1-0 bits = “00” and FCKO bit = “1”)

Duty Cycle

(DIF1-0 bits  “00” or FCKO bit = “0”)

fFCK

tFCKH

dFCK

8

-

tBCK

50

48

-

kHz

ns

%

BICK: Period (BCKO1-0 bit= “00”)

(BCKO1-0 bit= “01”)

(BCKO1-0 bit= “10”)

Duty Cycle

tBCK

dBCK

-

1/16fFCK

1/32fFCK

1/64fFCK

50

-

ns

%

Audio Interface Timing

DSP Mode: (Figure 3, Figure 4)

FCK “” to BICK “” (Note 22)

FCK “” to BICK “” (Note 23)

BICK “” to SDTO (BCKP bit= “0”)

BICK “” to SDTO (BCKP bit= “1”)

SDTI Hold Time

SDTI Setup Time

tDBF

tBSD

tSDH

tSDS

0.5 x tBCK -40

-70

50

0.5 x tBCK

-

0.5 x tBCK + 40

0.5 x tBCK +40

70

-

ns

Except DSP Mode: (Figure 5)

BICK “” to FCK Edge

FCK to SDTO (MSB)

(Except I

2

S mode)

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

tBFCK

tFSD

tBSD

tSDH

tSDS

-40

-70

50

-

40

70

-

ns

[AK4633]

MS0447-J-06 2015/10

- 14 -

Parameter

Symbol

Min.

Typ.

Max.

Unit

PLL Slave Mode (PLL Reference Clock: FCK pin) (Figure 6, Figure 7)

FCK: Frequency

DSP Mode: Pulse Width High

Except DSP Mode: Duty Cycle

fFCK

tFCKH

duty

7.35

tBCK-60

45

8

-

48

1/fFCK-tBCK

55

kHz

ns

%

BICK: Period

Pulse Width Low

Pulse Width High

tBCK

tBCKL

tBCKH

1/64fFCK

0.4 x tBCK

-

1/16fFCK

-

ns

PLL Slave Mode (PLL Reference Clock: BICK pin) (Figure 6, Figure 7)

FCK: Frequency

DSP Mode: Pulse width High

Except DSP Mode: Duty Cycle

fFCK

tFCKH

duty

7.35

tBCK-60

45

8

-

48

1/fFCK-tBCK

55

kHz

ns

%

BICK: Period (PLL3-0 bit= “0001”)

(PLL3-0 bit= “0010”)

(PLL3-0 bit= “0011”)

Pulse Width Low

Pulse Width High

tBCK

tBCKL

tBCKH

-

0.4 x tBCK

1/16fFCK

1/32fFCK

1/64fFCK

-

ns

PLL Slave Mode (PLL Reference Clock: MCKI pin) (Figure 8)

MCKI Input: Frequency

Pulse Width Low

Pulse Width High

fCLK

fCLKL

fCLKH

11.2896

0.4/fCLK

-

27.0

-

MHz

ns

MCKO Output:

Frequency

Duty Cycle except fs=29.4kHz, 32kHz

fs=29.4kHz, 32kHz (Note 21)

fMCK

dMCK

-

40

-

256 x fFCK

50

33

-

60

-

kHz

%

FCK: Frequency

DSP Mode: Pulse width High

Except DSP Mode: Duty Cycle

fFCK

tFCKH

duty

8

tBCK-60

45

-

48

1/fFCK-tBCK

55

kHz

ns

%

BICK: Period

Pulse Width Low

Pulse Width High

tBCK

tBCKL

tBCKH

1/64fFCK

0.4 x tBCK

-

1/16fFCK

-

ns

Audio Interface Timing

DSP Mode: (Figure 9, Figure 10)

FCK “” to BICK “” (Note 22)

FCK “” to BICK “” (Note 23)

BICK “” to FCK “” (Note 22)

BICK “” to FCK “” (Note 23)

BICK “” to SDTO (BCKP bit= “0”)

BICK “” to SDTO (BCKP bit= “1”)

SDTI Hold Time

SDTI Setup Time

tFCKB

tBFCK

tBSD

tSDH

tSDS

0.4 x tBCK

-

50

-

80

-

ns

Except DSP Mode: (Figure 12)

FCK Edge to BICK “” (Note 24)

BICK “” to FCK Edge (Note 24)

FCK to SDTO (MSB) (Except I

2

S mode)

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

tFCKB

tBFCK

tFSD

tBSD

tSDH

tSDS

50

-

50

-

80

-

ns

[AK4633]

MS0447-J-06 2015/10

- 15 -

Parameter

Symbol

Min.

Typ.

Max.

Unit

EXT Slave Mode (Figure 11)

MCKI Frequency: 256fs

512fs

1024fs

Pulse Width Low

Pulse Width High

fCLK

tCLKL

tCLKH

1.8816

3.7632

7.5264

0.4/fCLK

2.048

4.096

8.192

-

12.288

13.312

-

MHz

ns

FCK Frequency (MCKI = 256fs)

(MCKI = 512fs)

(MCKI = 1024fs)

Duty Cycle

fFCK

duty

7.35

45

8

-

48

26

13

55

kHz

%

BICK Period

BICK Pulse Width Low

Pulse Width High

tBCK

tBCKL

tBCKH

312.5

130

-

ns

Audio Interface Timing (Figure 12)

FCK Edge to BICK “” (Note 24)

BICK “” to FCK Edge (Note 24)

FCK to SDTO (MSB) (Except I

2

S mode)

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

tFCKB

tBFCK

tFSD

tBSD

tSDH

tSDS

50

-

50

-

80

-

ns

[AK4633]

MS0447-J-06 2015/10

- 16 -

Parameter

Symbol

Min.

Typ.

Max.

Unit

EXT Master Mode (Figure 2)

MCKI Frequency: 256fs

512fs

1024fs

Pulse Width Low

Pulse Width High

fCLK

tCLKL

tCLKH

1.8816

3.7632

7.5264

0.4/fCLK

2.048

4.096

8.192

-

12.288

13.312

-

MHz

ns

FCK Frequency (MCKI = 256fs)

(MCKI = 512fs)

(MCKI = 1024fs)

Duty Cycle

fFCK

dFCK

7.35

-

8

50

48

26

13

-

kHz

%

BICK: Period (BCKO1-0 bit= “00”)

(BCKO1-0 bit= “01”)

(BCKO1-0 bit= “10”)

Duty Cycle

tBCK

dBCK

-

1/16fFCK

1/32fFCK

1/64fFCK

50

-

ns

%

Audio Interface Timing

DSP Mode: (Figure 3, Figure 4)

FCK “” to BICK “” (Note 22)

FCK “” to BICK “” (Note 23)

BICK “” to SDTO (BCKP bit= “0”)

BICK “” to SDTO (BCKP bit= “1”)

SDTI Hold Time

SDTI Setup Time

tDBF

tBSD

tSDH

tSDS

0.5 x tBCK -40

-70

50

0.5 x tBCK

-

0.5 x tBCK + 40

0.5 x tBCK +40

70

-

ns

Except DSP Mode: (Figure 5)

BICK “” to FCK Edge

FCK to SDTO (MSB)

(Except I

2

S mode)

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

tBFCK

tFSD

tBSD

tSDH

tSDS

-40

-70

50

-

40

70

-

ns

Note 21. Duty Cycle = “L“幅 / クロック周期 x 100

Note 22. MSBS, BCKP bits = “00” or “11”

Note 23. MSBS, BCKP bits = “01” or “10”

Note 24. この規格値はFCKのエッジとBICKの “”が重ならないように規定しています。

[AK4633]

MS0447-J-06 2015/10

- 17 -

Parameter

Symbol

Min.

Typ.

Max.

Unit

Control Interface Timing:

CCLK Period

CCLK Pulse Width Low

Pulse Width High

CDTI Setup Time

CDTI Hold Time

CSN “H” Time

CSN “” to CCLK “”

CCLK “” to CSN “”

CCLK “” to CDTI (at Read Command)

CSN “” to CDTI (Hi-Z) (at Read Command)

tCCK

tCCKL

tCCKH

tCDS

tCDH

tCSW

tCSS

tCSH

tDCD

tCCZ

200

80

40

150

50

-

70

ns

Reset Timing

PDN Pulse Width (Note 25)

PMADC “” to SDTO valid (Note 26)

ADRST bit = “0”

ADRST bit = “1”

tPD

tPDV

150

-

1059

291

-

ns

1/fs

Note 25. AK4633はPDN pin = “L”でリセットされます。

Note 26. PMADC bitを立ち上げてからのFCKクロックの “”の回数です。

[AK4633]

MS0447-J-06 2015/10

- 18 -

■ タイミング波形

FCK

1/fCLK

MCKI

tCLKH tCLKL

VIH

VIL

1/fMCK

MCKO

tMCKOH tMCKOL

50%DVDD

1/fFCK

dFCK dFCK

50%DVDD

dMCK = tMCKOL x fMCK x 100%

Figure 2. Clock Timing (PLL/EXT Master mode) (MCKO isn’t available at EXT Master Mode)

FCK

BICK 50%DVDD

SDTO 50%DVDD

tBSD

tSDS

SDTI

VIL

tSDH

VIH

dBCK

tDBF

50%DVDD

tBCK

MSB

BICK 50%DVDD

(BCKP = "0")

(BCKP = "1")

Figure 3. Audio Interface Timing (PLL/EXT Master mode & DSP mode: MSBS bit= “0”)

[AK4633]

MS0447-J-06 2015/10

- 19 -

FCK

BICK 50%DVDD

SDTO 50%DVDD

tBSD

tSDS

SDTI

VIL

tSDH

VIH

dBCK

tDBF

50%DVDD

tBCK

MSB

BICK 50%DVDD

(BCKP = "1")

(BCKP = "0")

MSB

Figure 4. Audio Interface Timing (PLL/EXT Master mode & DSP mode: MSBS bit= “1”)

FCK

50%DVDD

BICK 50%DVDD

SDTO 50%DVDD

tBSD

tSDS

SDTI

VIL

tSDH

VIH

tBFCK

dBCK

tFSD

Figure 5. Audio Interface Timing (PLL/EXT Master mode & Except DSP mode)

[AK4633]

MS0447-J-06 2015/10

- 20 -

1/fFCK

FCK

VIH

tFCKH

VIL

tBCK

BICK

tBCKH tBCKL

VIH

VIL

tBFCK

BICK

VIH

VIL

(BCKP = "0")

(BCKP = "1")

Figure 6. Clock Timing (PLL Slave mode; PLL Reference Clock = FCK or BICK pin & DSP mode; MSBS bit= “0”)

1/fFCK

FCK

VIH

tFCKH

VIL

tBCK

BICK

tBCKH tBCKL

VIH

VIL

tBFCK

BICK

VIH

VIL

(BCKP = "1")

(BCKP = "0")

Figure 7. Clock Timing (PLL Slave mode; PLL Reference Clock = FCK or BICK pin & DSP mode; MSBS bit= “1”)

ページが読み込まれています...

AKM AK4633VN 仕様

AKM AK4633VN 仕様

関連論文

その他のドキュメント