AKM AK4954AEN 仕様

[AK4954A]

MS1542-J-00 2013/06

- 1 -

概要

AK4954A はマイクアンプ、ヘッドフォンアンプ、スピーカアンプを内蔵した低消費電力の 32bit ステレ

オ CODEC です。入力にはマイクアンプ及び ALC(Automatic Level Control) 回路を内蔵、出力にはキャ

ップレスヘッドフォンアンプ及びスピーカアンプを内蔵しており、録再機能付きポータブル機器用途に

最適です。ヘッドフォンアンプは負電源発生回路を内蔵することにより、出力の DC カットコンデンサ

が不要です。スピーカアンプは 0.9V ~ 5.5V の幅広い電源電圧動作を実現し、直接電池に接続すること

も可能です。また、パッケージは小型の QFN (4 x 4mm, 0.4mm pitch) を採用、従来 2~3 チップで構成

されたシステムと比較して実装面積を大幅に削減します。

特長

1. 録音側機能

• 2 系統の低ノイズマイクパワー内蔵

• 3 系統のセレクタ内蔵ステレオシングルエンド入力

• 低ノイズマイクアンプ内蔵 (+26dB/+20dB/+13dB/+6dB/0dB)

• Digital ALC (Automatic Level Control) 回路内蔵

(Setting Range: +36dB ~ −52.5dB, 0.375dB Step)

• ADC 特性: S/(N+D): 88dB, DR, S/N: 97dB (MIC-Amp=+20dB)

S/(N+D): 88dB, DR, S/N: 100dB (MIC-Amp=0dB)

• 2 種類の Decimation Filter

• オーバーフロー検出

• 風切り音フィルタ

• ステレオ感強調回路

• 5 段のノッチフィルタ

• Digital MIC Interface 内蔵

2. 再生側機能

• Digital ALC (Automatic Level Control) 回路内蔵

(Setting Range: +36dB ~ −52.5dB, 0.375dB Step)

• 3-band ダイナミックレンジコントロール回路

• ディジタルボリューム内蔵 (+6dB ~ −65.5dB, 0.5dB Step, Mute)

• キャップレスステレオヘッドフォンアンプ内蔵

- HP-AMP 特性: S/(N+D): 65dB@20mW, S/N: 100dB

- 定格出力: 20mW@16Ω

- 電源 ON/OFF 時クリックノイズフリー

• モノラルスピーカアンプ内蔵(ステレオライン出力切替え機能)

- SPK-AMP 特性: S/(N+D): 70dB@250mW, Output Noise Level: -97dBV

- BTL 接続

- 定格出力: 400mW@8Ω (SVDD=3.3V)

100mW@8Ω (SVDD=1.5V)

• Beep 音生成機能内蔵

3. パワーマネジメント機能

32bit Stereo CODEC with MIC/HP/SPK-AMP

AK4954A

[AK4954A]

MS1542-J-00 2013/06

- 2 -

4. マスタクロック:

(1) PLL モード

• 周波数: 11.2896MHz, 12MHz, 12.288MHz, 13.5MHz, 24MHz, 27MHz (MCKI pin)

32fs or 64fs (BICK pin)

(2) 外部クロックモード

• 周波数: 256fs, 384fs, 512fs or 1024fs (MCKI pin)

5. サンプリング周波数

• PLL Slave Mode (BICK pin): 8kHz ~ 96kHz

• PLL Master Mode: 8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz,

44.1kHz, 48kHz, 64kHz, 88.2kHz, 96kHz

• EXT Master/Slave Mode: 8kHz ~ 96kHz (256fs), 8kHz ~ 48kHz (384fs),

8kHz ~ 48kHz (512fs), 8kHz ~ 24kHz (1024fs)

6. マスタ／スレーブモード

7. オーディオインタフェースフォーマット: MSB First, 2’s complement

• ADC : 16/24/32bit 前詰め, 16/24/32bit I

2

S

• DAC : 16/24/32bit 前詰め, 16bit 後詰め, 24bit 後詰め, 16/24/32bit I

2

S

8. シリアルμP インタフェース: I

2

C Bus (Ver 1.0, 400kHz Fast-Mode)

9. Ta = −30 ∼ 85°C

10. 電源電圧:

• アナログ電源 (AVDD): 2.5 ~ 3.5V

• ディジタル電源 (DVDD): 1.6 ~ 1.98V

• ディジタル I/O 電源 (TVDD): 1.6 or (DVDD-0.2) ~ 3.5V

• スピーカ電源 (SVDD): 0.9 ~ 5.5V

11. パッケージ: 32pin QFN (4 x 4mm, 0.4mm pitch)

[AK4954A]

MS1542-J-00 2013/06

- 3 -

■ ブロック図

MIC Power

Supply

HPF1

PMMP

PMADL or PMADR

Audio

I/F

Internal

MIC

Cap-less

Headphone

Mono Speaker

or

Stereo Line-out

Control

Logic

MPWR2

LIN1/DDAT

RIN1

/DMCL

K

LIN2

RIN2

SPP/LOUT

SPN/ROUT

SVDD

VSS3

AVDD VSS1 TVDD

SDA

PDN

BICK

LRCK

SDTO

SDTI

* MCKI

PMHPL

HPL

HPR

VSS2

SCL

4-band EQ

HPF2

ALC

PMADL

SDTI

PMHPR

PMDAC

PMSL

ADC

DAC

Line In

LIN3

RIN3

PMADR

Charge Pump

VEE

MPWR1

VCOM DVDD

PMHPL or PMHPR

CN CP

External

MIC

SDTO

VCOM

PMVCM

DVL/R

SMUTE

Beep

Gen

LPF

1-band EQ

PLL

PMPFIL

PMPLL

* OVF

DRC

MRF

PMDRC

Stereo

Separation

PMBP

(OVF pin と MCKI pin は共有ピンです。)

Figure 1. ブロック図

[AK4954A]

MS1542-J-00 2013/06

- 4 -

■ オーダリングガイド

AK4954AEN −30 ∼ +85°C 32-pin QFN (0.4mm pitch)

AKD4954A AK4954A 評価用ボード

■ ピン配置

VSS2

CP

CN

A

VDD

VSS1

VCOM

MRF

RIN3

VEE

HPL

DVDD

HPR

SPP/LOUT

SPN/ROUT

LIN3

RIN2

LIN2

MPWR2

MPWR1

RIN1/DMCL

K

LIN1/DMDA

T

BICK

LRCK

MCKI/OVF

SDTO

SDTI

SD

A

SCL

AK4954

A

Top View

25

26

27

28

29

30

31

32

24

23

22

15

14

13

12

11

10

9

21

20

19

18

17

1

2

3

4

5

6

7

TVDD

16

PDN

8

SVDD

VSS3

[AK4954A]

MS1542-J-00 2013/06

- 5 -

■ AK4953A との比較

機能

AK4953A AK4954A

分解能

24bit 32bit

AVDD

2.85V ∼ 3.5V 2.5V ∼ 3.5V

DVDD

1.6V ~ 2.0V 1.6V ~ 1.98V

SVDD

0.9V ∼ 5.5V



TVDD

DVDD ∼ 3.5V 1.6V or (DVDD-0.2)V ∼ 3.5V

ADC DR, S/N

88dB @ MGAIN = +20dB

96dB @ MGAIN = 0dB

97dB @ MGAIN = +20dB

100dB @ MGAIN = 0dB

DAC(ヘッドフォン) S/N

96dB 100dB

入力レベル

typ. 2.4Vpp @ MGAIN=0dB typ. 0.8 x AVDD @ MGAIN=0dB

出力レベル(ヘッドフォン)

typ. 1.75Vpp @ DVOL=0dB typ. 0.485 x AVDD @ DVOL=0dB

マイクパワー出力電圧 typ 2.3V (2 系統出力) typ. 0.8 x AVDD (2 系統出力)

マイクパワー出力ノイズ

レベル

-108dBV (A-weighted) -120dBV (A-weighted)

MIC-Amp

0dB/+12dB/+16dB/+20dB/+23dB/

+26dB/+29dB

0dB/+6dB/+13dB/+20dB/+26dB

ADC オーバーフロー出力なしあり(MCKI pin と排他使用)

ステレオ感強調なしあり

出力ボリューム

+36dB ∼ -54dB, 0.375dB Step (

Note 1)

& +12dB ∼ -115dB, 0.5dB Step

+36dB ∼ -52.5dB, 0.375dB Step (Note 1)

& +6dB ∼ -65.5dB, 0.5dB Step

ダイナミックレンジ

コントロール回路

なしあり(再生系)

Speaker-Amp ライン出力

切替え

なしあり

Master Clock 基準

PLL Mode 周波数

11.2896MHz, 12MHz, 13.5MHz,

24MHz, 27MHz

11.2896MHz, 12MHz, 12.288MHz,

13.5MHz, 24MHz, 27MHz

シリアル μP インタフェース 3 線シリアル or I

2

C Bus

I

2

C Bus

Power Consumption

(Stereo Recording)

(Headphone Playback)

typ. 9.4mW

typ. 10.2mW

typ. 10.4mW (低消費電力モード)

typ. 6.2mW (低消費電力モード)

Package

36QFN (5 x 5mm, 0.4mm pitch) 32QFN (4 x 4mm, 0.4mm pitch)

Note 1. ALC 及びボリュームは入出力共通です。録音と再生で同時に ALC またはボリュームを使用するこ

とはできません。

[AK4954A]

MS1542-J-00 2013/06

- 6 -

ピン／機能

No. Pin Name I/O Function

1 LIN3 I Lch Analog Input 3 Pin

2 RIN2 I Rch Analog Input 2 Pin

3 LIN2 I Lch Analog Input 2 pin

4 MPWR2 O MIC Power Supply Pin for Microphone 2

5 MPWR1 O MIC Power Supply Pin for Microphone 1

RIN1 I Rch Analog Input 1 Pin (DMIC bit = “0”: default)

6

DMCLK O Digital Microphone Clock pin (DMIC bit = “1”)

LIN1 I Lch Analog Input 1 Pin (DMIC bit = “0”: default)

7

DMDAT I Digital Microphone Data Input Pin (DMIC bit = “1”)

8 PDN I

Power-down & Reset

When “L”, the AK4954A is in power-down mode and is held in reset.

The AK4954A must be always reset upon power-up.

9 SCL I Control Data Clock Pin

10 SDA I/O Control Data Input/Output Pin

11 SDTI I Audio Serial Data Input Pin

12 SDTO O Audio Serial Data Output Pin

13 LRCK I/O Input/Output Channel Clock Pin

14 BICK I/O Audio Serial Data Clock Pin

MCKI I External Master Clock Input Pin (OVFL bit = “0”: default)

15

OVF O Over Flow Flag Output Pin (OVFL bit = “1”)

16 TVDD - Digital I/O Power Supply Pin, 1.6 ~ 3.5V

17 VSS3 - Ground 3 Pin

18 SVDD - Speaker-Amp Power Supply Pin, 0.9 ~ 5.5V

SPN O Speaker-Amp Negative Output Pin (LOSEL bit = “0”: default)

19

ROUT O Rch Stereo Line Output Pin (LOSEL bit = “1”)

SPP O Speaker-Amp Positive Output Pin (LOSEL bit = “0”: default)

20

LOUT O Lch Stereo Line Output Pin (LOSEL bit = “1”)

21 DVDD - Digital Power Supply Pin, 1.6 ~ 1.98V

22 HPL O Lch Headphone-Amp Output Pin

23 HPR O Rch Headphone-Amp Output Pin

24 VEE O

Charge-Pump Circuit Negative Voltage Output Pin

This pin must be connected to VSS2 with 2.2F±50% capacitor in series.

25 VSS2 - Ground 2 Pin

26 CP O

Positive Charge-Pump Capacitor Terminal Pin

This pin must be connected to CN pin with 2.2F±50% capacitor in series.

27 CN I

Negative Charge-Pump Capacitor Terminal Pin

This pin must be connected to CP pin with 2.2F±50% capacitor in series.

27 AVDD - Analog Power Supply Pin, 2.5 ~ 3.5V

29 VSS1 - Ground 1 Pin

30 VCOM O

Common Voltage Output Pin

Bias voltage of ADC inputs and DAC outputs.

This pin must be connected to VSS1 with 2.2F±50% capacitor in series.

31 MRF O

MIC Power Supply Ripple Filter Pin

This pin must be connected to VSS1 with 2.2F±50% capacitor in series.

32 RIN3 I Rch Analog Input 3 Pin

Note 2. アナログ入力ピン (LIN1, RIN1, LIN2, RIN2, LIN3, RIN3)以外のすべての入力ピンはフローティングに

してはいけません。

[AK4954A]

MS1542-J-00 2013/06

- 7 -

■ 使用しないピンの処理について

使用しない入出力ピンは下記の設定を行い、適切に処理してください。

区分ピン名設定

Analog

MPWR1, MPWR2, MRF, SPN, SPP, HPL, HPR,

CP, CN, VEE, LIN1/DMDAT, RIN1/DMCLK,

LIN2, RIN2, LIN3, RIN3

オープン

MCKI/OVF

VSS2 に接続、かつ OVFL bit = “0”

SDTI

VSS2 に接続

Digital

SDTO

オープン

絶対最大定格

(VSS1=VSS2=VSS3=0V; Note 3)

Parameter Symbol min max Unit

Power Supplies: Analog AVDD

−0.3

6.0 V

Digital DVDD

−0.3

2.5 V

Digital I/O TVDD

−0.3

6.0 V

Speaker-Amp SVDD

−0.3

6.0 V

Input Current, Any Pin Except Supplies IIN -

±10

mA

Analog Input Voltage (Note 5) VINA

−0.3

AVDD+0.3 V

Digital Input Voltage (Note 6) VIND

−0.3

TVDD+0.3 V

Ambient Temperature (powered applied) Ta

−30

85

°C

Storage Temperature Tstg

−65

150

°C

Maximum Power Dissipation (Note 7) Pd - 900 mW

Note 3. 電圧はすべてグランドピンに対する値です。

Note 4. VSS1, VSS2, VSS3 は同じアナロググランドに接続してください。

Note 5. LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins

Note 6. PDN, SCL, SDA, SDTI, LRCK, BICK, MCKI pins

SDA, SCL のプルアップ抵抗の接続先は、(TVDD+0.3)V 以下にしてください。

Note 7. この電力値は AK4954A 内部損失分で、外部接続されるスピーカ、ヘッドフォンでの消費分は含みま

せん。AK4954A のジャンクション温度の最大許容値は 125°C で、JESD51-9(2p2s)におけるθja (Junction

to Ambient)は 42°C/W です。Pd=900mW の時、θja = 42°C/W よりジャンクション温度は 125°C を超える

ことはありませんので、AK4954A の内部損失によってデバイスが破壊されるとことはありません。

θja  42°C/W となる条件でボードを使用することを推奨します。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、一度でもこの値を

超えた場合、その後の通常の動作は保証されません。

[AK4954A]

MS1542-J-00 2013/06

- 8 -

推奨動作条件

(VSS1=VSS2=VSS3= 0V; Note 3)

Parameter Symbol min typ max Unit

Power Supplies Analog AVDD 2.5 3.3 3.5 V

(Note 8) Digital DVDD 1.6 1.8 1.98 V

Digital I/O (Note 9) TVDD

1.6 or

(DVDD-0.2)

1.8 3.5 V

SPK-Amp SVDD 0.9 3.3 5.5 V

Note 3. 電圧はすべてグランドピンに対する値です。

Note 8. AVDD, DVDD, TVDD, SVDD の電源立ち上げシーケンスを考慮する必要はありません。電源立ち上げ

時に内部回路が不定になることを避けるため PDN pin = “L”の状態で各電源を立ち上げ、全ての電源が

立ち上がった後、PDN pin = “H”にしてください。

Note 9. min 値は、1.6V または(DVDD-0.2)V のどちらか高い方の値です。

*AK4954A では、SVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, TVDD の電源を ON/OFF することがで

きます。また、TVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, SVDD の電源を ON/OFF することができ

ます。OFF 状態で電源を ON する場合は、全ての電源が立ち上がってから、PDN pin を “H”にしてくださ

い。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分

ご注意ください。

[AK4954A]

MS1542-J-00 2013/06

- 9 -

アナログ特性

(Ta=25°C; AVDD=SVDD=3.3V, TVDD=DVDD=1.8V; VSS1=VSS2=VSS3=0V; fs=44.1kHz, BICK=64fs;

Signal Frequency=1kHz; 24bit Data; Measurement Bandwidth=20Hz ∼ 20kHz; unless otherwise specified)

Parameter

min typ max Unit

MIC Amplifier: LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins

Input Resistance

70 100 140

kΩ

MGAIN2-0 bits = “000” +5 +6 +7 dB

MGAIN2-0 bits = “001”

+12

+13 +14 dB

MGAIN2-0 bits = “010”

+19

+20 +21 dB

MGAIN2-0 bits = “011”

+25

+26 +27 dB

Gain

MGAIN2-0 bits = “1xx” - 0 - dB

MIC Power Supply: MPWR1, MPWR2 pins

Output Voltage (Note 10) 2.51 2.64 2.77 V

Output Noise Level (A-weighted) - -120 - dBV

PSRR (fin = 1kHz) (Note 11) - 70 - dB

Load Resistance 1.0 - -

kΩ

Load Capacitance - - 15 pF

ADC Analog Input Characteristics: LIN1/RIN1/LIN2/RIN2/LIN3/RIN3 pins  ADC  Programmable Filter

(IVOL=0dB, EQ=ALC=OFF)  SDTO; C

ext1

= 1F, C

ext2

= 1nF (Note 12)

Resolution - - 32 Bits

(Note 14) 0.237 0.264 0.29 Vpp

Input Voltage (Note 13)

(

Note 15) 2.37 2.64 2.90 Vpp

(Note 14) 78 88 - dBFSfs=44.1kHz

BW=20kHz

(

Note 15) - 88 - dBFS

(Note 14) - 85 - dBFS

S/(N+D) (−1dBFS)

fs=96kHz

BW=40kHz

(

Note 15) - 82 - dBFS

(Note 14) 87 97 - dB

D-Range (−60dBFS, A-weighted)

(

Note 15) - 100 - dB

(Note 14) 87 97 - dB

S/N (A-weighted)

(

Note 15) - 100 - dB

(Note 14) 80 100 - dB

Interchannel Isolation

(

Note 15) - 100 - dB

(Note 14) - 0 0.8 dB

Interchannel Gain Mismatch

(

Note 15) - 0 0.5 dB

PSRR (fin = 1kHz) (Note 11, Note 14) - 40 - dB

Note 10. 出力電圧は AVDD に比例します。(typ. 0.8 x AVDD V)

Note 11. AVDD に、100mVpp の正弦波を重畳した場合

Note 12. Figure 2 測定回路にて仕様を規定しています。(C

ext2

の位置は入力 pin - VSS1 間でも構いません。)

ADC Input

C

ext2

C

ext1

Signal Input

Figure 2. ADC アナログ特性測定回路

Note 13. 入力フルスケール電圧は AVDD に比例します。

typ. 0.8 x AVDD Vpp (0dB), typ. 0.08 x AVDD Vpp (+20dB)

Note 14. MGAIN2-0 bits = “010” (+20dB)

Note 15. MGAIN2-0 bits = “1xx” (0dB)

[AK4954A]

MS1542-J-00 2013/06

- 10 -

Parameter

min typ max Unit

DAC Characteristics:

Resolution - - 32 Bits

Headphone-Amp Characteristics: DAC  HPL, HPR pins, ALC=OFF, IVOL=DVOL= 0dB, R

L

=16Ω

Output Voltage (Note 16) 1.44 1.60 1.76 Vpp

fs=44.1kHz,

BW=20kHz

55 65 - dB

(R

L

=16Ω)

fs=96kHz, BW=40kHz - 65 - dB

S/(N+D)

(R

L

=10kΩ)

fs=44.1kHz,

BW=20kHz

- 80 - dB

S/N (A-weighted) 90 100 - dB

Interchannel Isolation 65 80 - dB

Interchannel Gain Mismatch - 0 0.8 dB

Output Offset Voltage - 1 0 + 1 mV

PSRR (fin = 1kHz) (Note 17) - 40 - dB

Load Resistance 16 - -

Ω

Load Capacitance - - 300 pF

Speaker-Amp Characteristics: DAC  SPP/SPN pins, ALC=OFF, IVOL=DVOL= 0dB, R

L

=8Ω, BTL

Output Voltage

SLG1-0 bits = “00”, −0.5dBFS (Po=150mW)

- 3.18 - Vpp

SLG1-0 bits = “01”, −0.5dBFS (Po=250mW)

3.20 4.00 4.80 Vpp

SLG1-0 bits = “10”, −0.5dBFS (Po=400mW)

- 1.79 - Vrms

SLG1-0 bits = “00”, −1.5dBFS (Po=100mW)

(

Note 18)

- 0.9 - Vrms

S/(N+D)

SLG1-0 bits = “00”, −0.5dBFS (Po=150mW)

- 70 - dB

SLG1-0 bits = “01”, −0.5dBFS (Po=250mW)

40 70 - dB

SLG1-0 bits = “10”, −0.5dBFS (Po=400mW)

- 20 - dB

SLG1-0 bits = “00”, −1.5dBFS (Po=100mW)

(

Note 18)

- 20 - dB

Output Noise Level

(A-weighted, SLG1-0 bits = “01”)

- -97 -87 dBV

Output Offset Voltage -30 0 +30 mV

PSRR (fin = 1kHz) (Note 19) - 50 - dB

Load Resistance 6.8 8 -

Ω

Load Capacitance - - 30 pF

Stereo Line Output Characteristics: DAC  LOUT, ROUT pins, ALC=OFF, IVOL=DVOL=SLG= 0dB,

R

L

=10kΩ

Output Voltage (Note 20) - 2.24 - Vpp

S/(N+D) 74 84 - dB

S/N (A-weighted) 84 94 - dB

Interchannel Isolation - 90 - dB

Interchannel Gain Mismatch - 0 0.8 dB

Load Resistance 10 - -

kΩ

Load Capacitance - - 30 pF

Note 16. 出力フルスケール電圧は AVDD に比例します。(typ. 0.485 x AVDD Vpp)

Note 17. AVDD または DVDD に、100mVpp の正弦波を重畳した場合。

Note 18. SVDD=1.5V 時。

Note 19. AVDD または SVDD に、100mVpp の正弦波を重畳した場合。

Note 20. 出力フルスケール電圧は AVDD に比例します。(typ. 0.68 x AVDD Vpp)

[AK4954A]

MS1542-J-00 2013/06

- 11 -

Parameter

min typ max Unit

Beep Output Characteristics: BEEP Generator  HPL, HPR pins, SPP/SPN pins, LOUT, ROUT pins

Output Voltage (BPLVL = 0dB)

HPL, HPR pins (R

L

=16Ω)

- 1.5 - Vpp

SPP/SPN pins (R

L

=8Ω, BTL, SLG = +4.26dB)

- 2.8 - Vpp

LOUT, ROUT pins (R

L

=10kΩ, SLG = 0dB)

- 1.4 - Vpp

Gain

Gain Setting -60 - 0 dB

Step Width - 3 - dB

Power Supplies:

Power Up (PDN pin = “H”)

MIC + ADC + DAC + Headphone out

AVDD+DVDD+TVDD (

Note 21) - 9.2 13.8 mA

AVDD+DVDD+TVDD (

Note 22) - 8.2 - mA

SVDD (No Load) - 8 12 A

MIC + ADC + DAC + Speaker out

AVDD+DVDD+TVDD (

Note 23) - 8.2 12.3 mA

AVDD+DVDD+TVDD (

Note 24) - 7.2 - mA

SVDD (No Load) - 0.8 1.2 mA

Power Down (PDN pin = “L”) (Note 25)

AVDD+DVDD+TVDD+SVDD - 0 10 A

SVDD (

Note 26) - 0 10 A

Note 21. PLL Master Mode (MCKI=12MHz)で、PMADL = PMADR = PMDAC =PMPFIL = PMHPL = PMHPR =

PMVCM = PMPLL = PMBP = PMMP = M/S bits = “1”、LPMIC = LPDA bits = “0”の場合です。このとき、

MPWR1 (MPWR2) pin の出力電流は 0mA です。AVDD= 7.3mA (typ), DVDD= 1.6mA (typ), TVDD= 0.3mA

(typ).

Note 22. EXT Slave Mode (PMPLL=M/S bits =“0”)、PMADL = PMADR = PMDAC = PMHPL = PMHPR = PMVCM

= PMBP = PMMP bits = “1”, PMPFIL = LPMIC = LPDA bits = “0”の場合。このとき、MPWR1 (MPWR2) pin

の出力電流は 0mA です。AVDD= 6.5mA (typ), DVDD= 1.6mA (typ), TVDD= 0.1mA (typ).

Note 23. PLL Master Mode (MCKI=12MHz)で、PMADL = PMADR = PMDAC =PMPFIL = PMSL = PMVCM =

PMPLL = PMBP = PMMP = M/S bits = “1”、LPMIC = LPDA bits = “0”の場合です。このとき、MPWR1

(MPWR2) pin の出力電流は 0mA です。AVDD= 6.5mA (typ), DVDD= 1.4mA (typ), TVDD= 0.3mA (typ).

Note 24. EXT Slave Mode (PMPLL=M/S bits =“0”)、PMADL = PMADR = PMDAC = PMSL = PMVCM = PMBP =

PMMP bits = “1”, PMPFIL = LPMIC = LPDA bits = “0”の場合。このとき、MPWR1 (MPWR2) pin の出力

電流は 0mA です。AVDD= 5.7mA (typ), DVDD= 1.4mA (typ), TVDD= 0.1mA (typ).

Note 25. 全てのディジタル入力ピンを TVDD または VSS2 に固定した時の値です。

Note 26. AVDD, DVDD, TVDD が OFF の場合。

[AK4954A]

MS1542-J-00 2013/06

- 12 -

■ モード別の消費電力

条件: Ta=25°C; AVDD= SVDD=3.3V, TVDD=DVDD=1.8V; VSS1=VSS2=VSS3= 0V; fs=44.1kHz,

LPF, HPF, Stereo Separation, 5-band Equalizer, ALC, DRC=OFF (PMPFIL = PMDRC bits = “0”),

External Slave Mode, BICK=64fs; LIN1/RIN1 input = 無入力; SDTI input= 無入力;

Headphone & Speaker & Line output = 無負荷

Power Management Bit

Mode

PMVCM

PMSL

PMDAC

PMADL

PMADR

PMHPL

PMHPR

AVDD

[mA]

DVDD

[mA]

TVDD

[mA]

SVDD

[mA]

Total Power

[mW]

All Power-down 0 0 0 0 0 0 0 0 0 0 0 0

LIN1/RIN1  ADC (Note 27) 1 0 0 1 1 0 0 2.70

0.76 0.03

0.01 10.4

LIN1(Mono)ADC (Note 27) 1 0 0 1 0 0 0

1.54 0.63 0.03

0.01 6.3

DAC  HP (Note 28) 1 0 1 0 0 1 1

1.49 0.69

0.01 0.01 6.2

DAC  SPK

(LOSEL bit = “0”)

1 1 1 0 0 0 0

1.44 0.67

0.01 0.76 8.5

LIN1/RIN1  ADC (Note 27)

& DAC  HP (

Note 28)

1 0 1 1 1 1 1

4.07 1.60 0.03

0.01 16.4

LIN1/RIN1  ADC (Note 27)

& DAC  SPK

(LOSEL bit = “0”)

1 1 1 1 1 0 0

4.03 1.54 0.03

0.76 18.6

Note 27. 低消費電力モード時(LPMIC bit = “1”)。

Note 28. 低消費電力モード時(LPDA bit = “1”)。

Table 1. Power Consumption for Each Operation Mode (typ)

[AK4954A]

MS1542-J-00 2013/06

- 13 -

ADC シャープロールオフ・フィルタ特性 (fs=44.1kHz)

(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V;

SDAD bit = “0”)

Parameter Symbol min typ max Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 29)

+0.08dB ~ −0.23dB

PB 0 - 18.8 kHz

−0.74dB

- 19.4 - kHz

−1.41dB

- 19.9 - kHz

−8.0dB

- 22.1 - kHz

Stopband (Note 29) SB 26.1 - - kHz

Passband Ripple PR - -

±0.16

dB

Stopband Attenuation SA 62 - - dB

Group Delay (Note 30) GD - 10.7 - 1/fs

Group Delay Distortion

ΔGD

- 0 - s

ADC Digital Filter (HPF): HPFC1-0 bits = “00”

Frequency Response

−3.0dB

FR - 3.4 - Hz

(Note 29)

−0.5dB

- 10 - Hz

−0.1dB

- 22 - Hz

ADC シャープロールオフ・フィルタ特性 (fs=96kHz)

(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V;

SDAD bit = “0”)

Parameter Symbol min Typ max Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 29)

+0.08dB ~ −0.23dB

PB 0 - 40.9 kHz

−0.74dB

- 42.2 - kHz

−1.41dB

- 43.3 - kHz

−8.0dB

- 48.0 - kHz

Stopband (Note 29) SB 56.8 - - kHz

Passband Ripple PR - -

±0.16

dB

Stopband Attenuation SA 62 - - dB

Group Delay (Note 30) GD - 10.7 - 1/fs

Group Delay Distortion

ΔGD

- 0 - s

ADC Digital Filter (HPF): HPFC1-0 bits = “00”

Frequency Response

−3.0dB

FR - 7.4 - Hz

(Note 29)

−0.5dB

- 21.8 - Hz

−0.1dB

- 47.9 - Hz

Note 29. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。

Note 30. ディジタルフィルタによる遅延演算で、アナログ信号が入力されてから両チャネルの 32 ビットデー

タが出力レジスタにセットされるまでの時間です。プログラマブルフィルタ (1 次 HPF + 4-band

Equalizer + ALC + Equalizer) を通過するパスを選択した場合の Group Delay は IIR フィルタによる位

相変化が無い場合で上記記載の値に対して、4/fs 増加します。

[AK4954A]

MS1542-J-00 2013/06

- 14 -

ADC ショートディレイ・シャープロールオフ・フィルタ特性 (fs=44.1kHz)

(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V;

SDAD bit = “1”)

Parameter Symbol min typ max Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 31)

+0.08dB ~ −0.23dB

PB 0 - 18.8 kHz

−0.74dB

- 19.4 - kHz

−1.41dB

- 19.9 - kHz

−8.0dB

- 22.1 - kHz

Stopband (Note 31) SB 26.1 - - kHz

Passband Ripple PR - - ±0.16 dB

Stopband Attenuation SA 61 - - dB

Group Delay (Note 32) GD - 4.3 - 1/fs

Group Delay Distortion

ΔGD

- - ±1.8 1/fs

ADC Digital Filter (HPF): HPFC1-0 bits = “00”

Frequency Response

−3.0dB

FR - 3.4 - Hz

(Note 31)

−0.5dB

- 10 - Hz

−0.1dB

- 22 - Hz

ADC ショートディレイ・シャープロールオフ・フィルタ特性 (fs=96kHz)

(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V;

SDAD bit = “1”)

Parameter Symbol min typ max Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 31)

+0.08dB ~ −0.23dB

PB 0 - 40.9 kHz

−0.74dB

- 42.2 - kHz

−1.41dB

- 43.3 - kHz

−8.0dB

- 48.0 - kHz

Stopband (Note 31) SB 56.8 - - kHz

Passband Ripple PR - - ±0.16 dB

Stopband Attenuation SA 61 - - dB

Group Delay (Note 32) GD - 4.3 - 1/fs

Group Delay Distortion

ΔGD

- - ±1.3 1/fs

ADC Digital Filter (HPF): HPFC1-0 bits = “00”

Frequency Response

−3.0dB

FR - 7.4 - Hz

(Note 31)

−0.5dB

- 21.8 - Hz

−0.1dB

- 47.9 - Hz

Note 31. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。

Note 32. ディジタルフィルタによる遅延演算で、アナログ信号が入力されてから両チャネルの 32 ビットデー

タが出力レジスタにセットされるまでの時間です。プログラマブルフィルタ (1 次 HPF + 4-band

Equalizer + ALC + Equalizer) を通過するパスを選択した場合の Group Delay は IIR フィルタによる位

相変化が無い場合で上記記載の値に対して、4/fs 増加します。

[AK4954A]

MS1542-J-00 2013/06

- 15 -

DAC フィルタ特性 (fs=44.1kHz)

(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V)

Parameter Symbol min typ max Unit

DAC Digital Filter (LPF):

Passband (Note 33)

±0.05dB

PB 0 - 20.0 kHz

−6.0dB

- 22.05 - kHz

Stopband (Note 33) SB 24.1 - - kHz

Passband Ripple PR - - ±0.05 dB

Stopband Attenuation SA 54 - - dB

Group Delay (Note 34) GD - 22 - 1/fs

DAC Digital Filter (LPF) + SCF:

Frequency Response: 0 ∼ 20.0kHz (Note 33)

FR - ±1.0 - dB

DAC フィルタ特性 (fs=96kHz)

(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V)

Parameter Symbol min typ max Unit

DAC Digital Filter (LPF):

Passband (Note 33)

±0.05dB

PB 0 - 43.5 kHz

−6.0dB

- 48.0 - kHz

Stopband (Note 33) SB 52.5 - - kHz

Passband Ripple PR - - ±0.05 dB

Stopband Attenuation SA 54 - - dB

Group Delay (Note 34) GD - 22 - 1/fs

DAC Digital Filter (LPF) + SCF:

Frequency Response: 0 ∼ 40.0kHz (Note 33)

FR - ±1.0 - dB

Note 33. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。

Note 34. ディジタルフィルタによる遅延演算で、32 ビットデータが入力レジスタにセットされてからアナロ

グ信号が出力されるまでの時間です。プログラマブルフィルタ (1 次 HPF + 4-band Equalizer + ALC +

Equalizer) を通過するパスを選択した場合の Group Delay は IIR フィルタによる位相変化が無い場合

で上記記載の値に対して、7/fs 増加します。

[AK4954A]

MS1542-J-00 2013/06

- 16 -

DC 特性

(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V)

Parameter Symbol min typ max Unit

Audio Interface & Serial µP Interface (SDA, SCL, PDN, BICK, LRCK, SDTI, MCKI pins )

High-Level Input Voltage (TVDD  2.2V)

(TVDD < 2.2V)

Low-Level Input Voltage (TVDD  2.2V)

(TVDD < 2.2V)

VIH

VIL

70%TVDD

80%TVDD

-

30%TVDD

20%TVDD

V

Audio Interface & Serial µP Interface (SDA, BICK, LRCK, SDTO, OVF pins Output)

High-Level Output Voltage (Iout = −80A)

Low-Level Output Voltage

(Except SDA pin : Iout = 80A)

(SDA pin, 2.0V  TVDD  3.5V: Iout = 3mA)

(SDA pin, 1.6V  TVDD < 2.0V: Iout = 3mA)

VOH

VOL1

VOL2

TVDD−0.2

-

0.2

0.4

20%TVDD

V

Input Leakage Current Iin - -

±10

A

Digital MIC Interface (DMDAT pin Input ; DMIC bit = “1”)

High-Level Input Voltage

Low-Level Input Voltage

VIH3

VIL3

65%AVDD

-

35%AVDD

V

Sink Current (Vin = AVDD) Isink - - 150 A

Source Current (Vin = 0V) Isource -20 - - A

Digital MIC Interface (DMCLK pin Output ; DMIC bit = “1”)

High-Level Output Voltage (Iout=−80A)

Low-Level Output Voltage (Iout= 80A)

VOH3

VOL3

AVDD-0.4

-

0.4

V

Input Leakage Current Iin - -

±10

A

[AK4954A]

MS1542-J-00 2013/06

- 17 -

スイッチング特性

(Ta = -30 ~ 85°C; AVDD=2.5 ~ 3.5V, DVDD =1.6 ∼ 1.98V, TVDD=(DVDD-0.2) ~ 3.5V, SVDD=0.9 ∼ 5.5V; C

L

=20pF)

Parameter Symbol min typ max Unit

PLL Master Mode (PLL Reference Clock = MCKI pin)

MCKI Input Timing

Frequency fCLK 11.2896 - 27 MHz

Pulse Width Low tCLKL 0.4/fCLK - - ns

Pulse Width High tCLKH 0.4/fCLK - - ns

LRCK Output Timing

Frequency fs 8 - 96 kHz

Duty Cycle Duty - 50 - %

BICK Output Timing

Period BCKO bit = “0” tBCK - 1/(32fs) - ns

BCKO bit = “1” tBCK - 1/(64fs) - ns

Duty Cycle dBCK - 50 - %

PLL Slave Mode (PLL Reference Clock = BICK pin)

LRCK Input Timing

Frequency fs 8 - 96 kHz

Duty Duty 45 - 55 %

BICK Input Timing

Period PLL2-0 bits = “000” tBCK - 1/(32fs) - ns

PLL2-0 bits = “001” tBCK - 1/(64fs) - ns

Pulse Width Low tBCKL 0.4 x tBCK - - ns

Pulse Width High tBCKH 0.4 x tBCK - - ns

[AK4954A]

MS1542-J-00 2013/06

- 18 -

Parameter Symbol min typ max Unit

External Slave Mode

MCKI Input Timing

Frequency 256fs fCLK 2.048 - 24.576 MHz

384fs fCLK 3.072 - 18.432 MHz

512fs fCLK 4.096 - 24.576 MHz

1024fs fCLK 8.192 - 12.288 MHz

Pulse Width Low tCLKL 0.4/fCLK - - ns

Pulse Width High tCLKH 0.4/fCLK - - ns

LRCK Input Timing

Frequency 256fs fs 8 - 96 kHz

384fs fs 8 - 48 kHz

512fs fs 8 - 48 kHz

1024fs fs 8 - 12 kHz

Duty Duty 45 - 55 %

BICK Input Timing

Period tBCK 156.25 - - ns

Pulse Width Low tBCKL 65 - - ns

Pulse Width High tBCKH 65 - - ns

External Master Mode

MCKI Input Timing

Frequency 256fs fCLK 2.048 - 24.576 MHz

384fs fCLK 3.072 - 18.432 MHz

512fs fCLK 4.096 - 24.576 MHz

1024fs fCLK 8.192 - 12.288 MHz

Pulse Width Low tCLKL 0.4/fCLK - - ns

Pulse Width High tCLKH 0.4/fCLK - - ns

LRCK Output Timing

Frequency fs 8 - 96 kHz

Duty Cycle Duty - 50 - %

BICK Output Timing

Period BCKO bit = “0” tBCK - 1/(32fs) - ns

BCKO bit = “1” tBCK - 1/(64fs) - ns

Duty Cycle dBCK - 50 - %

[AK4954A]

MS1542-J-00 2013/06

- 19 -

Parameter Symbol min typ max Units

Audio Interface Timing

Master Mode

BICK “↓” to LRCK Edge (

Note 35)

tMBLR

−20

- 20 ns

LRCK Edge to SDTO (MSB)

(Except I

2

S mode)

tLRD

−35

-

35

ns

BICK “↓” to SDTO

tBSD

−35

- 35 ns

SDTI Hold Time tSDH 25 - - ns

SDTI Setup Time tSDS 20 - - ns

Slave Mode

LRCK Edge to BICK “↑” (

Note 35)

tLRB 25 - - ns

BICK “↑” to LRCK Edge (

Note 35)

tBLR 25 - - ns

LRCK Edge to SDTO (MSB)

(Except I

2

S mode)

tLRD

-

45

ns

BICK “↓” to SDTO

tBSD - - 45 ns

SDTI Hold Time tSDH 25 - - ns

SDTI Setup Time tSDS 20 - - ns

Control Interface Timing (I

2

C Bus Mode): (Note 36)

SCL Clock Frequency fSCL - - 400 kHz

Bus Free Time Between Transmissions tBUF 1.3 - - s

Start Condition Hold Time (prior to first clock pulse) tHD:STA 0.6 - - s

Clock Low Time tLOW 1.3 - - s

Clock High Time tHIGH 0.6 - - s

Setup Time for Repeated Start Condition tSU:STA 0.6 - - s

SDA Hold Time from SCL Falling (Note 37) tHD:DAT 0 - - s

SDA Setup Time from SCL Rising tSU:DAT 0.1 - - s

Rise Time of Both SDA and SCL Lines tR - - 0.3 s

Fall Time of Both SDA and SCL Lines tF - - 0.3 s

Setup Time for Stop Condition tSU:STO 0.6 - - s

Capacitive Load on Bus Cb - - 400 pF

Pulse Width of Spike Noise Suppressed by Input Filter tSP 0 - 50 ns

Note 35. この規格値は LRCK のエッジと BICK の “↑”が重ならないように規定しています。

Note 36. I

2

C-bus は NXP B.V.の商標です。

Note 37.データは最低 300ns (SCL の立ち下がり時間)の間保持されなければなりません。

[AK4954A]

MS1542-J-00 2013/06

- 20 -

Parameter Symbol min typ max Unit

Digital Audio Interface Timing; fs = 8kHz ~ 48kHz, C

L

=100pF

DMCLK Output Timing

Period tSCK - 1/(64fs) - ns

Rising Time tSRise - - 10 ns

Falling Time tSFall - - 10 ns

Duty Cycle dSCK 40 50 60 %

Audio Interface Timing

DMDAT Setup Time tSDS 50 - - ns

DMDAT Hold Time tSDH 0 - - ns

Power-down & Reset Timing

PDN Accept Pulse Width (

Note 38) tAPD 1 - - s

PDN Reject Pulse Width (

Note 38) tRPD - - 50 ns

PMADL or PMADR “↑” to SDTO valid

(

Note 39)

ADRST1-0 bits = “00”

tPDV - 2115 - 1/fs

ADRST1-0 bits = “01”

tPDV - 4227 - 1/fs

ADRST1-0 bits = “10”

tPDV - 267 - 1/fs

ADRST1-0 bits = “11”

tPDV - 1059 - 1/fs

PMDML or PMDMR “↑” to SDTO valid

(

Note 40)

ADRST1-0 bits = “00”

tPDV - 2115 - 1/fs

ADRST1-0 bits = “01”

tPDV - 4227 - 1/fs

ADRST1-0 bits = “10”

tPDV - 267 - 1/fs

ADRST1-0 bits = “11”

tPDV - 1059 - 1/fs

Note 38. AK4954A は電源投入時に PDN pin を “L”でリセットされます。1μs 以上の PDN pin = “L”パルスでリ

セットがかかります。50ns 以下の PDN pin= “L”パルスではリセットはかかりません。

Note 39. PMADL bit または PMADR bit を立ち上げてからの LRCK クロックの “↑”の回数です。

Note 40. PMDML bit または PMDMR bit を立ち上げてからの LRCK クロックの “↑”の回数です。

■ タイミング波形

LRCK

1/fCLK

MCKI

tCLKH tCLKL

VIH

VIL

1/fs

tLRCKH tLRCKL

50%TVDD

Duty = tLRCKH x fs x 100

tLRCKL x fs x 100

Figure 3. Clock Timing (PLL/EXT Master mode)

ページを読み込んでいます...

AKM AK4954AEN 仕様

関連論文

その他の書類