AKM AK4951AEN 仕様

[AK4951A]

016001936-J-00 2016/03

- 1 -

1. 概要

AK4951A はマイクアンプ、ヘッドフォンアンプ、スピーカアンプを内蔵した低消費電力の 24bit ステレ

オ CODEC です。

サンプリング周波数は、8kHz から 48kHz まで対応し、Narrowband, Wideband, Super Wideband の音

声信号処理からオーディオ帯域の信号処理まで、幅広く対応します。

入力にはマイクアンプ、独自アルゴリズムの自動風切り音フィルタ及び高性能 Digital ALC(Automatic

Level Control) 回路を内蔵し、屋内／屋外を問わず高音質での録音が実現できます。さらに、出力には

負電源発生回路を内蔵し DC カットコンデンサが不要なキャップレスヘッドフォンアンプ及び 1W 出力

が可能なスピーカアンプを内蔵しており、録再機能付きのポータブル機器だけでなく、様々な機器用途

に最適です。

パッケージは小型の QFN(4 x 4mm, 0.4mm pitch)を採用、従来 2~3 チップで構成されたシステムと比較

して実装面積を大幅に削減します。

アプリケーション:

 IP Camera

 Digital Camera

 IC Recorder

 Tablet

 Wireless Headphone

 Headset

2. 特長

1. 録音側機能

 シングルエンド入力: 3 ステレオのセレクタ内蔵

 マイク用ゲインアンプ内蔵: +30dB ~ 0dB, 3dB Step

 マイクパワー内蔵: 出力電圧: 2.0V or 2.4V

Noise Level: -108dBV

 Digital ALC (Automatic Level Control) 回路内蔵

(Setting Range: +36dB ~ 52.5dB, 0.375dB Step, Mute)

 ADC 特性: S/(N+D): 83dB, DR, S/N: 88dB (MIC-Amp=+18dB)

S/(N+D): 85dB, DR, S/N: 96dB (MIC-Amp=0dB)

 マイク感度補正機能内蔵

 自動風切り音フィルタ回路内蔵:

音声ピーク検出モード切り替え機能

 5 段のノッチフィルタ: 動作中ゲイン切替え対応

 ステレオ感強調回路

 Digital MIC Interface 内蔵

24bit Stereo CODEC with MIC/HP/SPK-AMP

AK4951A

[AK4951A]

016001936-J-00 2016/03

- 2 -

2. 再生側機能

 Digital ALC (Automatic Level Control) 回路内蔵

(Setting Range: +36dB ~ 52.5dB, 0.375dB Step, Mute)

 Sidetone ミキシング & ボリューム内蔵 (0dB ~ 18dB, 6dB Step)

 ディジタルボリューム内蔵: +12dB ~ 89.5dB, 0.5dB Step, Mute

 キャップレスステレオヘッドフォンアンプ内蔵

- HP-AMP 特性: S/(N+D): 75dB@20mW, S/N: 97dB

- 定格出力: 20mW@16

- 電源 ON/OFF 時クリックノイズフリー

 モノラルスピーカアンプ内蔵 (ステレオライン出力切り替え機能)

- SPK-AMP 特性: S/(N+D): 75dB@250mW, S/N: 99dB

- BTL 接続

- 定格出力: 400mW@8 (SVDD=3.3V), 1W@8 (SVDD=5V)

 アナログミキシング: BEEP 入力

3. パワーマネジメント機能

4. マスタクロック

(1) PLL モード

 周波数: 11.2896MHz, 12MHz, 12.288MHz, 13.5MHz, 16MHz, 24MHz, 27MHz

(MCKI pin), 32fs or 64fs (BICK pin)

(2) 外部クロックモード

 周波数: 256fs, 384fs, 512fs or 1024fs (MCKI pin)

5. サンプリング周波数

 PLL Master Mode:

8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz

 PLL Slave Mode (BICK pin): 8kHz ~ 48kHz

 EXT Master/Slave Mode:

8kHz ~ 48kHz (256fs, 384fs, 512fs), 8kHz ~ 24kHz (1024fs)

6. マスタ／スレーブモード

7. オーディオインタフェースフォーマット: MSB First, 2’s complement

 ADC: 16/24bit 前詰め, 16/24bit I

2

S

 DAC: 16/24bit 前詰め, 16bit 後詰め, 24bit 後詰め, 16/24bit I

2

S

8. シリアル μP インタフェース: I

2

C Bus (Ver 1.0, 400kHz Fast-Mode)

9. 動作周囲温度範囲: Ta = 40  85C

10. 電源電圧

 アナログ電源 (AVDD): 2.8 ~ 3.5V

 スピーカ電源 (SVDD): 1.8 ~ 5.5V

 ディジタル、ヘッドフォン電源 (DVDD): 1.6 ~ 1.98V

 ディジタル I/O 電源 (TVDD): 1.6 or (DVDD-0.2) ~ 3.5V

11. パッケージ: 32-pin QFN (4 x 4mm, 0.4mm pitch)

[AK4951A]

016001936-J-00 2016/03

- 3 -

3. 目次

1. 概要 .................................................................................................................................................. 1

2. 特長 .................................................................................................................................................. 1

3. 目次 .................................................................................................................................................. 3

4. ブロック図と機能説明 ........................................................................................................................ 5

■ ブロック図 ......................................................................................................................................... 5

■ AK4951 との比較 .............................................................................................................................. 6

5. ピン配置と機能説明 ............................................................................................................................ 7

■ ピン配置 ............................................................................................................................................ 7

■ ピン機能 ............................................................................................................................................ 8

■ 使用しないピンの処理について ........................................................................................................ 9

6. 絶対最大定格 ....................................................................................................................................... 9

7. 推奨動作条件 ..................................................................................................................................... 10

8. 電気的特性 .......................................................................................................................................... 11

■ アナログ特性 .................................................................................................................................... 11

■ モード別の消費電力 ........................................................................................................................ 14

■ フィルタ特性 ................................................................................................................................... 15

■ DC 特性 ........................................................................................................................................... 16

■ スイッチング特性 ............................................................................................................................ 17

■ タイミング波形 ............................................................................................................................... 20

9. 機能説明 ............................................................................................................................................ 24

■ システムクロック ............................................................................................................................ 24

■ マスタモードとスレーブモードの切り替え .................................................................................... 24

■ PLL モード ....................................................................................................................................... 25

■ PLL のアンロックについて ............................................................................................................. 28

■ PLL Master Mode (PMPLL bit = “1”, M/S bit = “1”) .......................................................................... 29

■ PLL Slave Mode (PMPLL bit = “1”, M/S bit = “0”) ............................................................................ 29

■ EXT Slave Mode (PMPLL bit = “0”, M/S bit = “0”) ........................................................................... 30

■ EXT Master Mode (PMPLL bit = “0”, M/S bit = “1”) ......................................................................... 31

■ システムリセット ............................................................................................................................ 32

■ オーディオインタフェースフォーマット ....................................................................................... 34

■ ADC モノラル／ステレオ切り替え ................................................................................................. 36

■ マイク／ライン入力セレクタ.......................................................................................................... 36

■ マイク用ゲインアンプ .................................................................................................................... 37

■ マイクパワー ................................................................................................................................... 37

■ ディジタルマイク ............................................................................................................................ 38

■ ディジタルブロック ........................................................................................................................ 40

■ ディジタル HPF1 ............................................................................................................................ 42

■ マイク感度補正機能 ........................................................................................................................ 42

■ 自動風切音フィルタ ........................................................................................................................ 43

■ Digital Programmable Filter 回路 .................................................................................................... 44

■ ALC 動作 .......................................................................................................................................... 50

■ 入力ディジタルボリューム (マニュアルモード時) ........................................................................ 56

■ Sidetone 用ディジタルボリューム.................................................................................................. 57

■ DAC 入力信号切り替え ................................................................................................................... 57

■ DAC モノラル／ステレオ切り替え ................................................................................................. 57

■ 出力ディジタルボリューム ............................................................................................................. 57

■ ソフトミュート ............................................................................................................................... 58

■ BEEP 入力 ....................................................................................................................................... 59

■ チャージポンプ回路 ........................................................................................................................ 61

[AK4951A]

016001936-J-00 2016/03

- 4 -

■ ヘッドフォンアンプ (HPL/HPR pins) ............................................................................................ 61

■ スピーカアンプ (SPP/SPN pins, LOSEL bit = “0”)......................................................................... 62

■ サーマルシャットダウン機能.......................................................................................................... 63

■ ステレオライン出力 (LOUT, ROUT pins, LOSEL bit = “1”) ........................................................... 64

■ レギュレータブロック .................................................................................................................... 66

■ シリアルコントロールインタフェース ........................................................................................... 67

■ レジスタマップ ............................................................................................................................... 71

■ 詳細説明 .......................................................................................................................................... 73

10. 外部接続回路例 .............................................................................................................................. 88

11. コントロールシーケンス ............................................................................................................... 91

■ クロックの設定 ............................................................................................................................... 91

■ マイク入力録音 (ステレオ) ............................................................................................................. 94

■ ディジタルマイク入力 (ステレオ) .................................................................................................. 95

■ ヘッドフォン出力 ............................................................................................................................ 96

■ ヘッドフォンからの BEEP 信号出力 .............................................................................................. 97

■ スピーカ出力 ................................................................................................................................... 99

■ スピーカからの BEEP 信号出力 ................................................................................................... 100

■ クロックの停止 ............................................................................................................................. 101

■ パワーダウン ................................................................................................................................. 102

12. パッケージ ................................................................................................................................... 103

■ 外形寸法図 ..................................................................................................................................... 103

■ 材質・メッキ仕様 .......................................................................................................................... 103

■ マーキング ..................................................................................................................................... 103

13. オーダリングガイド ..................................................................................................................... 104

14. 改訂履歴 ....................................................................................................................................... 104

重要な注意事項 ...................................................................................................................................... 105

[AK4951A]

016001936-J-00 2016/03

- 5 -

4. ブロック図と機能説明

■ ブロック図

TVDD

BICK

LRCK

SDTO

SDTI

VSS2

PMPFIL

Control

Register

SCL

SDA

MIC Power

Supply

MIC-Amp

+30~0dB

HPF

PMADL

PMADR

PMMP

PMADL or PMADR

Internal

MIC

External

MIC

MPWR1

LIN1

RIN1

LIN2

RIN2

AVDD

PDN

Audio

I/F

VSS1

DVDD

PMBP

BEEP

PMDAC

Mono/

Stereo

DVOL

SMUTE

LPF

HPF2

MIC Sensitivity

Correction

4-band EQ

ALC

Stereo Emphasis

1 Band EQ

Auto HPF

Cap-less

Headphone

HPL

HPR

Charge Pump

VEE

PMHPL or PMHPR

CN

CP

VSS3

PMHPL

PMHPR

PMSL

Mono

Speaker

SPP/LOUT

SPN/ROUT

AVDD

VCOM

PLL

MCKI

PMPLL

RIN3/ BEEP

AVDD

REGFIL

LDO

2.3V

MIC-Power,

Charge-pump

Digital Core,

Headphone-Amp

Analog Block

SVDD

MPWR2

LIN3

Line Input

Oscillator

PMOSC

PFVOL

ADC

DAC

Figure 1. ブロック図

[AK4951A]

016001936-J-00 2016/03

- 6 -

■ AK4951との比較

1. 機能

Function

AK4951

AK4951A

PLL Mode

(MCKI Frequency)

11.2896MHz, 12MHz, 12.288MHz,

13.5MHz, 24MHz, 27MHz

11.2896MHz, 12MHz, 12.288MHz,

13.5MHz, 16MHz, 24MHz, 27MHz

Automatic Wind Noise

Reduction Filter

Voice peak detection mode:

Auto

Voice peak detection mode:

Selectable

2. レジスタ設定

1) PLL 基準クロック設定

PLL モード設定に、Mode 0 を追加。

Mode

PLL3

bit

PLL2

bit

PLL1

bit

PLL0

bit

PLL Reference

Clock Input Pin

Input

Frequency

PLL Lock Time

(max)

0

MCKI pin

16MHz

5ms

2

0

1

0

BICK pin

32fs

2ms

3

0

1

BICK pin

64fs

2ms

4

0

1

0

MCKI pin

11.2896MHz

5ms

5

0

1

0

1

MCKI pin

12.288MHz

5ms

6

0

1

0

MCKI pin

12MHz

5ms

7

0

1

MCKI pin

24MHz

5ms

12

1

0

MCKI pin

13.5MHz

5ms

13

1

0

1

MCKI pin

27MHz

5ms

Others

N/A

2) 自動風切り音フィルタ設定

VODETN bit を追加。

Addr

Register Name

D7

D6

D5

D4

D3

D2

D1

D0

03H

Signal Select 2

SPKG1

SPKG0

VODETN

MICL

INL1

INL0

INR1

INR0

VODETN: 音声ピーク検出無効

0: 有効 (default)

1: 無効

AHPF = VODETN bits = “1”の時、音声ピーク検出機能は無効となります。VODETN bit は

PMPFIL bit = “0”のときに設定してください。

3) Device Information

Addr

Register Name

D7

D6

D5

D4

D3

D2

D1

D0

31H

Device Information

REV3

REV2

REV1

REV0

DVN3

DVN2

DVN1

DVN0

REV3-0: Device Revision ID (Read only)

1100: AK4951

1101: AK4951A

[AK4951A]

016001936-J-00 2016/03

- 7 -

5. ピン配置と機能説明

■ ピン配置

VSS2

CP

CN

AVDD

VSS1

VCOM

REGFIL

RIN3/BEEP

VEE

HPL

DVDD

HPR

SPP/LOUT

SPN/ROUT

LIN3

RIN2

LIN2

MPWR2

RIN1/DMCLK

LIN1/DMDAT

BICK

LRCK

MCKI

SDTO

SDTI

SDA

SCL

AK4951AEN

Top View

25

26

27

28

29

30

31

32

24

23

22

15

14

13

12

11

10

9

21

20

19

18

17

1

2

3

4

5

6

7

TVDD

16

PDN

8

SVDD

VSS3

MPWR1

Figure 2. ピン配置

[AK4951A]

016001936-J-00 2016/03

- 8 -

■ ピン機能

No.

Pin Name

I/O

Function

1

LIN3

I

Lch Analog Input 3 pin

2

RIN2

I

Rch Analog Input 2 Pin

3

LIN2

I

Lch Analog Input 2 pin

4

MPWR2

O

MIC Power Supply 2 Pin

5

MPWR1

O

MIC Power Supply 1 Pin

6

RIN1

I

Rch Analog Input 1 Pin (DMIC bit = “0”: default)

DMCLK

O

Digital Microphone Clock pin (DMIC bit = “1”)

7

LIN1

I

Lch Analog Input 1 Pin (DMIC bit = “0”: default)

DMDAT

I

Digital Microphone Data Input Pin (DMIC bit = “1”)

8

PDN

I

Reset & Power-down Pin

“L”: Reset & Power-down, “H”: Normal Operation

9

SCL

I

Control Data Clock Pin

10

SDA

I/O

Control Data Input/Output Pin

11

SDTI

I

Audio Serial Data Input Pin

12

SDTO

O

Audio Serial Data Output Pin

13

LRCK

I/O

Input/Output Channel Clock Pin

14

BICK

I/O

Audio Serial Data Clock Pin

15

MCKI

I

External Master Clock Input Pin

16

TVDD

-

Digital I/O Power Supply Pin, 1.6 or (DVDD-0.2) ~ 3.5V

17

VSS3

-

Ground 3 Pin

18

SVDD

-

Speaker-Amp Power Supply Pin, 1.8 ~ 5.5V

19

SPN

O

Speaker-Amp Negative Output Pin (LOSEL bit = “0”: default)

ROUT

O

Rch Stereo Line Output Pin (LOSEL bit = “1”)

20

SPP

O

Speaker-Amp Positive Output Pin (LOSEL bit = “0”: default)

LOUT

O

Lch Stereo Line Output Pin (LOSEL bit = “1”)

21

DVDD

-

Digital Power Supply Pin, 1.6 ~ 1.98V

22

HPL

O

Lch Headphone-Amp Output Pin

23

HPR

O

Rch Headphone-Amp Output Pin

24

VEE

O

Charge-Pump Circuit Negative Voltage Output Pin

This pin must be connected to VSS2 with 2.2μF±20% capacitor in series.

25

VSS2

-

Ground 2 Pin

26

CP

O

Positive Charge-Pump Capacitor Terminal Pin

This pin must be connected to CN pin with 2.2μF±20% capacitor in series.

27

CN

I

Negative Charge-Pump Capacitor Terminal Pin

This pin must be connected to CP pin with 2.2μF±20% capacitor in series.

28

AVDD

-

Analog Power Supply Pin, 2.8 ~ 3.5V

29

VSS1

-

Ground 1 Pin

30

VCOM

O

Common Voltage Output Pin

Bias voltage of ADC inputs and DAC outputs.

This pin must be connected to VSS1 with 2.2F±20% capacitor in series.

31

REGFIL

O

LDO Voltage Output pin for Analog Block (typ 2.3V)

This pin must be connected to VSS1 with 2.2μF±20% capacitor in series.

32

RIN3

I

Rch Analog Input 3 Pin (PMBP bit = “0”: default)

BEEP

I

Beep Signal Input Pin (PMBP bit = “1”)

Note 1. アナログ入力ピン (LIN1, RIN1, LIN2, RIN2, LIN3, RIN3/BEEP pins)以外のすべての入力ピンは

フローティングにしてはいけません。

[AK4951A]

016001936-J-00 2016/03

- 9 -

■ 使用しないピンの処理について

使用しないピンは下記の設定を行い、適切に処理してください。

Classification

Pin Name

Setting

Analog

MPWR, SPN, SPP, HPL, HPR, CP, CN, VEE,

LIN1/DMDAT, RIN1/DMCLK, LIN2, RIN2, LIN3,

RIN3/BEEP

オープン

Digital

MCKI, SDTI

VSS2 に接続

SDTO

オープン

6. 絶対最大定格

(VSS1=VSS2=VSS3=0V; Note 2)

Parameter

Symbol

Min.

Max.

Unit

Power

Supplies:

Analog

AVDDam

0.3

6.0

V

Digital

DVDDam

0.3

2.5

V

Digital I/O

TVDDam

0.3

6.0

V

Speaker-Amp

SVDDam

0.3

6.0

V

Input Current, Any Pin Except Supplies

IIN

-

10

mA

Analog Input Voltage (Note 3)

VINA

0.3

AVDD+0.3

V

Digital Input Voltage (Note 4)

VIND

0.3

TVDD+0.3

V

Ambient Operating Temperature

(powered applied)

Ta

40

85

C

Storage Temperature

Tstg

65

150

C

Maximum Power Dissipation (Note 5)

Pd

-

840

mW

Note 2. 電源はすべてグランドピンに対する値です。VSS1, VSS2, VSS3 は同じアナロググランドに接続

してください。

Note 3. LIN1, RIN1, LIN2, RIN2, LIN3 and RIN3/BEEP pins

Note 4. PDN, CCLK/SCL, CSN/SDA, CDTIO/CAD0, SDTI, LRCK, BICK and MCKI pins

SDA, SCL のプルアップ抵抗の接続先は、TVDD 以上かつ 6V 以下にしてください。

Note 5. この電力値は AK4951A の内部損失分で、外部接続されるスピーカ、ヘッドフォンでの消費分は

含みません。AK4951A のジャンクション温度の最大許容値は 125C で、JESD51-9 (2p2s)にお

ける θja (Junction to Ambient) は、42C/W です。Pd = 840mW のとき θja = 42C/W より、ジ

ャンクション温度は 125C を超えることはありませんので、AK4951A の内部損失によってデバ

イスが破壊されることはありません。θja ≤ 42C/W となる条件で、ボードを使用することを推

奨します。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、一度でもこの

値を超えた場合、その後の通常の動作は保証されません。

[AK4951A]

016001936-J-00 2016/03

- 10 -

7. 推奨動作条件

(VSS1=VSS2=VSS3 =0V; Note 2)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Power Supplies

Analog

AVDD

2.8

3.3

3.5

V

(Note 6)

Digital

DVDD

1.6

1.8

1.98

V

Digital I/O (Note 7)

TVDD

1.6 or

(DVDD-0.2)

1.8

3.5

V

Speaker-Amp

SVDD

1.8

3.3

5.5

V

Note 2. 電源はすべてグランドピンに対する値です。

Note 6. AVDD, DVDD, TVDD, SVDD の電源立ち上げシーケンスを考慮する必要はありません。電源立ち

上げ時に内部回路が不定になることを避けるため PDN pin = “L”の状態で各電源を立ち上げ、全

ての電源が立ち上がった後、 PDN pin = “H”にしてください。

Note 7. min 値は、1.6V または(DVDD-0.2)V のどちらか高い方の値です。

* SVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, TVDD の電源を ON/OFF することができます。

また、TVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, SVDD の電源を ON/OFF することができます。

OFF 状態で電源を ON する場合は、全ての電源が立ち上がってから、PDN pin を “H”にしてください。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので

十分ご注意ください。

[AK4951A]

016001936-J-00 2016/03

- 11 -

8. 電気的特性

■ アナログ特性

(特記なき場合は、Ta=25C; AVDD=SVDD=3.3V, TVDD=DVDD=1.8V; VSS1=VSS2=VSS3=0V;

fs=48kHz, BICK=64fs; Signal Frequency=1kHz; 24bit Data; Measurement Bandwidth=20Hz  20kHz)

Parameter

Min.

Typ.

Max.

Unit

MIC Amplifier: LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins

Input Resistance

20

30

40

k

Gain

Gain Setting

0

-

+30

dB

Step Width

-

3

-

dB

MIC Power Supply: MPWR1, MPWR2 pins

Output Voltage

MICL bit = “0”

2.2

2.4

2.6

V

MICL bit = “1”

1.8

2.0

2.2

V

Output Noise Level (A-weighted)

-

-108

-

dBV

Load Resistance

1.0

-

k

Load Capacitance

-

30

pF

PSRR (f = 1kHz) (Note 8)

-

100

-

dB

ADC Analog Input Characteristics: LIN1, RIN1, LIN2, RIN2, LIN3, RIN3 pins → ADC(Programmable

Filter = OFF) → SDTO

Resolution

-

24

Bits

Input Voltage (Note 9)

(Note 10)

-

0.261

-

Vpp

(Note 11)

1.86

2.07

2.28

Vpp

S/(N+D) (-1dBFS)

(Note 10)

73

83

-

dBFS

(Note 11)

-

85

-

dBFS

D-Range

(60dBFS, A-weighted)

(Note 10)

78

88

-

dB

(Note 11)

-

96

-

dB

S/N (A-weighted)

(Note 10)

78

88

-

dB

(Note 11)

-

96

-

dB

Interchannel Isolation

(Note 10)

75

100

-

dB

(Note 11)

-

110

-

dB

Interchannel Gain Mismatch

(Note 10)

-

0

0.5

dB

(Note 11)

-

0

0.5

dB

PSRR (f = 1kHz) (Note 8)

-

80

-

dB

Note 8. AVDD に、500mVpp の正弦波を重畳した場合

Note 9. Vin = 0.9 x 2.3Vpp (typ) @MGAIN3-0 bits = “0000” (0dB)

Note 10. MGAIN3-0 bits = “0110” (+18dB)

Note 11. MGAIN3-0 bits = “0000” (0dB)

[AK4951A]

016001936-J-00 2016/03

- 12 -

Parameter

Min.

Typ.

Max.

Unit

DAC Characteristics:

Resolution

-

24

Bit

Headphone-Amp Characteristics: DAC → HPL, HPR pins, ALC=OFF, IVOL=DVOL= 0dB, R

L

=16

Output Voltage (0dBFS)

1.44

1.60

1.76

Vpp

S/(N+D)

R

L

=16Ω

50

75

-

dB

R

L

=10kΩ

-

80

-

dB

S/N (A-weighted)

87

97

-

dB

Interchannel Isolation

65

80

-

dB

Interchannel Gain Mismatch

-

0

0.8

dB

Output Offset Voltage

-1

0

+1

mV

Load Resistance

16

-



Load Capacitance

-

300

pF

PSRR (f = 1kHz) (Note 12)

AVDD

-

74

-

dB

DVDD

-

90

-

dB

Speaker-Amp Characteristics: DAC → SPP/SPN pins, ALC=OFF, IVOL=DVOL= 0dB, R

L

=8, BTL

Output Voltage

SPKG1-0 bits = “00”, 0.5dBFS (Po=150mW)

-

3.18

-

Vpp

SPKG1-0 bits = “01”, 0.5dBFS (Po=250mW)

3.20

4.00

4.80

Vpp

SPKG1-0 bits = “10”, 0.5dBFS (Po=400mW)

-

1.79

-

Vrms

SPKG1-0 bits = “11”, 0.5dBFS (Po=1000mW)

(SVDD=5V)

-

2.83

-

Vrms

S/(N+D)

SPKG1-0 bits = “00”, 0.5dBFS (Po=150mW)

-

80

-

dB

SPKG1-0 bits = “01”, 0.5dBFS (Po=250mW)

40

75

-

dB

SPKG1-0 bits = “10”, 0.5dBFS (Po=400mW)

-

20

-

dB

SPKG1-0 bits = “11”, 0.5dBFS (Po=1000mW)

(SVDD=5V)

-

20

-

dB

S/N (A-weighted)

SPKG1-0 bits = “01”

80

99

-

dB

Output Offset Voltage

SPKG1-0 bits = “01”

-30

0

+30

mV

Load Resistance

8

-



Load Capacitance

-

100

pF

PSRR (f = 1kHz) (Note 13)

AVDD

-

80

-

dB

SVDD

-

60

-

dB

Stereo Line Output Characteristics: DAC → LOUT, ROUT pins, ALC=OFF, IVOL=DVOL= 0dB,

R

L

=10k, LVCM1-0 bits = “01”

Output Voltage

(0dBFS)

LVCM0 bit = “0”

SVDD=2.8V

-

2.26

-

Vpp

LVCM0 bit = “1”

-

1.0

-

Vrms

(-3dBFS)

LVCM0 bit = “0”

SVDD=2.8V

1.44

1.6

1.76

Vpp

LVCM0 bit = “1”

1.82

2.0

2.22

Vpp

S/(N+D)

(0dBFS)

LVCM0 bit = “0”

SVDD=2.8V

-

80

-

dB

LVCM0 bit = “1”

-

80

-

dB

(-3dBFS)

75

85

-

dB

S/N (A-weighted)

82

94

-

dB

Interchannel Isolation

-

100

-

dB

Interchannel Gain Mismatch

-

0

0.8

dB

Load Resistance

10

-

k

Load Capacitance

-

30

pF

Note 12. 500mVpp の正弦波を重畳した場合

Note 13. AVDD または SVDD に、500mVpp の正弦波を重畳した場合

[AK4951A]

016001936-J-00 2016/03

- 13 -

Parameter

Min.

Typ.

Max.

Unit

Mono Input: BEEP pin (PMBP bit =“1”, BPVCM bit = “0”, BPLVL3-0 bits = “0000”)

Input Resistance

46

66

86

k

Maximum Input Voltage (Note 14)

-

1.54

Vpp

Gain

BEEP pin → HPL, HPR pins

1

0

+1

dB

BEEP pin → SPP/SPN pins (Note 15)

SPKG1-0 bits = “00”

+4.4

+6.4

+8.4

dB

SPKG1-0 bits = “01”

-

+8.4

-

dB

SPKG1-0 bits = “10”

-

+11.1

-

dB

SPKG1-0 bits = “11”

-

+14.9

-

dB

BEEP pin → LOUT, ROUT pins

LVCM1-0 bits = “00”

-1

0

+1

dB

LVCM1-0 bits = “01”

-

+2

-

dB

LVCM1-0 bits = “10”

-

+2

-

dB

LVCM1-0 bits = “11”

-

+4

-

dB

Power Supplies:

Power Up (PDN pin = “H”)

MIC + ADC + DAC + Headphone out

AVDD+DVDD+TVDD (Note 16)

-

6.5

9.8

mA

AVDD+DVDD+TVDD (Note 17)

-

5.7

-

mA

SVDD (No Load)

-

36

54

A

MIC + ADC + DAC + Speaker out

AVDD+DVDD+TVDD (Note 18)

-

5.6

8.4

mA

AVDD+DVDD+TVDD (Note 19)

-

4.7

-

mA

SVDD (No Load)

-

1.8

2.7

mA

Power Down (PDN pin = “L”) (Note 20)

AVDD+DVDD+TVDD+SVDD

-

0

10

A

SVDD (Note 21)

-

0

10

A

Note 14. BPVCM bit = “1”の時は、max AVDD Vpp です。ただし、BEEP-Amp(BPLVL3-0 bits で設定)通

過後の振幅が 0.5Vpp 以上の場合、クリップする可能性があります。

Note 15. 無負荷時の理想ゲインです。

Note 16. When PLL Master Mode (MCKI=12MHz), and PMADL=PMADR=PMDAC=PMPFIL=PMHPL=

PMHPR= PMVCM=PMPLL =PMBP=PMMP=M/S bits = “1”. In this case, the MPWR1 (MPWR2)

pin outputs 0mA. AVDD= 4.4mA (typ), DVDD= 2.0mA (typ), TVDD= 0.08mA (typ).

Note 17. When EXT Slave Mode (PMPLL=M/S bits =“0”),

PMADL=PMADR=PMDAC=PMHPL=PMHPR= PMVCM=PMBP=PMMP bits = “1”, and PMPFIL

bit = “0”. In this case, the MPWR1 (MPWR2) pin outputs 0mA. AVDD= 4.2mA (typ), DVDD=

1.5mA (typ), TVDD= 0.02mA (typ).

Note 18. When PLL Master Mode (MCKI=12MHz), and PMADL=PMADR=PMDAC=PMPFIL=PMSL=

PMVCM=PMPLL=PMBP=PMMP=SLPSN=DACS=M/S bits = “1”. In this case, the MPWR1

(MPWR2) pin outputs 0mA. AVDD= 3.8mA, DVDD= 1.7mA (typ), TVDD= 0.08mA (typ).

Note 19. When EXT Slave Mode (PMPLL=M/S bits =“0”), PMADL=PMADR=PMDAC=PMSL=PMVCM=

PMBP=PMMP=SLPSN=DACS bits = “1”, and PMPFIL bit = “0”. In this case, the MPWR1

(MPWR2) pin outputs 0mA. AVDD= 3.5mA, DVDD= 1.2mA (typ), TVDD= 0.02mA (typ).

Note 20. All digital input pins are fixed to TVDD or VSS2.

Note 21. When AVDD, DVDD and TVDD are powered OFF.

[AK4951A]

016001936-J-00 2016/03

- 14 -

■ モード別の消費電力

Conditions: Ta=25C; AVDD=SVDD=3.3V, TVDD=DVDD=1.8V; VSS1=VSS2=VSS3=0V; fs=48kHz,

Programmable Filter=OFF, External Slave Mode, BICK=64fs; LIN1/RIN1 input = No signal;

SDTI input = No data; Headphone & Speaker outputs = No load.

Table 1. Power Consumption on Each Operation Mode (typ)

Mode

Power Management Bit

AVDD

[mA]

DVDD

[mA]

TVDD

[mA]

SVDD

[mA]

Total

Power

[mW]

PMVCM

PMSL

PMDAC

PMADL

PMADR

PMHPL

PMHPR

PMPFIL

LOSEL

All Power-down

0

LIN1/RIN1 → ADC

1

0

1

0

2.40

0.75

0.02

0

9.3

LIN1 (Mono) → ADC

1

0

1

0

1.62

0.75

0.02

0

6.7

DAC → HP

1

0

1

0

1

0

2.15

0.80

0.02

0

8.6

DAC → SPK

1

0

1.50

0.50

0.02

1.80

11.8

DAC → Line out

1

0

1

1.68

0.50

0.02

0.34

7.6

LIN1/RIN1 → ADC

& DAC → HP

1

0

1

0

3.75

1.55

0.02

0

15.2

LIN1/RIN1 → ADC

& DAC → SPK

1

0

3.10

1.25

0.02

1.80

18.5

LIN1/RIN1 → ADC

& DAC → Line out

1

0

1

3.30

1.25

0.02

0.34

14.3

[AK4951A]

016001936-J-00 2016/03

- 15 -

■ フィルタ特性

(Ta=25C; fs=48kHz; AVDD=2.83.5V, SVDD=1.85.5V, DVDD=1.6~1.98V, TVDD=1.6 or (DVDD-0.2) 

3.5V)

Parameter

Symbol

Min.

Typ.

Max.

Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 22)

0.16dB

PB

0

-

18.8

kHz

0.66dB

-

21.1

-

kHz

1.1dB

-

21.7

-

kHz

6.9dB

-

24.1

-

kHz

Stopband (Note 22)

SB

28.4

-

kHz

Passband Ripple

PR

-

0.16

dB

Stopband Attenuation

SA

73

-

dB

Group Delay (Note 23)

GD

-

17

-

1/fs

Group Delay Distortion

GD

-

0

-

s

ADC Digital Filter (HPF): HPFC1-0 bits = “00”

Frequency Response

3.0dB

FR

-

3.7

-

Hz

(Note 22)

0.5dB

-

10.9

-

Hz

0.1dB

-

23.9

-

Hz

DAC Digital Filter (LPF):

Passband (Note 22)

0.05dB

PB

0

-

21.8

kHz

6.0dB

-

24

-

kHz

Stopband (Note 22)

SB

27.0

-

kHz

Passband Ripple

PR

-

0.05

dB

Stopband Attenuation

SA

70

-

dB

Group Delay (Note 23)

GD

-

29

-

1/fs

DAC Digital Filter (LPF) + SCF:

Frequency Response: 0  20.0kHz

FR

-

1.0

-

dB

Note 22. 各振幅特性の周波数は fs (システムサンプリングレート)に比例します。

Note 23. ディジタルフィルタによる遅延演算で、ADC 部はアナログ信号が入力されてから両チャネル

の 24 ビットデータが出力レジスタにセットされるまでの時間です。DAC 部は 24 ビットデー

タが入力レジスタにセットされてからアナログ信号が出力されるまでの時間です。プログラマ

ブルフィルタ (マイク感度補正 + 自動風切り音フィルタ + 1次 HPF + 1次 LPF + ステレオ感

強調 + 4 band Equalizer + ALC + 1 band Equalizer) を通過するパスを選択した場合の Group

Delay は IIR フィルタによる位相変化が無い場合で上記記載の値に対して、録音モードのとき

4fs, 再生モードのとき 4fs 増加します。

[AK4951A]

016001936-J-00 2016/03

- 16 -

■ DC特性

(Ta=25C; fs=48kHz; AVDD=2.83.5V, SVDD=1.8~5.5V, DVDD=1.6~1.98V, TVDD=1.6 or (DVDD-0.2) 

3.5V)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Audio Interface & Serial µP Interface

(CDTIO/CAD0, CSN/SDA, CCLK/CSL, I2C, PDN, BICK, LRCK, SDTI, MCKI pins )

High-Level Input Voltage (TVDD ≥ 2.2V)

(TVDD < 2.2V)

Low-Level Input Voltage (TVDD ≥ 2.2V)

(TVDD < 2.2V)

VIH

VIL

70%TVDD

80%TVDD

-

30%TVDD

20%TVDD

V

Input Leakage Current

Iin1

-

10

A

Audio Interface & Serial µP Interface (CDTIO, SDA, BICK, LRCK, SDTO pins Output)

High-Level Output Voltage (Iout = 80A)

Low-Level Output Voltage

(Except SDA pin : Iout = 80A)

(SDA pin, 2.0V  TVDD  3.5V: Iout = 3mA)

(SDA pin, 1.6V  TVDD < 2.0V: Iout = 3mA)

VOH

VOL1

VOL2

TVDD0.2

-

0.2

0.4

20%TVDD

V

Digital MIC Interface (DMDAT pin Input; DMIC bit = “1”)

High-Level Input Voltage

Low-Level Input Voltage

VIH2

VIL2

65%AVDD

-

35%AVDD

V

Input Leakage Current

Iin2

-

10

A

Digital MIC Interface (DMCLK pin Output; DMIC bit = “1”)

High-Level Output Voltage (Iout = 80A)

Low-Level Output Voltage (Iout = 80A)

VOH3

VOL3

AVDD-0.4

-

0.4

V

[AK4951A]

016001936-J-00 2016/03

- 17 -

■ スイッチング特性

(Ta=25C; fs=48kHz; C

L

=20pF; AVDD=2.83.5V, SVDD=1.8~5.5V, DVDD=1.6~1.98V, TVDD=1.6 or

(DVDD-0.2)3.5V)

Parameter

Symbol

Min.

Typ.

Max.

Unit

PLL Master Mode (PLL Reference Clock = MCKI pin)

MCKI Input Timing

Frequency

PLL3-0 bits = “0100”

fCLK

-

11.2896

-

MHz

PLL3-0 bits = “0101”

fCLK

-

12.288

-

MHz

PLL3-0 bits = “0110”

fCLK

-

12

-

MHz

PLL3-0 bits = “0111”

fCLK

-

24

-

MHz

PLL3-0 bits = “1100”

fCLK

-

13.5

-

MHz

PLL3-0 bits = “1101”

fCLK

-

27

-

MHz

Pulse Width Low

tCLKL

0.4/fCLK

-

s

Pulse Width High

tCLKH

0.4/fCLK

-

s

LRCK Output Timing

Frequency

fs

-

Table 7

-

Hz

Duty Cycle

Duty

-

50

-

%

BICK Output Timing

Frequency

BCKO bit = “0”

fBCK

-

32fs

-

Hz

BCKO bit = “1”

fBCK

-

64fs

-

Hz

Duty Cycle

dBCK

-

50

-

%

PLL Slave Mode (PLL Reference Clock = BICK pin)

LRCK Input Timing

Frequency

PLL3-0 bits = “0010”

fs

-

fBCK/32

-

Hz

PLL3-0 bits = “0011”

fs

-

fBCK/64

-

Hz

Duty

45

-

55

%

BICK Input Timing

Frequency

PLL3-0 bits = “0010”

fBCK

0.256

-

1.536

MHz

PLL3-0 bits = “0011”

fBCK

0.512

-

3.072

MHz

Pulse Width Low

tBCKL

0.4/fBCK

-

s

Pulse Width High

tBCKH

0.4/fBCK

-

s

External Slave Mode

MCKI Input Timing

Frequency

CM1-0 bits = “00”

fCLK

-

256fs

-

Hz

CM1-0 bits = “01”

fCLK

-

384fs

-

Hz

CM1-0 bits = “10”

fCLK

-

512fs

-

Hz

CM1-0 bits = “11”

fCLK

-

1024fs

-

Hz

Pulse Width Low

tCLKL

0.4/fCLK

-

s

Pulse Width High

tCLKH

0.4/fCLK

-

s

LRCK Input Timing

Frequency

CM1-0 bits = “00”

fs

8

-

48

kHz

CM1-0 bits = “01”

fs

8

-

48

kHz

CM1-0 bits = “10”

fs

8

-

48

kHz

CM1-0 bits = “11”

fs

8

-

24

kHz

Duty

45

-

55

%

BICK Input Timing

Frequency

fBCK

32fs

-

64fs

Hz

Pulse Width Low

tBCKL

130

-

ns

Pulse Width High

tBCKH

130

-

ns

[AK4951A]

016001936-J-00 2016/03

- 18 -

Parameter

Symbol

Min.

Typ.

Max.

Unit

External Master Mode

MCKI Input Timing

Frequency

256fs

fCLK

2.048

-

12.288

MHz

384fs

fCLK

3.072

-

18.432

MHz

512fs

fCLK

4.096

-

24.576

MHz

1024fs

fCLK

8.192

-

24.576

MHz

Pulse Width Low

tCLKL

0.4/fCLK

-

s

Pulse Width High

tCLKH

0.4/fCLK

-

s

LRCK Output Timing

Frequency

CM1-0 bits = “00”

fs

-

fCLK/256

-

Hz

CM1-0 bits = “01”

fs

-

fCLK/384

-

Hz

CM1-0 bits = “10”

fs

-

fCLK/512

-

Hz

CM1-0 bits = “11”

fs

-

fCLK/1024

-

Hz

Duty Cycle

Duty

-

50

-

%

BICK Output Timing

Frequency

BCKO bit = “0”

fBCK

-

32fs

-

Hz

BCKO bit = “1”

fBCK

-

64fs

-

Hz

Duty Cycle

dBCK

-

50

-

%

Audio Interface Timing

Master Mode

BICK “” to LRCK Edge (Note 24)

tBLR

40

-

40

ns

LRCK Edge to SDTO (MSB)

(Except I

2

S mode)

tLRD

70

-

70

ns

BICK “” to SDTO

tBSD

70

-

70

ns

SDTI Hold Time

tSDH

50

-

ns

SDTI Setup Time

tSDS

50

-

ns

Slave Mode

LRCK Edge to BICK “” (Note 24)

tLRB

50

-

ns

BICK “” to LRCK Edge (Note 24)

tBLR

50

-

ns

LRCK Edge to SDTO (MSB)

(Except I

2

S mode)

tLRD

-

80

ns

BICK “” to SDTO

tBSD

-

80

ns

SDTI Hold Time

tSDH

50

-

ns

SDTI Setup Time

tSDS

50

-

ns

Digital Audio Interface Timing; C

L

=100pF

DMCLK Output Timing

Period

tSCK

-

1/(64fs)

-

s

Rising Time

tSRise

-

10

ns

Falling Time

tSFall

-

10

ns

Duty Cycle

dSCK

40

50

60

%

Audio Interface Timing

DMDAT Setup Time

tDSDS

50

-

ns

DMDAT Hold Time

tDSDH

0

-

ns

Note 24. この規格値は LRCK のエッジと BICK の “”が重ならないように規定しています。

[AK4951A]

016001936-J-00 2016/03

- 19 -

Parameter

Symbol

Min.

Typ.

Max.

Unit

Control Interface Timing (I

2

C Bus)

SCL Clock Frequency

fSCL

-

400

kHz

Bus Free Time Between Transmissions

tBUF

1.3

-

s

Start Condition Hold Time (prior to first clock pulse)

tHD:STA

0.6

-

s

Clock Low Time

tLOW

1.3

-

s

Clock High Time

tHIGH

0.6

-

s

Setup Time for Repeated Start Condition

tSU:STA

0.6

-

s

SDA Hold Time from SCL Falling (Note 26)

tHD:DAT

0

-

s

SDA Setup Time from SCL Rising

tSU:DAT

0.1

-

s

Rise Time of Both SDA and SCL Lines

tR

-

0.3

s

Fall Time of Both SDA and SCL Lines

tF

-

0.3

s

Setup Time for Stop Condition

tSU:STO

0.6

-

s

Capacitive Load on Bus

Cb

-

400

pF

Pulse Width of Spike Noise Suppressed by Input Filter

tSP

0

-

50

ns

Power-down & Reset Timing

PDN Accept Pulse Width

(Note 29)

tAPD

200

-

ns

PDN Reject Pulse Width

(Note 29)

tRPD

-

50

ns

PMADL or PMADR “” to SDTO valid

(Note 30)

ADRST1-0 bits =“00”

ADRST1-0 bits =“01”

ADRST1-0 bits =“10”

ADRST1-0 bits =“11”

tPDV

-

1059

267

531

135

-

1/fs

VCOM Voltage

Rising Time

(Note 31)

tRVCM

-

0.6

2.0

ms

Note 25. I

2

C Bus は NXP B.V.の商標です。

Note 26. データは最低 300ns (SCL の立ち下がり時間)の間保持されなければなりません。

Note 27. この規格は CSN のエッジと CCLK の “”が重ならないように規定しています。

Note 28. Hi-z とは R

L

=1k (プルアップは TVDD に対して)時、10% CDTIO pin の電位が変動するまで

の時間です。

Note 29. 動作中は PDN pin = “L”パルスでリセットがかかります。200ns 以上の PDN pin =“L”パルスで

リセットがかかります。50ns 以下の PDN pin=“L”パルスではリセットはかかりません。

Note 30. PMADL bit または PMADR bit を立ち上げてからの LRCK クロックの “”の回数です。

Note 31. VCOM 電圧(VCOM pin) が立ち上がってから PLL ブロックは正常に立ち上がります。VCOM

pin 外付けコンデンサ = 2.2F、REGFIL pin 外付けコンデンサ = 2.2F です。容量バラつき

は±50%の場合です。

[AK4951A]

016001936-J-00 2016/03

- 20 -

■ タイミング波形

LRCK

1/fCLK

MCKI

tCLKH tCLKL

VIH

VIL

1/fs

tLRCKH tLRCKL

50%TVDD

Duty = tLRCKH x fs x 100

tLRCKL x fs x 100

1/fBCK

BICK

tBCKH tBCKL

50%TVDD

Duty = tBCKH x fBCK x 100

tBCKL x fBCK x 100

Figure 3. Clock Timing (PLL/EXT Master mode)

LRCK

50%TVDD

BICK 50%TVDD

SDTO 50%TVDD

tBSD

tSDS

SDTI

VIL

tSDH

VIH

tBLR

tBCKL

tLRD

Figure 4. Audio Interface Timing (PLL/EXT Master mode)

ページを読み込んでいます...

AKM AK4951AEN 仕様

AKM AK4951AEN 仕様

関連論文

その他の書類