AKM AK4678ECB 仕様

[AK4678]

MS1403-J-04 2014/12

- 1 -

概要

AK4678はマイクアンプ、ラインアンプ、レシーバアンプ、キャップレスG級ヘッドフォンアンプおよ

びモノラルD級スピーカアンプを内蔵した24bit ステレオ CODECです。AK4678は2系統のPCM I/Fを持

ち、Bluetooth対応の携帯電話用途のシステムと容易にインタフェースを取ることが可能です。再生側に

は5-band Parametric EQ、DRC回路を内蔵していますので、細かな音質調整や歪みを抑えつつ聴き易い

音量に自動調整をすることができ、高い柔軟性を備えています。パッケージは小型の49pin CSPを採用、

従来システムと比較して実装面積を大幅に削減します。

特長

1. 録音側機能 (Stereo CODEC)

 4入力セレクタ x 2ch

 4ステレオ入力 (シングルエンド) or 3モノラル入力 (差動)

 マイク用ゲインアンプ内蔵: +24dB ~ 6dB, 3dB step

 2系統のマイクパワー内蔵

 ディジタル ALC (Automatic Level Control): +36dB ~ 54dB, 0.375dB Step, Mute

 ADC 特性: S/(N+D): 80dB, DR, S/N: 87dB (MIC-Amp=+18dB)

S/(N+D): 80dB, DR, S/N: 92dB (MIC-Amp=0dB)

 ステレオディジタルマイクインタフェース内蔵

 風切り音フィルタ

 ステレオ感強調回路

 3-band Programmable Notch Filter

 オーディオインタフェースフォーマット:

- 24/16bit 前詰め, 24/16bit I

2

S, 16bit DSP Mode

2. 再生側機能 (Stereo CODEC)

 ディジタルボリューム内蔵 (+6dB ~ 57.0dB, 0.5dB Step, Mute)

 ディジタル ALC (Automatic Level Control): +36dB ~ 54dB, 0.375dB Step, Mute

 ステレオ感強調回路

 ダイナミックレンジコントロール回路

 5-band Parametric Equalizer

 ステレオライン出力 (シングルエンド or 差動)

 モノラルレシーバアンプ内蔵

- BTL出力

- 定格出力: 60mW @ 32

- アナログボリューム内蔵: +12 ~ 30dB & Mute, 3dB Step

 キャップレスステレオ G級ヘッドフォンアンプ内蔵

- 定格出力: 25mW @ 32, 45mW @ 16

- アナログボリューム内蔵: +6 ~ 62dB & Mute, 2dB Step

- ゼロクロス検出回路

- Power-ON/OFF 時のポップノイズフリー

 モノラル D級スピーカアンプ内蔵

- BTL 出力

- ショート保護回路

- 定格出力: 1.1W @ 8, SVDD=4.2V, THD+N = 10%

0.89W @ 8, SVDD=4.2V, THD+N = 1%

- アナログボリューム: +12 ~ 30dB & Mute, 3dB Step

- Power-ON/OFF 時のポップノイズフリー

 オーディオインタフェースフォーマット:

- 24/16bit 前詰め, 16bit 後詰め, 16/24bit I

2

S, 16bit DSP Mode

AK4678

MIC/RCV/HP/SPK/LINE-AMP 内蔵 24bit ステレオCODEC

[AK4678]

MS1403-J-04 2014/12

- 2 -

3. デュアル PCM インタフェース (Baseband & Bluetooth I/F)

 サンプルレートコンバータ x4 (Up sample: up to x6: Down sample: down to x1/6)

 サンプルレート:

- PORTA (モノラル): 8 ~ 16kHz

- PORTB (ステレオ): 8 ~ 48kHz

 ディジタルボリューム内蔵

 スレーブモード

 オーディオインタフェースフォーマット:

- 16bit Linear, 8bit A-law, 8bit μ-law

- Short/Long Frame, I

2

S, MSB justified

4. パワーマネジメント機能

5. マスタクロック (Audio I/F):

(1) PLL モード

 周波数: 11.2896MHz, 12MHz, 12.288MHz, 13MHz, 13.5MHz, 19.2MHz, 24MHz,

25MHz, 26MHz, 27MHz (MCKI pin)

32fs or 64fs (BICK pin)

(2) 外部クロックモード

周波数: 256fs, 512fs or 1024fs (MCKI pin)

6. マスタクロック出力周波数 (Audio I/F): 32fs/64fs/128fs/256fs

7. サンプリング周波数 (Audio I/F)

 PLL Slave Mode (BICK pin): 8kHz ~ 48kHz

 PLL Master Mode:

8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz

 EXT Master/Slave Mode:

8kHz  48kHz (256fs), 8kHz ~ 24kHz (512fs), 8kHz ~ 12kHz (1024fs)

8. マスタ／スレーブモード (Audio I/F)

9. シリアル μP インタフェース: I

2

C バス (Ver 1.0, 400kHz 高速モード)

10. Ta = 30 ~ 85C

11. 電源電圧:

 SVDD (SPK/RCV/LINE-Amp): 3.0 ~ 5.5V

 AVDD (Analog): 1.7 ~ 2.0V

 DVDD (Digital Core): 1.7 ~ 2.0V

 PVDD (HP-Amp & Charge Pump): 1.7 ~ 2.0V

 TVDD (Digital I/F): 1.6 ~ 3.6V

12. パッケージ: 49pin CSP(2.96 x 2.96mm, 0.4mm pitch)

[AK4678]

MS1403-J-04 2014/12

- 3 -

■ ブロック図

MIC Power

Supply

MIC-Amp

PMADL

PMADR

MPWR

PMHPL

PMHPR

Internal

MIC

External

MIC

Stereo Line Out

Headphone Out

MPWR1

LIN1/IN1+

RIN1/IN1

LIN2/IN2

RIN2/IN2+

HPL

HPR

AVDD

VSS1

VCOM

PMLO

LOUT/LOP

ROUT/LON

PMMP1

RIN3/IN3

LIN4

RIN4

LIN3/IN3+

PMRO

CPA

VEE

PMRCV

RCP

RCN

Receiver Out

Class-D SPK-Amp

PMSPK

SPP

SPN

Speaker Out

CNA

To Headphone-Amp

To ADC Lch

To ADC Rch

From DAC Lch

From DAC Rch

SVDD

VSS3

PVDD

From PVDD pin

To HP-Amp

SPFIL

Charge Pump

CNB

CPB

MIC Power

Supply

MPWR

MPWR2

PMMP2

Figure 1. ブロック図(アナログ部)

[AK4678]

MS1403-J-04 2014/12

- 4 -

Audio

I/F

PLL

PMPLL

DVDD

BICK

LRCK

SDTO

SDTI

MCKI

VSS2

BICKA

SYNCA

SDTOA

SDTIA

Control

Register

SCL

SDA

SDTOB

SDTIB

BICKB

SYNCB

ADC

Stereo

Separation

PMADL or PMADR

DAC

ALC

3-band

Notch

DATT-A

SMUTE

PMPFIL

bit

LPF

HPF2

PDN

HPF1

MIX

SVOLA

5-band

EQ

S

E

L

PMDAL or PMDAR

From Lch MIC-Amp

From Rch MIC-Amp

To Lch Output

To Rch Output

PMSRAO

SRCAO

SRCAI

DATT-B

BIVOL

SDOAD

BVL6-0

BIV2-0

SRCBO

SRCBI

MIX2A

MIX3

MIX1L

SVOLB

SVB2-0

DATT-C

CVL6-0

PCM I/F

(PORTA)

PCM I/F

(PORTB)

TVDD

OSC

PMSRAI

PMSRBI

MIX1R

Mono

MIX2B

MIX2C

PMMIX

PMOSC

PMPCMA

PMPCMB

DRC

PMEQ

S

E

L

DASEL1-0

PMDRC

SDOBD

PMSRBO

Figure 2. ブロック図 (ディジタル部)

[AK4678]

MS1403-J-04 2014/12

- 5 -

■ オーダリングガイド

AK4678ECB 30  +85C 49pin CSP (0.4mm pitch)、黒樹脂加工

AKD4678 AK4678評価用ボード

■ ピン配置

7

6

5

4

3

2

1

G

F

E

D

C

B

A

Top View

7

CNB

CNA

VEE

HPR

LIN3

/IN3+

LIN1/IN1+

/DMDAT

RIN1/IN1

/DMCLK

6

CPB

CPA

PVDD

HPL

RIN3

/IN3

LIN2

/IN2

VSS1

5

TVDD

VSS2

SDA

LIN4

RIN2

/IN2+

VCOM

AVDD

4

SDTO

SCL

PDN

RIN4

LOUT

/LOP

MPWR1

MPWR2

3

BICK

SDTI

LRCK

SYNCA

ROUT

/LON

RCP

RCN

2

MCKI

SYNCB

SDTOB

BICKA

SPFIL

SVDD

SPN

1

BICKB

SDTIB

SDTOA

SDTIA

DVDD

SPP

VSS3

A

B

C

D

E

F

G

Top View

[AK4678]

MS1403-J-04 2014/12

- 6 -

ピン／機能

No.

Pin Name

I/O

Function

Power Supply

G5

AVDD

-

Analog Power Supply Pin, 1.7  2.0V

F5

VCOM

O

Common Voltage Output Pin

G6

VSS1

-

Ground 1 Pin

E1

DVDD

-

Digital Core Power Supply Pin, 1.7 ~ 2.0V

A5

TVDD

-

Digital I/O Power Supply Pin, 1.6  3.6V

B5

VSS2

-

Ground 2 Pin

F2

SVDD

-

Analog Amp Power Supply Pin, 3.0 ~ 5.5V

G1

VSS3

-

Ground 3 Pin

C6

PVDD

-

HP-Amp & Charge Pump Power Supply Pin

C7

VEE

-

Charge Pump Circuit Negative Voltage Output Pin

B6

CPA

O

Positive Charge Pump Capacitor Terminal A Pin

B7

CNA

I

Negative Charge Pump Capacitor Terminal A Pin

A6

CPB

O

Positive Charge Pump Capacitor Terminal B Pin

A7

CNB

I

Negative Charge Pump Capacitor Terminal B Pin

F4

MPWR1

O

MIC Power Supply 1 Pin

G4

MPWR2

O

MIC Power Supply 2 Pin

Audio Interface

A2

MCKI

I

External Master Clock Input Pin

A3

BICK

I/O

Audio Serial Data Clock Pin

C3

LRCK

I/O

Input / Output Channel Clock Pin

B3

SDTI

I

Audio Serial Data Input Pin

A4

SDTO

O

Audio Serial Data Output Pin

PCM Interface

D2

BICKA

I

Serial Data Clock A Pin

D3

SYNCA

I

Sync Signal A Pin

D1

SDTIA

I

Serial Data Input A Pin

C1

SDTOA

O

Serial Data Output A Pin

A1

BICKB

I

Serial Data Clock B Pin

B2

SYNCB

I

Sync Signal B Pin

B1

SDTIB

I

Serial Data Input B Pin

C2

SDTOB

O

Serial Data Output B Pin

Analog Input

F7

LIN1

I

Lch Analog Input 1 Pin (MDIF1 bit = “0”: Single-ended Input, DMIC bit = “0”)

IN1+

I

Positive Line Input 1 Pin (MDIF1 bit = “1”: Full-differential Input, DMIC bit = “0”)

DMDAT

I

Digital Microphone Data Input Pin (DMIC bit = “1”)

G7

RIN1

I

Rch Analog Input 1 Pin (MDIF1 bit = “0”: Single-ended Input, DMIC bit = “0”)

IN1

I

Negative Line Input 1 Pin (MDIF1 bit = “1”: Full-differential Input, DMIC bit = “0”)

DMCLK

O

Digital Microphone Clock Pin (DMIC bit = “1”)

F6

LIN2

I

Lch Analog Input 2 Pin (MDIF2 bit = “0”: Single-ended Input)

IN2

I

Negative Line Input 2 Pin (MDIF2 bit = “1”: Full-differential Input)

E5

RIN2

I

Rch Analog Input 2 Pin (MDIF2 bit = “0”: Single-ended Input)

IN2+

I

Positive Line Input 2 Pin (MDIF2 bit = “1”: Full-differential Input)

E7

LIN3

I

Lch Analog Input 3 Pin (MDIF3 bit = “0”: Single-ended Input)

IN3+

I

Positive Line Input 3 Pin (MDIF3 bit = “1”: Full-differential Input)

E6

RIN3

I

Rch Analog Input 3 Pin (MDIF3 bit = “0”: Single-ended Input)

IN3

I

Negative Line Input 3 Pin (MDIF3 bit = “1”: Full-differential Input)

D5

LIN4

I

Lch Analog Input 4 Pin

D4

RIN4

I

Rch Analog Input 4 Pin

[AK4678]

MS1403-J-04 2014/12

- 7 -

ピン／機能 (Cont.)

No.

Pin Name

I/O

Function

Analog Output

E3

ROUT

O

Rch Stereo Line Output Pin (LODIF bit = “0”: Stereo Line Output)

LON

O

Negative Line Output Pin (LODIF bit = “1”: Full-differential Mono Output)

E4

LOUT

O

Lch Stereo Line Output Pin (LODIF bit = “0”: Stereo Line Output)

LOP

O

Positive Line Output Pin (LODIF bit = “1”: Full-differential Mono Output)

F3

RCP

O

Receiver-Amp Positive Output Pin

G3

RCN

O

Receiver-Amp Negative Output Pin

D6

HPL

O

Lch Headphone-Amp Output Pin

D7

HPR

O

Rch Headphone-Amp Output Pin

F1

SPP

O

Speaker-Amp Positive Output Pin

G2

SPN

O

Speaker-Amp Negative Output Pin

E2

SPFIL

O

Speaker-Amp Filter Pin

Connect 2.2nF between SPFIL pin and VSS1.

Control Interface

B4

SCL

I

Control Data Clock Pin

C5

SDA

I/O

Control Data Input Pin

C4

PDN

I

Power-Down Mode Pin

“H”: Power-up, “L”: Power-down, reset and initializes the control register.

Note 1. アナログ入力ピン (LIN1/IN1+, RIN1/IN1, LIN2/IN2, RIN2/IN2+, LIN3/IN3+, RIN3/IN3, LIN4, RIN4)

を除く全ての入力ピンはフローティングにしないで下さい。入出力ピンは適切に処理して下さい。

■ システム上使用しないピンの処理について

システム上使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。

区分

ピン名

設定

Analog

MPWR1, MPWR2, SPP, SPN, RCP, RCN, HPL,

HPR, ROUT/LON, LOUT/LOP, RIN4, LIN4,

RIN3/IN3, LIN3/IN3+, RIN2/IN2+, LIN2/IN2,

RIN1/IN1, LIN1/IN1+, CPA, CNA, CPB, CNB,

VEE, SPFIL

オープン

Digital

SDTO, SDTOA, SDTOB

オープン

MCKI, SDTI, SDTIA, SDTIB, BICKA, SYNCA,

BICKB, SYNCB

VSS2に接続

LRCK, BICK

M/S bit = “0”に設定し、VSS2に接続

[AK4678]

MS1403-J-04 2014/12

- 8 -

絶対最大定格

(VSS1=VSS2=VSS3=0V; Note 2, Note 3)

Parameter

Symbol

min

max

Unit

Power Supplies:

Analog

AVDD

0.3

2.5

V

SPK/RCV/LINE-Amp

SVDD

0.3

6.0

V

HP-Amp & Charge Pump

PVDD

0.3

2.5

V

Digital Core

DVDD

0.3

2.5

V

Digital I/O

TVDD

0.3

6.0

V

Input Current, Any Pin Except Supplies

IIN

-

10

mA

Analog Input Voltage (Note 4)

VINA

0.3

AVDD + 0.3

V

Digital Input Voltage (Note 5)

VIND

0.3

TVDD + 0.3

V

Ambient Temperature (powered applied)

Ta

30

85

C

Storage Temperature

Tstg

65

150

C

Maximum Power Dissipation (Note 6)

Pd



1

W

Note 2. 電圧は全てグランドピンに対する値です。

Note 3. VSS1, VSS2, VSS3 は同じアナロググランドに接続して下さい。

Note 4. RIN4, LIN4, RIN3/IN3, LIN3/IN3+, RIN2/IN2+, LIN2/IN2, RIN1/IN1, LIN1/IN1+ pins

Note 5. SDTI, LRCK, BICK, MCKI, PDN, BICKA, SYNCA, SDITA, BICKB, SYNCB, SDTIB, SCL and SDA pins

SDA, SCLのプルアップ抵抗の接続先は、(TVDD+0.3)V以下にして下さい。

Note 6. この電力値はAK4678内部損失分で、外部接続されるスピーカ、ヘッドフォン、レシーバでの消費分

は含みません。AK4678のジャンクション温度の最大許容値は125Cで、JESD51-9(2p2s)におけるja

(Junction to Ambient)は35C/Wです。Pd=1Wの時、ja = 35C/W よりジャンクション温度は125Cを超

えることはありませんので、AK4678の内部損失によってデバイスが破壊されるとことはありません。

ja  35C/Wとなる条件でボードを使用することを推奨します。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、通常の動作は保証

されません。

[AK4678]

MS1403-J-04 2014/12

- 9 -

推奨動作条件

(VSS1=VSS2=VSS3=0V; Note 2)

Parameter

Symbol

min

typ

max

Unit

Power

Analog

AVDD

1.7

1.8

2.0

V

Supplies

SPK/RCV/LINE-Amp

SVDD

3.0

4.2

5.5

V

(Note 7)

HP-Amp & Charge Pump

PVDD

1.7

1.8

2.0

V

Digital Core

DVDD

1.7

1.8

2.0

V

Digital I/O

TVDD

1.6

1.8

3.6

V

Difference

AVDD – PVDD

0.2



0.2

V

AVDD – DVDD

0.2



0.2

V

PVDD – DVDD

0.2



0.2

V

30HNote 2. 電圧は全てグランドピンに対する値です。

Note 7. AVDD, SVDD, PVDD, DVDD, TVDDの電源立ち上げシーケンスを考慮する必要はありません。ただし、

PDN pin = “L”の状態で各電源を立ち上げて下さい。すべての電源が立ち上がった後、PDN pinを “H”

にして下さい。また、電源立ち上げ、立ち下げ時のレシーバ出力、ヘッドフォン出力およびライン出

力のポップノイズを回避するには「システム設計」に記載の推奨シーケンスを参照して動作させて下

さい。

* SVDD=ON, PDN pin = “L”のとき、AVDD, PVDD, DVDD, TVDD の電源をOFF することができます。

この状態から AVDD, PVDD, DVDD, TVDD の電源を再度ON する場合は、全ての電源が立ち上がる

まで、PDN pin を “L”にして下さい。また、AVDD, PVDD, DVDD, TVDD の電源をOFF する場合は、

全ての電源をOFFする前に、PDN pin を “L”にして下さい。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分ご注意

下さい。.

[AK4678]

MS1403-J-04 2014/12

- 10 -

アナログ特性 (CODEC)

(Ta=25C; AVDD=PVDD= DVDD=TVDD =1.8V, SVDD=4.2V; VSS1=VSS2=VSS3=0V;

Signal Frequency=1kHz; 24bit Data; fs=44.1kHz, BICK=64fs; Measurement Bandwidth=20Hz  20kHz; unless

otherwise specified)

Parameter

min

typ

max

Unit

MIC Amplifier: LIN1/RIN1/LIN2/RIN2/LIN3/RIN3/LIN4/RIN4 pins

Input Resistance

17

25

38

k

Gain (Note 8)

Gain Setting

6

-

+24

dB

Step Width

-

3

-

dB

MIC Power Supply: MPWR1, MPWR2 pin

Output Voltage (Note 9)

2.4

2.5

2.6

V

Load Resistance

1.0

-

k

Load Capacitance

-

30

pF

Output Noise Level (A-weighted)

-

107

-

dBV

PSRR (Note 10)

217Hz

-

100

-

dB

1kHz

-

100

-

dB

Stereo ADC Analog Input Characteristics:

LIN1/RIN1/LIN2/RIN2/LIN3/RIN3/LIN4/RIN4 pins(Single-ended Input)  Stereo ADC  Programmable Filter

(IVOL=0dB, EQ=ALC=OFF)  SDTO

Resolution

-

24

Bits

Input Voltage(Note 11)

(Note 12)

0.204

0.227

0.250

Vpp

(Note 13)

1.62

1.8

1.98

Vpp

S/(N+D) (1dBFS)

(Note 12)

69

80

-

dB

(Note 13)

-

80

-

dB

D-Range (60dBFS, A-weighted)

(Note 12)

76

87

-

dB

(Note 13)

-

92

-

dB

S/N (A-weighted)

(Note 12)

76

87

-

dB

(Note 13)

-

92

-

dB

Interchannel Isolation (Note 14)

(Note 12)

75

90

-

dB

(Note 13)

-

100

-

dB

Interchannel Gain Mismatch (Note 15)

(Note 12)

-

0

0.8

dB

(Note 13)

-

0

0.8

dB

Note 8. 全差動入力時はMGAIN (min)=-3dB です。

Note 9. MICL1 bit or MICL2 bit = “0”時。出力電圧はAVDDに比例します。(typ. 1.39 x AVDD V).

MICL1 bit or MICL2 bit = “1”: typ. 1.56 x AVDD V

Note 10. SVDD に500mVpp の正弦波を重畳した場合。

Note 11. 入力フルスケール電圧はAVDDに比例します。

Single-ended Input: Vin = 1.0 x AVDD Vpp(typ).

Full-Differential Input: Vin = (IN+) – (IN–) = 1.0 x AVDD Vpp(typ).

IN+ = 0.5 x AVDD(typ), IN– = 0.5 x AVDD(typ)

Pseudo-Differential Input: Vin = (IN+) – (IN–) = 1.0 x AVDD Vpp (typ).

IN+ = 1.0 x AVDD(typ), IN– = 0V (IN– pin をVSS1に接続した場合)

Note 12. MGNL3-0=MGNR3-0 bits = “BH” (+18dB).

全差動入力時は、S/(N+D) =75dB, DR=S/N=81dBです。

Note 13. MGNL3-0=MGNR3-0 bits = “5H” (0dB).

全差動入力時は、S/(N+D) =79dB, DR=S/N=91dBです。

Note 14. LchとRch間の入力差です。

[AK4678]

MS1403-J-04 2014/12

- 11 -

Parameter

min

typ

max

Unit

Stereo DAC Characteristics:

Resolution

-

24

Bits

Stereo Line Output Characteristics: Stereo DAC  LOUT/ROUT pins, ALC=OFF, IVOL=0dB, OVOL=0dB,

LVL=0dB, R

L

=10k; unless otherwise specified.

Output Voltage (Note 15)

1.62

1.8

1.98

Vpp

S/(N+D) (0dBFS)

70

80

-

dB

S/N (A-weighted)

82

92

-

dB

Interchannel Isolation

80

95

-

dB

Interchannel Gain Mismatch

-

0

0.8

dB

Load Resistance

10

-

k

Load Capacitance

-

30

pF

PSRR (Note 16)

217Hz

-

75

-

dB

1kHz

-

75

-

dB

Mono Line Output Characteristics: Stereo DAC  LOP/LON pins, ALC=OFF, IVOL=0dB, OVOL=0dB, LVL=0dB,

LODIF bit = “1”, R

L

=10k for each pin (Full-differential)

Output Voltage (Note 17)

3.24

3.6

3.96

Vpp

S/(N+D) (0dBFS)

-

73

-

dB

S/N (A-weighted)

-

95

-

dB

Load Resistance (LOP/LON pins, respectively)

(Note 18)

10

-

k

Load Capacitance (LOP/LON pins, respectively)

(Note 19)

-

30

pF

PSRR (Note 16)

217Hz

-

70

-

dB

1kHz

-

70

-

dB

Mono Receiver-Amp Output Characteristics:

DAC(Stereo, Note 20)  RCP/RCN pins, ALC=OFF, IVOL=0dB, OVOL=0dB, RCVG=6dB, R

L

=32, BTL; unless

otherwise specified.

Output Voltage (Note 21)

0dBFS

1.76

1.96

2.16

Vpp

0dBFS, RCVG=0dB

-

3.91

-

Vpp

S/(N+D)

0dBFS

40

59

-

dB

0dBFS, RCVG=0dB

-

55

-

dB

S/N (A-weighted) (DAC  RCP/RCN pins)

84

94

-

dB

Output Noise Level (A-weighted , RCVG=9dB)

-

100

-

dBV

Load Resistance

32

-



Load Capacitance (Note 19)

-

30

pF

PSRR (Note 16)

-

217Hz

-

75

-

dB

1kHz

-

75

-

dB

Note 15. 出力電圧はAVDDに比例します。Vout = 1.0 x AVDD Vpp(typ)

Note 16. SVDDに200mVpp の正弦波を重畳した場合。

Note 17. 出力電圧はAVDDに比例します。 Vout = (LOP) – (LON) = 2.0 x AVDD Vpp(typ)

Note 18. 出力ピン対VSS1の負荷抵抗です。LOP pin とLON pin間に抵抗を接続する場合に、負荷抵抗値が半分

になることを考慮し、抵抗値を決める必要があります。

Note 19. 出力ピン対VSS1の負荷容量です。LOP pin とLON pin間にコンデンサを接続する場合に、負荷容量値

が2倍になることを考慮し、容量値を決める必要があります。

Note 20. 入力信号は左右同レベル、同位相です。

Note 21. 出力電圧はAVDDに比例します。 Vout = (RCP) – (RCN) = 2.17 x AVDD Vpp(typ)

Po = 15mW @ 32, Vout = 1.96Vpp. Po = 60mW @ 32, Vout = 3.91Vpp.

[AK4678]

MS1403-J-04 2014/12

- 12 -

Parameter

min

typ

max

Unit

Headphone-Amp Characteristics: DAC(Stereo, Note 20)  HPL/HPR pins, ALC=OFF, IVOL=0dB, OVOL=0dB,

HPG=0dB, R

L

=32

Output Voltage (Note 22)

0dBFS, R

L

= 32, HPG=4dB

1.44

1.6

1.76

Vpp

0dBFS, R

L

= 16, HPG=4dB

-

1.6

-

Vpp

0dBFS, R

L

= 32, HPG=0dB

-

2.5

-

Vpp

0dBFS, R

L

= 16, HPG=0dB

-

0.85

-

Vrms

S/(N+D)

0dBFS, R

L

= 32, HPG=4dB

50

73

-

dB

0dBFS, R

L

= 16, HPG=4dB

-

67

-

dB

0dBFS, R

L

= 32 HPG=0dB

-

73

-

dB

0dBFS, R

L

= 16 HPG=0dB

-

20

-

dB

S/N (A-weighted)

85

95

-

dB

Output Noise Level (A-weighted , HPG=14dB)

-

106

-

dBV

Interchannel Isolation

60

80

-

dB

Interchannel Gain Mismatch

-

0

0.8

dB

Load Resistance

16

32

-



Load Capacitance (Note 23)

-

300

pF

PSRR (Note 24)

217Hz

-

70

-

dB

1kHz

-

60

-

dB

DC-offset (HPG  4dB)

1

0

1

mV

Speaker-Amp Characteristics: DAC(stereo, Note 25)  SPP/SPN pins, ALC=OFF, IVOL=0dB, OVOL=0dB,

SPKG=6dB, R

L

=8 + 10μH

Output Power

SVDD=5.0V, THD+N = 10%

-

1.57

-

W

SVDD=4.2V, THD+N = 10%

-

1.1

-

W

SVDD=4.2V, THD+N = 1%

-

0.89

-

W

SVDD=3.7V, THD+N = 1%

-

0.69

-

W

Output Voltage (3dBFS) (Note 26)

5.0

5.4

6.2

Vpp

S/(N+D) (SVDD=3.7V, Po=0.35W)

40

59

-

dB

Output Noise Level (A-weighted) (Note 27)

-

82

73

dBV

Load Resistance

8

-



Load Capacitance (Note 23)

-

300

pF

PSRR (Note 28)

217Hz

-

63

-

dB

1kHz

-

63

-

dB

DC-offset

10

0

10

mV

Current Limit (Note 29)

-

40

80

mA

Note 22. 出力電圧はAVDDに比例します。 Vout = 1.4 x AVDD Vpp(typ).

Po = 10mW @ 32, Vout = 1.6Vpp. Po = 25mW @ 32, Vout = 2.5Vpp.

Po = 20mW @ 16, Vout = 1.6Vpp. Po = 45mW @ 16, Vout = 0.85Vrms.

Note 23. 対VSS1の負荷容量です。

Note 24. PVDDに 200mVpp の正弦波を重畳した場合。

Note 25. 入力信号は左右同レベル、同位相です。

Note 26. 出力電圧はAVDDに比例します。 Vout = (SPP) – (SPN) = 3.0 x AVDD Vpp(typ).

Note 27. モノラル信号 (例えば、Lch のみ) を入力した場合、SPKG=0dB時、出力ノイズレベルは -84dBVです。

Note 28. SVDD に200mVppの正弦波を入力した場合。

Note 29. 890mW出力時にSPP pin とSPN pinがショートした際に、SVDD-VSS3間に流れる平均電流値です。

[AK4678]

MS1403-J-04 2014/12

- 13 -

Parameter

min

typ

max

Unit

Stereo Line Output Volume Characteristics:

Gain Setting

9

-

+6

dB

Step Width

1

3

5

dB

Headphone Output Volume Characteristics:

Gain Setting

62

-

+6

dB

Step Width

Gain: +6 ~ 40dB

1

2

3

dB

Gain: 40 ~ 62dB

-

2

-

dB

Speaker Output Volume Characteristics:

Gain Setting

30

-

+12

dB

Step Width

1

3

5

dB

Receiver Output Volume Characteristics:

Gain Setting

30

-

+12

dB

Step Width

1

3

5

dB

[AK4678]

MS1403-J-04 2014/12

- 14 -

Parameter

min

typ

max

Unit

Power Supply Current:

Power Up (PDN pin = “H”, All Circuits Power-up)

AVDD + DVDD + PVDD + TVDD

(Note 30)

-

6.2

-

mA

(Note 31)

-

9.6

14.4

mA

SVDD (No Load)

(Note 30)

-

3.5

-

mA

(Note 31)

-

4.2

6.3

mA

Power Down (PDN pin = “L”) (Note 32)

AVDD + PVDD + DVDD + TVDD + SVDD

-

1

10

μA

SVDD (Note 33)

-

0

10

μA

Note 30. EXT Slave Mode, fs=44.1kHz, No input, No load, PMADL = PMADR = PMDAL = PMDAR = PMPFIL =

PMEQ = PMDRC = PMLO = PMRO = PMHPL = PMHPR = PMSPK = PMRCV = PMVCM bits = “1”, PMPLL

= PMMP1 = PMMP2 = M/S = PMOSC = PMMIX = PMSRAI = PMSRAO = PMSRBI = PMSRBO = PMPCMA

= PMPCMB bits = “0”.

AVDD=3.9mA (typ), DVDD=1.4mA (typ), PVDD=0.75mA (typ), SVDD=3.5mA (typ), TVDD=0.1mA (typ).

Note 31. PLL Master Mode, Audio I/F sampling frequency =44.1kHz, PCM I/F A sampling frequency =16kHz, PCM I/F

B sampling frequency = 8kHz, No input, No load, PMADL = PMADR = PMDAL = PMDAR = PMPFIL =

PMEQ = PMDRC = PMLO = PMRO = PMHPL = PMHPR = PMSPK = PMRCV = PMVCM = PMPLL =

PMMP1 = PMMP2 = M/S = PMOSC = PMMIX = PMSRAI = PMSRAO = PMSRBI = PMSRBO = PMPCMA

= PMPCMB bits = “1”. PLL Reference Clock = MCKI = 11.2896MHz. このとき、MPWR1, MPWR2 pins の

出力電流は0mA です。

AVDD=4.6mA (typ), DVDD=4.0mA (typ), PVDD=0.78mA (typ), SVDD=4.2mA (typ), TVDD=0.2mA (typ)

Note 32. 全てのディジタル入力ピンを TVDD または VSS2に固定した時の値です。

Note 33. AVDD, DVDD, PVDD, TVDDがOFFの場合。

■ モード別の消費電力

条件: Ta=25C; AVDD=DVDD=PVDD=TVDD=1.8V, SVDD=4.2V; VSS1=VSS2=VSS3=0V; fs=44.1kHz,

fs2=16kHz, fs3=8kHz; External Slave Mode, BICK=64fs; No data input, Receiver / Speaker / Headphone = No

Load.

Mode

AVDD

[mA]

DVDD+PVDD

[mA]

TVDD

[mA]

SVDD

[mA]

Total Power

[mW]

LIN1/RIN1  ADC (Note 34)

1.93

0.74

0.1

0.003

5.0

DAC  Lineout (Note 35)

1.27

0.46

0.02

0.9

6.9

DAC  HP (Note 36)

0.82

1.21

0.02

0.003

3.7

DAC  RCV (Note 37)

1.22

0.44

0.02

1.3

8.5

DAC  SPK (Note 38)

1.75

0.44

0.02

1.35

9.4

PCM I/F A  PCM I/F B &

PCM I/F B  PCM I/F A (Note 39)

0.21

1.19

0.1

0.003

2.7

Note 34. PMVCM = PMADL = PMADR bits = “1”, PFSDO bit = “0”

Note 35. PMVCM = PMDAL = PMDAR = PMLO = PMRO bits = “1”, DASEL1-0 bits = “10”

Note 36. PMVCM = PMDAL = PMDAR = PMHPL = PMHPR bits = “1”, DASEL1-0 bits = “10”

Note 37. PMVCM = PMDAL = PMDAR = PMRCV bits = “1”, DASEL1-0 bits = “10”

Note 38. PMVCM = PMDAL = PMDAR = PMSPK bits = “1”, DASEL1-0 bits = “10”

Note 39. PMVCM = PMOSC = PMPCMA = PMSRAI = PMSRAO = PMPCMB = PMSRBI = PMSRBO bits = “1”

Table 1. モード別の消費電力 (typ)

[AK4678]

MS1403-J-04 2014/12

- 15 -

SRC特性

(Ta=25C; AVDD=PVDD= DVDD=TVDD =1.8V, SVDD=4.2V; VSS1=VSS2=VSS3=0V; Signal Frequency=1kHz;

16bit Data; Measurement Bandwidth=20Hz  FSO/2; unless otherwise specified)

Parameter

Symbol

min

typ

max

Unit

SRC Characteristics (SRCAI): SDTIA  SRCAI  SDTO

Resolution

-

16

Bits

Input Sample Rate

FSI

8

-

16

kHz

Output Sample Rate

FSO

8

-

48

kHz

THD+N (Input = 1kHz, 1dBFS, Note 40)

FSO/FSI = 44.1kHz/8kHz

-

88

-

dB

Dynamic Range (Input = 1kHz, 60dBFS, Note 40)

FSO/FSI = 44.1kHz/8kHz

-

98

-

dB

Ratio between Input and Output Sample Rate

FSO/FSI

1/2

6

-

SRC Characteristics (SRCAO): SDTI  SRCAO  SDTOA

Resolution

-

16

Bits

Input Sample Rate

FSI

8

-

48

kHz

Output Sample Rate

FSO

8

-

16

kHz

THD+N (Input = 1kHz, 1dBFS, Note 40)

FSO/FSI = 8kHz/44.1kHz

-

75

-

dB

FSO/FSI = 16kHz/8kHz

-

88

-

dB

Dynamic Range (Input = 1kHz, 60dBFS, Note 40)

FSO/FSI = 8kHz/44.1kHz

-

100

-

dB

FSO/FSI = 16kHz/8kHz

-

99

-

dB

Ratio between Input and Output Sample Rate

FSO/FSI

1/6

2

-

SRC Characteristics (SRCBI, SRCBO): SDTI  SRCBO  SDTOB, SDTIB  SRCBI  SDTO

Resolution

-

16

Bits

Input Sample Rate

FSI

8

-

48

kHz

Output Sample Rate

FSO

8

-

48

kHz

THD+N (Input = 1kHz, 1dBFS, Note 40)

FSO/FSI = 8kHz/44.1kHz

FSO/FSI = 44.1kHz/8kHz

-

75

88

-

dB

Dynamic Range (Input = 1kHz, 60dBFS, Note 40)

FSO/FSI = 8kHz/44.1kHz

FSO/FSI = 44.1kHz/8kHz

-

100

99

-

dB

Ratio between Input and Output Sample Rate

FSO/FSI

1/6

6

-

Note 40. Audio Precision System Two Cascadeを使用。

[AK4678]

MS1403-J-04 2014/12

- 16 -

フィルタ特性 (CODEC)

(Ta=25C; AVDD = PVDD =DVDD=1.7  2.0V; SVDD=3.0  5.5V, TVDD =1.6  3.6V; fs=44.1kHz; Programmable

Filter=OFF)

Parameter

Symbol

min

typ

max

Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 41)

0.16dB

PB

0

-

17.3

kHz

0.66dB

-

19.4

-

kHz

1.1dB

-

19.9

-

kHz

6.9dB

-

22.1

-

kHz

Stopband (Note 41)

SB

26.1

-

kHz

Passband Ripple

PR

-

0.16

dB

Stopband Attenuation

SA

73

-

dB

Group Delay (Note 42)

GD

-

20

-

1/fs

Group Delay Distortion

GD

-

0

-

μs

ADC Digital Filter (HPF): HPFC1-0 bits = “00”

Frequency Response

3.0dB

FR

-

3.4

-

Hz

0.5dB

-

10

-

Hz

0.1dB

-

22

-

Hz

DAC Digital Filter (LPF):

Passband (Note 41)

0.05dB

PB

0

-

20.0

kHz

6.0dB

-

22.05

-

kHz

Stopband (Note 41)

SB

24.1

-

kHz

Passband Ripple

PR

-

0.05

dB

Stopband Attenuation

SA

54

-

dB

Group Delay (Note 42)

GD

-

25

-

1/fs

DAC Digital Filter (LPF) + SCF + SMF:

Frequency Response: 0  20.0kHz

FR

-

1.0

-

dB

Note 41. 各振幅特性の周波数は fs (システムサンプリングレート)に比例します。

例えば、DAC は PB=0.454 x fs (@0.05dB). 各応答は1kHzを基準にします。

Note 42. ディジタルフィルタによる遅延演算で、ADC部はアナログ信号が入力されてから両チャネルの24ビ

ットデータが出力レジスタにセットされるまでの時間です。HPFとプログラマブルフィルタの遅延も

含まれます。DAC部は24ビットデータが入力レジスタにセットされてからアナログ信号が出力され

るまでの時間で、セレクタ (SDMIN, PFMXL/R, SRMXL/R)、DRC、5-band EQ、DATT-Aの遅延も含ま

れます。プログラマブルを通過するパスを選択した場合のGroup DelayはIIRフィルタによる位相変化

が無い場合で上記記載の値に対して、4/fs増加します。

[AK4678]

MS1403-J-04 2014/12

- 17 -

フィルタ特性 (SRC)

(Ta=25C; AVDD = PVDD =DVDD=1.7  2.0V; SVDD=3.0  5.5V, TVDD =1.6  3.6V; Programmable Filter=OFF)

Parameter

Symbol

min

typ

max

Unit

Digital Filter

Passband

0.23dB

0.985  FSO/FSI  6.000

PB

0

-

0.4583FSI

kHz

0.20dB

0.905  FSO/FSI  0.985

PB

0

-

0.4167FSI

kHz

0.13dB

0.714  FSO/FSI  0.905

PB

0

-

0.3104FSI

kHz

0.11dB

0.656  FSO/FSI  0.714

PB

0

-

0.2813FSI

kHz

0.10dB

0.492  FSO/FSI  0.656

PB

0

-

0.2167FSI

kHz

0.09dB

0.452  FSO/FSI  0.492

PB

0

-

0.1948FSI

kHz

0.07dB

0.357  FSO/FSI  0.452

PB

0

-

0.1458FSI

kHz

0.07dB

0.324  FSO/FSI  0.357

PB

0

-

0.1271FSI

kHz

0.06dB

0.226  FSO/FSI  0.324

PB

0

-

0.0729FSI

kHz

0.17dB

0.1667  FSO/FSI  0.226

PB

0

-

0.0625FSI

kHz

Stopband

0.985  FSO/FSI  6.000

SB

0.5417FSI

-

kHz

0.905  FSO/FSI  0.985

SB

0.5021FSI

-

kHz

0.714  FSO/FSI  0.905

SB

0.3958FSI

-

kHz

0.656  FSO/FSI  0.714

SB

0.3667FSI

-

kHz

0.492  FSO/FSI  0.656

SB

0.3021FSI

-

kHz

0.452  FSO/FSI  0.492

SB

0.2802FSI

-

kHz

0.357  FSO/FSI  0.452

SB

0.2813FSI

-

kHz

0.324  FSO/FSI  0.357

SB

0.2125FSI

-

kHz

0.226  FSO/FSI  0.324

SB

0.1583FSI

-

kHz

0.1667  FSO/FSI  0.226

SB

0.1271FSI

-

kHz

Stopband Attenuation

0.985  FSO/FSI  6.000

SA

87.0

-

dB

0.905  FSO/FSI  0.985

SA

88.0

-

dB

0.714  FSO/FSI  0.905

SA

87.5

-

dB

0.656  FSO/FSI  0.714

SA

86.8

-

dB

0.492  FSO/FSI  0.656

SA

86.4

-

dB

0.452  FSO/FSI  0.492

SA

86.0

-

dB

0.357  FSO/FSI  0.452

SA

86.6

-

dB

0.324  FSO/FSI  0.357

SA

86.1

-

dB

0.226  FSO/FSI  0.324

SA

85.7

-

dB

0.1667  FSO/FSI  0.226

SA

72.8

-

dB

Group Delay (Note 43)

PCM I/F A  PCM I/F B

(PMMIX bit=“0”)

GD

-

30/fs2+10.5/fs3

-

s

(PMMIX bit=“1”)

GD

-

29.5/fs2+37.5/fs3

+9.5/fs

-

s

PCM I/F B  PCM I/F A

(PMMIX bit=“0”)

GD

-

30/fs2+10.5/fs3

-

s

(PMMIX bit=“1”)

GD

-

29.5/fs2+37.5/fs3

+9.5/fs

-

s

PCM I/F A  SDTO

GD

-

29.5/fs2+11.5/fs

-

s

PCM I/F B  SDTO

GD

-

29.5/fs2+12.5/fs

-

s

PCM I/F A  5-band EQ  DATT-A  DRC

 DAC Digital Output (Note 44)

GD

-

29.5/fs2+32.5/fs

-

s

PCM I/F B  5-band EQ  DATT-A  DRC

 DAC Digital Output (Note 44)

GD

-

29.5/fs2+33.5/fs

-

s

Note 43. 入力と出力の位相ずれがない時の、L, Rのデータが入力された後のLRCK/SYNCA/SYNCBの立ち上が

りからL, Rデータを出力した後のLRCK/SYNCA/SYNCBの立ち上がりまでの時間です。

fs: LRCK周波数, fs2: SYNCA周波数, fs3: SYNCB周波数

Note 44. DACディジタルフィルタの郡遅延を含みます。

[AK4678]

MS1403-J-04 2014/12

- 18 -

DC 特性

(Ta=25C; AVDD = PVDD =DVDD=1.7  2.0V; SVDD=3.0  5.5V, TVDD =1.6  3.6V)

Parameter

Symbol

min

typ

max

Unit

High-Level Input Voltage

2.2VTVDD3.6V

VIH1

70TVDD

-

V

(Note 45)

1.6VTVDD<2.2V

VIH1

80TVDD

-

V

Low-Level Input Voltage

2.2VTVDD3.6V

VIL1

-

30TVDD

V

(Note 45)

1.6VTVDD<2.2V

VIL1

-

20TVDD

V

High-Level Output Voltage

(Note 46)(Iout=200μA)

VOH1

TVDD0.2

-

V

Low-Level Output Voltage

-

V

(Note 46)(Iout=200μA)

VOL1

-

0.2

V

(SDA pin, 2.0VTVDD3.6V: Iout=3mA)

VOL2

-

0.4

V

(SDA pin, 1.6VTVDD<2.0V: Iout=3mA)

VOL2

-

20%TVDD

V

Input Leakage Current (Note 47)

Iind

-

2

μA

Digital MIC Interface (DMDAT pin Input ; DMIC bit = “1”)

High-Level Input Voltage

Low-Level Input Voltage

VIH3

VIL3

65%AVDD

-

35%AVDD

V

Digital MIC Interface (DMCLK pin Output; DMIC bit = “1”)

High-Level Output Voltage (Iout=80μA)

Low-Level Output Voltage (Iout= 80μA)

VOH3

VOL3

AVDD0.4

-

0.4

V

Input Leakage Current (Note 47)

Iin

-

10

μA

Note 45. BICK, LRCK, SDTI, MCKI, PDN, BICKA, SYNCA, SDTIA, BICKB, SYNCB, SDTIB, SCL and SDA pins

Note 46. BICK, LRCK SDTO, SDTOA and SDTOB pins

Note 47. SYNCB, BICKB, SDTIB, SDTI, LRCK, MCKI, BICK, SCL, SDA, SDTIA, BICKA and SYNCA pins.

I/O ピン (LRCK, BICK and SDA pins) が入力状態の時です。

[AK4678]

MS1403-J-04 2014/12

- 19 -

スイッチング特性

(Ta=25C; AVDD=DVDD=PVDD=1.7 ~ 2.0V, TVDD =1.6 ~3 .6V, SVDD=3.0  5.5V; C

L

=20pF (except SDA pin) or

400pF (SDA pin); unless otherwise specified)

Parameter

Symbol

min

typ

max

Unit

PLL Master Mode (PLL Reference Clock = MCKI pin)

MCKI Input Timing

Frequency

fCLK

11.2896

-

27

MHz

Pulse Width Low

tCLKL

0.4/fCLK

-

ns

Pulse Width High

tCLKH

0.4/fCLK

-

ns

LRCK Output Timing

Frequency

fs

-

Table 7

-

kHz

DSP Mode: Pulse Width High

tLRCKH

-

tBCK

-

ns

Except DSP Mode: Duty Cycle

Duty

-

50

-

%

BICK Output Timing

Period

BCKO bit = “0”

tBCK

-

1/(32fs)

-

ns

BCKO bit = “1”

tBCK

-

1/(64fs)

-

ns

Duty Cycle

dBCK

-

50

-

%

PLL Slave Mode (PLL Reference Clock = BICK pin)

LRCK Input Timing

Frequency

fs

8

-

48

kHz

DSP Mode: Pulse Width High

tLRCKH

tBCK60

-

1/fs  tBCK

ns

Except DSP Mode: Duty Cycle

Duty

45

-

55

%

BICK Input Timing

Period

PLL3-0 bits = “0010”

tBCK

-

1/(32fs)

-

ns

PLL3-0 bits = “0011”

tBCK

-

1/(64fs)

-

ns

Pulse Width Low

tBCKL

0.4 x tBCK

-

ns

Pulse Width High

tBCKH

0.4 x tBCK

-

ns

[AK4678]

MS1403-J-04 2014/12

- 20 -

Parameter

Symbol

min

typ

max

Unit

External Slave Mode

MCKI Input Timing

Frequency

256fs

fCLK

2.048

-

12.288

MHz

512fs

fCLK

4.096

-

12.288

MHz

1024fs

fCLK

8.192

-

12.288

MHz

Pulse Width Low

tCLKL

0.4/fCLK

-

ns

Pulse Width High

tCLKH

0.4/fCLK

-

ns

LRCK Input Timing

Frequency

256fs

fs

8

-

48

kHz

512fs

fs

8

-

24

kHz

1024fs

fs

8

-

12

kHz

DSP Mode: Pulse Width High

tLRCKH

tBCK60

-

1/fs  tBCK

ns

Except DSP Mode: Duty Cycle

Duty

45

-

55

%

BICK Input Timing

Period (Note 48)

tBCK

312.5 or

1/(126fs)

-

ns

s

Pulse Width Low

tBCKL

130

-

ns

Pulse Width High

tBCKH

130

-

ns

External Master Mode

MCKI Input Timing

Frequency

256fs

fCLK

2.048

-

12.288

MHz

512fs

fCLK

4.096

-

12.288

MHz

1024fs

fCLK

8.192

-

12.288

MHz

Pulse Width Low

tCLKL

0.4/fCLK

-

ns

Pulse Width High

tCLKH

0.4/fCLK

-

ns

LRCK Output Timing

Frequency

fs

8

-

48

kHz

DSP Mode: Pulse Width High

tLRCKH

-

tBCK

-

ns

Except DSP Mode: Duty Cycle

Duty

-

50

-

%

BICK Output Timing

Period

BCKO bit = “0”

tBCK

-

1/(32fs)

-

ns

BCKO bit = “1”

tBCK

-

1/(64fs)

-

ns

Duty Cycle

dBCK

-

50

-

%

Note 48. min.値は、312.5ns または1/(126fs)sの大きい方の値です。

ページが読み込まれています...

AKM AK4678ECB 仕様

AKM AK4678ECB 仕様

関連論文

その他のドキュメント