[AK5730]
MS1577-J-03 2015/11
- 1 -
概 要
AK5730 はDCエラー検出用SAR ADC内蔵の4チャンネルのA/Dコンバータです。ライン、マイク入力に
対応し、マイクアレイアプリケーションに最適です。TDMオーディオフォーマットによりDSPと接続
が容易にできます。
特 長
1. Audio ADC
- 4チャネルオーディオADC
- 全差動入力、シングルエンド入力
- 入力電圧:
Microphone: 1.65Vrms,
LINE and Phone: 3Vrms 外付け抵抗で調整可能
Boost Input: 11.7Vrms 外付け抵抗で調整可能
- ADC特性:
S/(N+D): typ 92dB
DR, S/N: typ 100dB
- DCオフセットキャンセル用 ディジタルHPF: 独立ON/OFF fc=1Hz
2. サンプリング周波数: 8kHz ~ 48kHz
3. マスタクロック: 256fs, 384fs, 512fs or 内蔵PLL
4. マスタ/スレーブ モード
5. オーディオインタフェース: MSB First, 2’s complement
- 24bit I
2
S
- 2つのカスケード接続まで可能な24bit TDMインタフェース
6. SAR ADC
- 1ch SAR ADC with 9:1 MUX
- 基準電圧: グランド
7. マイクエラー診断機能
- オープンマイク
- バッテリーとのショート
- グランドとのショート
- 入力間のショート
- マイクバイアスの過電流
- 温度過上昇
8. プログラム可能 マイクバイアス: 5V ～ 9V (0.5V step)
9. P インタフェース: I
2
C-Bus (Ver 1.0, 400kHz mode) 又は SPI
10. 電源電圧: VDD= 3.0 3.6V
11. 動作温度範囲: Ta = 40 105C
12. パッケージ: 48pin LQFP
AK5730
4-Channel Differential Audio ADC for Line & Mic Inputs
[AK5730]
MS1577-J-03 2015/11
- 2 -
■ ブロック図
VSS1
SDTO1
LRCK
BICK
IIS/TDM
Out
IIC or SPI
I/F
SDA/CDTI
SCL/CCLK
HPF,
LPF,
Gain
IN1P
Mic
Bias,
CP
SAR
ADC
MUX
Mic.
Diags
CAD0/CSN
+5.0~9.0V
max: 10mA x 4Mic
TDMI
PLL
INT
CAD1/CDTO
Battery
SDTO2
AVDD
VSS2
DVDD
VREF
PDN
MCLKI
MUX
MCLK
CP2
CN2
CVP1
MSN
CP1
CN1
CVP2
SPI
Amp.
MPWR
VREFL
ADC2
+
-
ADC1
+
-
ADC3
+
-
ADC4
+
-
IN1N
IN2P
IN2N
IN3P
IN3N
IN4P
IN4N
INM1P
INM1N
INM2P
INM2N
INM3P
INM3N
INM4P
INM4N
VBATM
Line
Line
Mic
Mic
Figure 1. ブロック図
[AK5730]
MS1577-J-03 2015/11
- 3 -
■ ピン配置
MPWR
37
VREF
36
38
CVP2
39
NC
40
INM1P
41
IN1P
42
43
IN1N
44
INM1N
45
INM2P
46
IN2P
47
NC
35
34
33
32
31
30
29
28
27
26
VREFL
1
INM3P
2
IN3P
3
MSN
4
INM4P
5
VSS1
6
INM4N
7
VBATM
8
IN4N
9
IN4P
10
INM3N
11
23
22
21
20
19
18
17
16
15
14
13
CAD1/CDTO
PDN
CAD0/CSN
Top View
IN2N
48
IN3N
12
24
25
INM2N
CP2
AK5730VQ
TDMI
INT
BICK
MCLKI
SDTO1
LRCK
SDTO2
AVDD
SPI
DVDD
VSS2
NC
CN2
SCL/CCLK
SDA/CDTI
NC
CVP1
CP1
CN1
[AK5730]
MS1577-J-03 2015/11
- 4 -
ピン/機能
No.
Pin
Name
I/O
Function
Power Down
Status
1
VREFL
I
ADC Reference Pin. 0V
-
2
INM3P
I
Ch3 Positive Input Monitor Pin
Hi-z
3
IN3P
I
Ch3 Positive Input Pin (with DC cut capacitor)
Hi-z
4
IN3N
I
Ch3 Negative Input Pin (with DC cut capacitor)
Hi-z
5
INM3N
I
Ch3 Negative Input Monitor Pin
Hi-z
6
MSN
I
Master/Slave Control Pin
Hi-z
7
INM4P
I
Ch4 Positive Input Monitor Pin
Hi-z
8
IN4P
I
Ch4 Positive Input Pin (with DC cut capacitor)
Hi-z
9
IN4N
I
Ch4 Negative Input Pin (with DC cut capacitor)
Hi-z
10
INM4N
I
Ch4 Negative Input Monitor Pin
Hi-z
11
VSS1
-
Ground Pin 1. 0V
-
12
VBATM
I
Battery Power Monitor Pin
Hi-z
13
AVDD
-
Analog Power Supply Pin, 3.0 3.6V
通常VSS1との間に10F程度の電解コンデンサと並列に0.1Fのセラミック
コンデンサを接続して下さい。
-
14
SPI
I
Control Mode Select Pin
“L”: I
2
C Busコントロールモード, “H”: 4線シリアルコントロールモード
Hi-z
15
PDN
I
Power-Down Mode Pin
PDN pin = “L” の時、AK5730はパワーダウンモードでリセット状態になりま
す。電源立ち上げ時には必ずPDN pin = “L” によるリセットを行ってくださ
い。
Hi-z
16
CAD0
I
(SPI pin = “L”)
Chip Address 0 Pin
Hi-z
CSN
I
(SPI pin = “H”)
Chip Select Pin in serial control mode
17
CAD1
I
(SPI pin = “L”)
Chip Address 1 Pin
Hi-z
CDTO
O
(SPI pin = “H”)
Control Data Output Pin
18
TDMI
I
TDM Data Input Pin
Hi-z
19
MCLKI
I
Master Clock Input Pin
Hi-z
20
BICK
I/O
Audio Serial Data Clock Pin
Hi-z (Slave)
L出力(Master)
21
LRCK
I/O
Channel Clock Pin
Hi-z (Slave)
L出力(Master)
22
SDTO1
O
ADC Audio Serial Data Output1 Pin
L出力
23
SDTO2
O
ADC Audio Serial Data Output2 Pin
L出力
24
INT
O
Interrupt Signal Output Pin
通常は10k の抵抗を介してDVDD (3.3V)に接続してください。
Hi-z
25
SDA
I/O
(SPI pin = “L”)
Control Data Input/Output Pin
Hi-z
CDTI
I
(SPI pin = “H”)
Control Data Input Pin
[AK5730]
MS1577-J-03 2015/11
- 5 -
No.
Pin
Name
I/O
Function
Power Down
Status
26
SCL
I
(SPI pin = “L”)
Control Data Clock Pin
Hi-z
CCLK
I
(SPI pin = “H”)
Control Data Clock Pin
27
NC
-
This pin should be connected to VSS1.
-
28
CN2
I
Negative Charge Pump Capacitor Terminal Pin 2
CP2 pinとの間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗)の
部品を使用して下さい。極性付きのコンデンサを使用する場合、CP2
pin 側にコンデンサの正極端子を接続して下さい。極性のないコンデン
サも使用できます。
* 最大バイアス電圧は7.2Vです。外付けコンデンサのばらつきは許容
値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40% の
範囲にしてください。
10k
Connect to VSS
29
NC
-
This pin should be connected to VSS1.
-
30
VSS2
-
Digital Ground Pin and Charge Pump Ground Pin , 0V
-
31
DVDD
-
Digital Power Supply Pin and Charge Pump Circuit Positive Power Supply Pin
3.0V3.6V
通常VSS2との間に10F程度の電解コンデンサと並列に0.1Fのセラミ
ックコンデンサを接続して下さい。
-
32
CN1
I
Negative Charge Pump Capacitor Terminal Pin 1
CP1 pinとの間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗)の
部品を使用して下さい。極性付きのコンデンサを使用する場合、CP1
pin 側にコンデンサの正極端子を接続して下さい。極性のないコンデン
サも使用できます。
* 最大バイアス電圧は3.6Vです。外付けコンデンサのばらつきは許容
値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40%
の範囲にしてください。
10k
Connect to VSS
33
CP1
I
Positive Charge Pump Capacitor Terminal Pin 1
CN1 pinとの間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗)の
部品を使用して下さい。極性付きのコンデンサを使用する場合、CP1
pin 側にコンデンサの正極端子を接続して下さい。極性のないコンデン
サも使用できます。
* 最大バイアス電圧は3.6Vです。外付けコンデンサのばらつきは許容
値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40%
の範囲にしてください。
50k
Connect to VSS
34
CVP1
O
Charge Pump Circuit Positive Voltage Output Pin 1
VSS2との間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗)の部
品を使用して下さい。極性付きのコンデンサを使用する場合、VSS2 pin
側にコンデンサの負極端子を接続して下さい。極性のないコンデンサ
も使用できます。
* 最大バイアス電圧は7.2Vです。外付けコンデンサのばらつきは許容
値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40%
の範囲にしてください。
50k
Connect to
AVDD
35
NC
-
This pin should be connected to VSS1.
-
36
MPWR
O
MIC Power Supply Pin
通常は1.0F のセラミックコンデンサを介してVSS1に接続してくださ
い。
* 最大バイアス電圧は10Vです。外付けコンデンサのばらつきは許容
値、温度変化、バイアス電圧の違いを含めて、1.0F +20%及び-40%
の範囲にしてください。
Hi-z
[AK5730]
MS1577-J-03 2015/11
- 6 -
No.
Pin
Name
I/O
Function
Power Down
Status
37
CP2
I
Positive Charge Pump Capacitor Terminal Pin 2
CN2 pinとの間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗)
の部品を使用して下さい。極性付きのコンデンサを使用する場合、CP2
pin 側にコンデンサの正極端子を接続して下さい。極性のないコンデン
サも使用できます。
* 最大バイアス電圧は7.2Vです。外付けコンデンサのばらつきは許容
値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40%
の範囲にしてください。
5k
Connect to
CVP1
38
CVP2
O
Charge Pump Circuit Positive Voltage Output Pin 2
VSS2との間に接続する2.2Fのコンデンサは低ESR(等価直列抵抗)の
部品を使用して下さい。極性付きのコンデンサを使用する場合、VSS2
pin 側にコンデンサの負極端子を接続して下さい。極性のないコンデン
サも使用できます。
* 最大バイアス電圧は14.4Vです。外付けコンデンサのばらつきは許容
値、温度変化、バイアス電圧の違いを含めて、2.2F +20%及び-40%
の範囲にしてください。
5k
Connect to
CVP1
39
NC
-
This pin should be connected to VSS1.
-
40
INM1P
I
Ch1 Positive Input Monitor Pin
Hi-z
41
IN1P
I
Ch1 Positive Input Pin (with DC cut capacitor)
Hi-z
42
IN1N
I
Ch1 Negative Input Pin (with DC cut capacitor)
Hi-z
43
INM1N
I
Ch1 Negative Input Monitor Pin
Hi-z
44
VREF
O
Voltage Reference Pin for MPWR.
通常は1.0F のセラミックコンデンサを介してVSS1に接続してくだ
さい。
1M Connect
to AVDD
45
INM2P
I
Ch2 Positive Input Monitor Pin
Hi-z
46
IN2P
I
Ch2 Positive Input Pin (with DC cut capacitor)
Hi-z
47
IN2N
I
Ch2 Negative Input Pin (with DC cut capacitor)
Hi-z
48
INM2N
I
Ch2 Negative Input Monitor Pin
Hi-z
Note 1. 全てのディジタル入力ピンはフローティングにしないで下さい。
NC pin (内部ボンディングなし)
[AK5730]
MS1577-J-03 2015/11
- 7 -
絶対最大定格
(VSS1=VSS2=0V; Note 2)
Parameter
Symbol
min
max
Unit
Power Supplies:
Analog
AVDD
0.3
4.6
V
Digital, Charge Pump
DVDD
0.3
4.6
V
Input Current, Any Pin Except Supplies
IIN
-
10
mA
Analog Input Voltage (Note 3)
VINA
0.3
CVP1+0.3
V
Digital Input Voltage
VIND
0.3
DVDD+0.3
V
Operating Temperature (powered applied)
Ta
40
105
C
Storage Temperature
Tstg
65
150
C
Note 2. 電圧はすべてグランドピンに対する値です。VSS1 と VSS2 は必ず同じグランドに接続してください。
Note 3. CVP1: CVP1 pin 電圧。
内蔵の正電源生成回路により正電源が供給されます。(CVP1)
Mode
CVP1 pin Voltage
パワーダウン (PDN pin と RSTN bit 制御)
AVDD
通常動作
1.67 x AVDD
CVP1 pin 電圧
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、一度でもこの値を
超えた場合、その後の通常の動作は保証されません。
推奨動作条件
(VSS1=VSS2 =0V; Note 2)
Parameter
Symbol
min
typ
max
Unit
Power Supplies
Analog
AVDD
3.0
3.3
3.6
V
(Note 4)
Digital, Charge Pump
DVDD
3.0
3.3
3.6
V
Note 2. 電圧はすべてグランドピンに対する値です。VSS1 と VSS2 は必ず同じグランドに接続してください。
Note 4. AVDDとDVDDは必ず同じ電圧にしてください。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任を負いかねますので十
分ご注意下さい。
[AK5730]
MS1577-J-03 2015/11
- 8 -
アナログ特性
(Ta=25C; AVDD=DVDD =3.3V; VSS1=VSS2 =0V; MCLK =512fs, fs=48kHz, BCLK=64fs; Signal Frequency=1kHz;
24bit Data; Measurement frequency=20Hz 20kHz; unless otherwise specified; GAIN bit = “0”)
Parameter
min
typ
max
Unit
ADC Analog Characteristics (AC):
Resolution
-
-
24
Bits
Differential (Note 5)
1.55
1.65
1.75
Vrms
Input Voltage
Single-ended (Note 6)
0.77
0.82
0.87
Vrms
Gain mode (Note 7)
0.51
0.55
0.59
Vrms
Input Impedance
1.0
1.4
M
0.5dBFS Differential
86
92
-
dB
S/(N+D)
0.5dBFS Single-ended
86
92
-
dB
0.5dBFS Gain mode
86
92
-
dB
60dBFS, A-weighted Differential
93
100
-
dB
Dynamic Range
60dBFS, A-weighted Single-ended
92
99
-
dB
60dBFS, A-weighted Gain mode
92
98
-
dB
A-weighted Differential
93
100
-
dB
S/N
A-weighted Single-ended
92
99
-
dB
10mVrms input, A-weighted Gain mode
57
63
-
dB
Interchannel Isolation
90
100
-
dB
Interchannel Gain Mismatch
-
0
0.3
dB
1kHz, Differential (Note 8)
70
85
-
dB
20kHz, Differential (Note 8)
70
85
-
dB
CMRR
1kHz, Single-ended (Note 8)
65
80
-
dB
20kHz, Single-ended (Note 8)
55
65
-
dB
1kHz, Gain mode (Note 9)
65
80
-
dB
20kHz, Gain mode (Note 9)
65
80
-
dB
PSRR (1kHz, Note 10)
-
50
-
dB
MIC Power Supply:
Output DC Voltage
(Note 11)
MBS3-0 bits= “0000”
4.90
5
5.10
V
MBS3-0 bits= “0001”
5.39
5.5
5.61
V
MBS3-0 bits= “0010”
5.88
6
6.12
V
MBS3-0 bits= “0011”
6.37
6.5
6.63
V
MBS3-0 bits= “0100”
6.86
7
7.14
V
MBS3-0 bits= “0101”
7.35
7.5
7.65
V
MBS3-0 bits= “0110”
7.84
8
8.16
V
MBS3-0 bits= “0111”
8.33
8.5
8.67
V
MBS3-0 bits= “1000”
8.78
9
9.22
V
Microphone Current (for 4 channels)
0.1
-
40
mA
Output Noise Level (A-weighted)
-
-100
-94
dBV
SAR ADC Characteristics (DC):
Resolution
-
-
12
Bits
Input Voltage (Note 12)
3.2
3.3
3.4
V
Integral Nonlinearity (INL) Error
-4
-
+5
LSB
Differential Nonlinearity (DNL) Error
-2
-
+2
LSB
Note 5. IN*P pin と IN*N pinの電位差です(*=1~4)。 入力電圧はAVDDに比例し、外付けの抵抗で調節できま
す。Vin = 0.5 × AVDD Vrms (typ).
Note 6.シングルエンド入力時はIN*P pin と IN*N pin はコモン電圧に接続してください。入力電圧は外付けの
抵抗で調節できます。STD* bit = “1”の時、入力電圧はAVDDに比例します。
Vin = 0.25 × AVDD Vrms (typ).
Note 7. IN*P pin と IN*N pin の電位差です。入力電圧は外付けの抵抗で調節できます。
GAIN* bit = “1”の時、入力電圧 = 0.55Vrms = 0.167 × AVDD Vrms (typ)です。
Note 8. 1kHz, 1.0Vpp の信号を同位相でIN*N pin と IN*P pin に入力した時の値です。
CMRR は減衰レベルが0dB = -7.5dBFS として計算されます。(1Vpp= -7.5dBFS).
[AK5730]
MS1577-J-03 2015/11
- 9 -
Note 9. 1kHz, 0.5Vpp の信号をIN+ pinに入力した時の値です。IN- pin はコモン電圧に接続してください。CMRR
は減衰レベルが0dB = -4dBFS として計算されます。(1Vpp= -4dBFS)
Note 10. AVDD, DVDDに1kHz, 100mVppの正弦波を重畳した場合です。
Note 11. MBS3-0 bits が “0000” / “0001” / “0010” / “0011” / “0100” / “0101” / “0110” / “0111”/ “1000”の時、
DC出力電圧 (typ) は 1.52 / 1.67 / 1.82 / 1.97 / 2.12 / 2.27 / 2.42 / 2.58/ 2.73 × AVDD(V)になります。
MBS3-0 bits が “0000” / “0001” / “0010” / “0011” / “0100” / “0101” / “0110” / “0111”の時、
DC出力電圧 のmin, max 値は typ.値 の±2.0%になります。
MBS3-0 bits が “1000”の時、DC出力電圧 のmin, max 値は typ.値 の±2.5% になります。
Note 12. 入力電圧は0V～AVDDの範囲で設定でき、外付けの抵抗で調節できます。
Vin = 1.00 × AVDD (Vpp). SAR ADCは100mV以上の入力電圧で動作します。
[AK5730]
MS1577-J-03 2015/11
- 10 -
フィルタ特性
(Ta=25C; AVDD=DVDD=3.03.6V; VSS1=VSS2 =0V; fs=48kHz)
Parameter
Symbol
min
typ
max
Unit
ADC Digital Filter (Decimation LPF):
Passband (20HNote 13)
0.13dB
-0.2dB
-3.0dB
PB
0
-
-
-
19.4
22.8
18.0
-
-
kHz
kHz
kHz
Stopband
SB
28
-
-
kHz
Passband Ripple
PR
-
-
0.04
dB
Stopband Attenuation
SA
68
-
-
dB
Group Delay (21HNote 14)
GD
-
16.4
-
1/fs
Group Delay Distortion
GD
-
0
-
s
ADC Digital Filter (HPF):
Frequency Response (22HNote 13)
-3dB
-0.1dB
FR
-
-
1.0
7.1
-
-
Hz
Hz
Note 13. 各振幅特性の周波数は fs (システムサンプリングレート)に比例します。
例えば、19.4kHz (@-0.2dB)=0.404 fsです。
Note 14. ディジタルフィルタによる演算遅延で、ADC部はアナログ信号が入力されてから両チャネルの24bit
データが出力レジスタにセットされるまでの時間です。
DC特性
(Ta=-40~+105C; AVDD=DVDD=3.03.6V; VSS1=VSS2 =0V)
Parameter
Symbol
min
typ
max
Unit
High-Level Input Voltage
Low-Level Input Voltage
VIH
VIL
70%DVDD
-
-
-
-
30%DVDD
V
V
High-Level Output Voltage ( Iout=-400A)
Low-Level Output Voltage
(Iout= 400A(except SDA, INT pin),
3mA(SDA, INT pin))
VOH
VOL
DVDD-0.4
-
-
-
-
0.4
V
V
Input Leakage Current
Iin
-
-
10
A
(Ta=25C; AVDD=DVDD=3.3V; VSS1=VSS2 =0V)
Power Supplies
Parameter
min
typ
max
Unit
Power Supply Current
Normal Operation (PDN pin = “H”)
DVDD (Microphone Current=40mA)
DVDD (Microphone Current=100A)
AVDD
Power-Down Mode (PDN pin = “L”; Note 15)
DVDD
AVDD
-
-
-
-
-
183
22
9
3
0
225
36
13.5
20
20
mA
mA
mA
A
A
Note 15. クロックピンを含めた全てのディジタル入力 (MCLKI, BICK, LRCK, TDMI) をDVDDまたはVSSに固定した場
合の値です。
[AK5730]
MS1577-J-03 2015/11
- 11 -
スイッチング特性
(Ta=-40+105C; AVDD=DVDD=3.03.6V; VSS1=VSS2 =0V; C
L
=20pF)
Parameter
Symbol
min
typ
max
Unit
Master Clock Timing
External Clock
256fs:
Pulse Width Low
Pulse Width High
384fs:
Pulse Width Low
Pulse Width High
512fs:
Pulse Width Low
Pulse Width High
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
2.048
32
32
3.072
22
22
4.096
16
16
-
-
-
-
-
-
-
-
-
12.288
-
-
18.432
-
-
24.576
-
-
MHz
ns
ns
MHz
ns
ns
MHz
ns
ns
LRCK Timing (Slave mode)
Stereo mode
(TDM1/0 bit = “00”)
frequency
Duty Cycle
fs
Duty
8
45
-
-
48
55
kHz
%
TDM256 mode (Note 16)
(TDM1/0 bit = “01”)
LRCK frequency
“H” time
“L” time
fs
tLRH
tLRL
8
1/256fs
1/256fs
-
-
-
48
-
-
kHz
ns
ns
LRCK Timing (Master Mode)
Stereo mode
(TDM1/0 bit = “00”)
Normal Speed Mode
Duty Cycle
fs
Duty
8
-
-
50
48
-
kHz
%
TDM256 mode (Note 16)
(TDM1/0 bit = “01”)
LRCK frequency
“H” time (Note 17)
fs
tLRH
8
-
-
1/8fs
48
-
kHz
ns
Note 16. マスタモード時は256fs/512fsのマスタクロックを入力してください。
Note 17. I
2
Sフォーマット時は“L” timeです。
[AK5730]
MS1577-J-03 2015/11
- 12 -
Parameter
Symbol
min
typ
max
Unit
Audio Interface Timing (Slave mode)
Stereo mode (TDM1/0 bit = “00”)
BICK Period
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “” (Note 18)
BICK “” to LRCK Edge (Note 18)
LRCK Edge to SDTO(MSB)(Except I
2
S mode)
BICK “” to SDTO
tBCK
tBCKL
tBCKH
tLRB
tBLR
tLRS
tBSD
320
128
128
20
20
-
-
-
-
-
-
-
-
-
-
-
-
-
-
20
20
ns
ns
ns
ns
ns
ns
ns
TDM256 mode (TDM1/0 bit = “01”)
BICK Period
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “” (Note 18)
BICK “” to LRCK Edge (Note 18)
SDTO Setup time BICK “”
SDTO Hold time BICK “”
TDMI Hold Time
TDMI Setup Time
tBCK
tBCKL
tBCKH
tLRB
tBLR
tBSS
tBSH
tSDH
tSDS
80
32
32
20
20
16.3
16.3
10
10
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
ns
ns
ns
ns
ns
ns
ns
ns
ns
Audio Interface Timing (Master mode)
Stereo mode (TDM1/0 bit = “00”)
BICK Frequency
BICK Duty
BICK “” to LRCK
BICK “” to SDTO
fBCK
dBCK
tMBLR
tBSD
-
-
20
20
64fs
50
-
-
-
-
20
20
Hz
%
ns
ns
TDM256 mode (TDM1/0 bit = “01”)
BICK Frequency
BICK Duty
BICK “” to LRCK
SDTO Setup time BICK “”
SDTO Hold time BICK “”
TDMI Hold Time
TDMI Setup Time
fBCK
dBCK
tMBLR
tBSS
tBSH
tSDH
tSDS
-
-
-20
16.3
16.3
10
10
256fs
50
-
-
-
-
-
-
-
20
-
-
-
-
Hz
%
ns
ns
ns
ns
ns
Note 18. この規格値はLRCKのエッジとBICKの“”が重ならないように規定しています。
[AK5730]
MS1577-J-03 2015/11
- 13 -
Parameter
Symbol
min
typ
max
Unit
Control Interface Timing (4-wire serial mode)
CCLK Period
CCLK Pulse Width Low
CCLK Pulse Width High
CDTI Setup Time
CDTI Hold Time
CSN “H” Time
CSN “” to CCLK “”
CCLK “” to CSN “”
CDTO Delay
CSN “” to CDTO Hi-Z
tCCK
tCCKL
tCCKH
tCDS
tCDH
tCSW
tCSS
tCSH
tDCD
tCCZ
200
80
80
50
50
150
50
50
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
45
70
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Control Interface Timing (I
2
C Bus):
SCL Clock Frequency
Bus Free Time Between Transmissions
Start Condition Hold Time (prior to first clock pulse)
Clock Low Time
Clock High Time
Setup Time for Repeated Start Condition
SDA Hold Time from SCL Falling (Note 19)
SDA Setup Time from SCL Rising
Rise Time of Both SDA and SCL Lines
Fall Time of Both SDA and SCL Lines
Setup Time for Stop Condition
Pulse Width of Spike Noise Suppressed by Input Filter
Capacitive load on bus
fSCL
tBUF
tHD:STA
tLOW
tHIGH
tSU :STA
tHD :DAT
tSU :DAT
tR
tF
tSU:STO
tSP :I
2
C
Cb
-
1.3
0.6
1.3
0.6
0.6
0
0.1
-
-
0.6
0
-
-
-
-
-
-
-
-
-
-
-
-
-
-
400
-
-
-
-
-
-
-
1.0
0.3
-
50
400
kHz
s
s
s
s
s
s
s
s
s
s
ns
pF
Power-down & Reset Timing
PDN Pulse Width (Note 20)
PDN “” to SDTO valid (FS1/0bit=“00”) (Note 21)
PDN “” to SDTO valid (FS1/0bit=“01”) (Note 21)
PDN “” to SDTO valid (FS1/0bit=“10”) (Note 21)
Pulse Width of Spike Noise Suppressed by Input Filter
tPD
tPDV
tSP :PD
150
-
-
-
0
-
3153
2098
1729
-
-
-
-
-
20
ns
1/fs
1/fs
1/fs
ns
Note 19. データは最低300ns (SCLの立下り時間)の間、保持されなければなりません。
Note 20. AK5730は電源投入時にPDN pin を “L” に設定することでリセットされます。
Note 21. PDN pin を立ち上げてからのLRCKクロックの “” の回数です。
Note 22. I
2
C-busはNXP B.V.の商標です。
[AK5730]
MS1577-J-03 2015/11
- 14 -
■ タイミング波形
1/fCLK
tCLKL
VIH
tCLKH
MCLKI
VIL
1/fs
LRCK
VIH
VIL
tBCK
tBCKL
VIH
tBCKH
BICK
VIL
tdLRKL
tdLRKH
Duty
= tdLRKH (or tdLRKL) x fs x 100
Figure 2. クロックタイミング (TDM1/0 bits = “00” & Slave mode)
1/fCLK
tCLKL
VIH
tCLKH
MCLKI
VIL
1/fs
LRCK
VIH
VIL
tLRL
tLRH
tBCK
tBCKL
VIH
tBCKH
BICK
VIL
Figure 3. クロックタイミング (Except TDM1/0 bits = “00” & Slave mode)
[AK5730]
MS1577-J-03 2015/11
- 15 -
1/fCLK
tCLKL
VIH
tCLKH
MCLKI
VIL
1/fBCK
tdBCKL
tdBCKH
BICK
50%DVDD
1/fs
LRCK
50%DVDD
tdLRKL
tdLRKH
Duty
= tdLRKH (or tdLRKL) x fs x 100
dBCK
= tdBCKH (or tdBCKL) x fs x 100
Figure 4. クロックタイミング (TDM1/0 bits = “00” & Master mode)
1/fCLK
tCLKL
VIH
tCLKH
MCLKI
VIL
1/fs
LRCK
50%DVDD
tLRH
1/fBCK
tdBCKL
tdBCKH
BICK
50%DVDD
dBCK
= tdBCKH (or tdBCKL) x fs x 100
Figure 5. クロックタイミング (Except TDM1/0 bits = “00” & Master mode)
[AK5730]
MS1577-J-03 2015/11
- 16 -
tLRB
LRCK
VIH
BICK
VIL
tLRS
SDTO
50%DVDD
tBSD
VIH
VIL
tBLR
Figure 6. オーディオインタフェースタイミング (TDM1/0 bits = “00” & Slave mode)
tLRB
LRCK
VIH
BICK
VIL
SDTO
50%DVDD
tBSS
VIH
VIL
tBLR
tSDS
TDMI
VIH
VIL
tSDH
tBSH
Figure 7. オーディオインタフェースタイミング (Except TDM1/0 bits = “00” & Slave mode)
[AK5730]
MS1577-J-03 2015/11
- 17 -
LRCK
BICK
SDTO
tBSD
tMBLR
50%DVDD
50%DVDD
50%DVDD
Figure 8. オーディオインタフェースタイミング (TDM1/0 bits = “00” & Master mode)
LRCK
BICK
SDTO
tBSH
tMBLR
50%DVDD
50%DVDD
50%DVDD
TDMI
tSDH
tSDS
VIH
VIL
tBSS
Figure 9. オーディオインタフェースタイミング (Except TDM1/0 bits = “00” & Master mode)
[AK5730]
MS1577-J-03 2015/11
- 18 -
tCCKL
CSN
CCLK
tCDS
CDTI
tCDH
tCSS
C0
A4
tCCKH
CDTO
Hi-Z
R/W
C1
VIH
VIL
VIH
VIL
VIH
VIL
tCCK
Figure 10. WRITE/READコマンド入力タイミング(4-wire serial mode)
tCSW
CSN
CCLK
CDTI
D2
D0
tCSH
CDTO
Hi-Z
D1
D3
VIH
VIL
VIH
VIL
VIH
VIL
Figure 11. WRITEデータ入力タイミング (4-wire serial mode)
CSN
CCLK
tDCD
CDTO
D7
D6
CDTI
A1
A0
D5
Hi-Z
50%DVDD
VIH
VIL
VIH
VIL
VIH
VIL
Figure 12. READデータ入力タイミング1 (4-wire serial mode)
[AK5730]
MS1577-J-03 2015/11
- 19 -
CSN
CCLK
tCCZ
CDTO
D2
D1
CDTI
D0
D3
tCSW
tCSH
50%DVDD
VIH
VIL
VIH
VIL
VIH
VIL
Figure 13. READ データ入力タイミング 2 (4-wire serial mode)
tHIGH
SCL
SDA
VIH
tLOW
tBUF
tHD:STA
tR
tF
tHD:DAT
tSU:DAT
tSU:STA
Stop
Start
Start
Stop
tSU:STO
VIL
VIH
VIL
tSP: I
2
C
Figure 14. I
2
C バス タイミング
tPD
VIL
PDN
tPDV
SDTO
50%DVDD
VIH
tSP: PD
Figure 15. パワーダウン & リセットタイミング
[AK5730]
MS1577-J-03 2015/11
- 20 -
機能説明
■ システムクロック
マスタモードとスレーブモードの切り替えはMSN pin で行います。MSN pin = “H” でマスタモード、“L” でスレーブモー
ドです。
スレーブモード時、AK5730に必要とされるクロックは内蔵のPLLを使用する場合としない場合（PLL1-0 bits） で
異なります。
(1) PLLを使用しない場合
クロックとしてMCLKI, BICK, LRCK (fs)を入力します。MCLKIとLRCKは同期する必要はありますが、位相
を合わせる必要はありません。電源を立ち上げリセット解除した後は、MCLKI, LRCK, BICKが入力されるまでパワ
ーダウンモードです。
(2) PLLを使用する場合
クロックとしてBICKとLRCKを入力します。電源を立ち上げリセット解除した後は、BICK , LRCKが入力されるま
でパワーダウンモードです。
Table 1 にサンプリング周波数fsとマスタクロックMCLK周波数、ビットクロックBICK周波数の関係を記します。サンプリ
ングレートはFS0 bit と FS1 bit で設定します (Table 3)。
マスタモード時、AK5730に必要とされるクロックはMCLKI のみです。CKS 1-0 bit でマスタクロック周波数
を(Table 2)、FS1-0 bitでサンプリング周波数を設定します。電源を立ち上げリセット解除した後は、MCLKI が入
力されるまでパワーダウンモードです。TDM256 modeのときはマスタクロック周波数を256fsとしてください。
LRCK
MCLK (MHz)
BICK (MHz)
fs
256fs
384fs
512fs
64fs
8kHz
2.048
3.072
4.096
0.512
32kHz
8.192
12.288
16.384
2.048
44.1kHz
11.2896
16.9344
22.5792
2.8224
48kHz
12.288
18.432
24.576
3.072
Table 1. システムクロック例
CKS1 bit
CKS0 bit
Clock Speed
0
0
256fs
0
1
384fs
1
0
512fs
(default)
1
1
(reserved)
Table 2. マスタクロックコントロール (Master Mode)
FS1 bit
FS0 bit
Sampling Rate
0
0
24kHz – 48kHz
(default)
0
1
12kHz – 24kHz
1
0
8kHz – 12kHz
1
1
8kHz – 12kHz (reserved)
Table 3. サンプリングレート (fs)
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
-
24
-
25
-
26
-
27
-
28
-
29
-
30
-
31
-
32
-
33
-
34
-
35
-
36
-
37
-
38
-
39
-
40
-
41
-
42
-
43
-
44
-
45
-
46
-
47
-
48
-
49
-
50
