[AK5720]
MS1641-J-01 2014/12
- 1 -
1. 概 要
AK5720はディジタルオーディオ機器用に開発された低電圧24bit A/Dコンバータです。AK5720は、ゲイ
ンアンプを内蔵していますので、マイク等を使用するアプリケーションには最適です。アナログ入力は
シングルエンドになっており、外付け部品をほとんど必要としません。また、AK5720は16pin TSSOP
パッケージを採用しておりますので、機器の小型化には最適です。
2. 特 長
1. 分解能 : 24bits
2. 録音側機能
ゲインアンプ (0dB or 15dB)
オフセットキャンセル用HPF内蔵 (fc=1.0Hz@fs=48kHz)
3. 2ch ADC
シングルエンド入力
入力レベル: 1.8Vpp@VA=3.0V (= 0.6 × VA)、3.0Vpp @VA=5.0V (= 0.6 × VA)
S/(N+D): 94dB
DR, S/N: 102dB
4. マスタクロック: 256fs/384fs/512fs/768fs
5. サンプリング周波数: 8kHz 96kHz
6. オーディオデータフォーマット: MSB First, 2’s compliment
24bit 前詰め, I
2
S or TDM
7. 電源電圧
VA, VD: 2.7 5.5V (typ. 3V, 5V)
8. 消費電流: 6.1mA (VA=VD=5.0V, fs=48kHz)
9. 動作温度範囲: Ta = 40 105C
10. パッケージ: 16pin TSSOP
LIN
VCOM
VA
VSS
MCLK
SDTO
BICK
LRCK
VD
Clock Divider
PDN
RIN
DIF/TDMI
GSEL
ADC
HPF
IIIS/TDM
Out
FSEL
CKS
REGO
Regulator
96kHz 24bit ADC
AK5720
[AK5720]
MS1641-J-01 2014/12
- 2 -
3. 目 次
1. 概 要 ........................................................................................................................................................... 1
2. 特 長 ........................................................................................................................................................... 1
3. 目 次 ............................................................................................................................................................... 2
4. ピン配置と機能説明 ....................................................................................................................................... 3
■ オーダリングガイド ...................................................................................................................................... 3
■ ピン配置 .......................................................................................................................................................... 3
■ 機能説明 .......................................................................................................................................................... 4
■ 使用しないピンの処理について .................................................................................................................. 4
5. 絶対最大定格 ................................................................................................................................................... 5
6. 推奨動作条件 ................................................................................................................................................... 5
7. アナログ特性 (VA=VD=5.0V) ....................................................................................................................... 6
8. アナログ特性 (VA=VD=3.0V) ....................................................................................................................... 7
9. フィルタ特性(fs=48kHz) ................................................................................................................................. 8
10. フィルタ特性 (fs=96kHz) ............................................................................................................................ 9
11. DC特性 ......................................................................................................................................................... 9
12. スイッチング特性 ..................................................................................................................................... 10
■ タイミング波形 ............................................................................................................................................ 12
13. 機能説明 ..................................................................................................................................................... 16
■ システムクロック ........................................................................................................................................ 16
■ オーディオインタフェースフォーマット ................................................................................................ 16
■ ディジタルHPF ............................................................................................................................................. 18
■ パワーダウン ................................................................................................................................................ 18
■ システムリセット ........................................................................................................................................ 19
■ TDM カスケードモード .............................................................................................................................. 19
14. システム設計 ............................................................................................................................................. 21
15. パッケージ ................................................................................................................................................. 23
■ 外形寸法図 .................................................................................................................................................... 23
■ 材質・メッキ仕様 ........................................................................................................................................ 23
■ マーキング .................................................................................................................................................... 24
16. 改訂履歴 ..................................................................................................................................................... 24
重要な注意事項 ..................................................................................................................................................... 25
[AK5720]
MS1641-J-01 2014/12
- 3 -
4. ピン配置と機能説明
■ オーダリングガイド
AK5720 –40 +105C 16pin TSSOP (0.65mm pitch)
AKD5720 AK5720用評価ボード
■ ピン配置
1
VCOM
RIN
VSS
LIN
VA
VD
GSEL
REGO
Top
View
2
3
4
5
6
7
8
CKS
FSEL
BICK
MCLK
LRCK
SDTO
16
15
14
13
12
11
10
9
DIF/TDMI
PDN
[AK5720]
MS1641-J-01 2014/12
- 4 -
■ 機能説明
No.
ピン名称
I/O
機 能
パワーダウン ステータス
1
VCOM
O
ADC Common Voltage Output Pin
Pull-down to VSS with
NMOS (0.5kΩ)
2
RIN
I
Rch Input Pin
Hi-z
3
LIN
I
Lch Input Pin
Hi-z
4
VSS
-
Ground Pin
-
5
VA
-
Analog Power Supply Pin
-
6
VD
-
Digital Power Supply Pin
-
7
GSEL
I
Input Gain Select Pin
“L”: 0dB, “H”: +15dB
Hi-z
8
REGO
O
Regulator Output Pin
Pull-down to VSS with
500Ω
9
SDTO
O
Audio Serial Data Output Pin
“L” (VSS)
10
LRCK
I/O
Input/Output Channel Clock Pin
Hi-z
11
MCLK
I
Master Clock Input Pin
Hi-z
12
BICK
I/O
Audio Serial Data Clock Pin
Hi-z
13
PDN
I
Reset & Power Down Pin
“L”: Reset & Power down, “H” : Normal operation
Hi-z
14
DIF/TDMI
I
Audio Data Format Select Pin
“L”: MSB justified, “H”: I
2
S
Hi-z
TDM Data Input Pin
Hi-z
15
FSEL
I
Digital Filter select Pin
“L”: Sharp Roll-Off, “H”: Short Delay Sharp Roll-Off
Hi-z
16
CKS
I
Mode Select Pin
ピンに付く寄生容量は20pF以下としてください。
Hi-z
注: ディジタル入力ピンはフローティングにしないで下さい。
注: テストモードに入らないようにPDN pin = “H” 時は GSEL pin を “H” か “L” に固定してください。
■ 使用しないピンの処理について
使用しない入力ピンは下記のように処理して下さい。
区分
ピン名
設定
Analog
RIN
オープン
LIN
オープン
[AK5720]
MS1641-J-01 2014/12
- 5 -
5. 絶対最大定格
(VSS=0V; Note 1)
Parameter
Symbol
min
max
Unit
電源電圧
アナログ電源
ディジタル電源
VA
VD
−0.3
−0.3
6.0
6.0
V
V
入力電流 (電源ピンを除く)
IIN
-
10
mA
アナログ入力電圧 (LIN, RIN pins)
VINA
−0.3
VA+0.3
V
ディジタル入力電圧
VIND
−0.3
VD+0.3
V
動作周囲温度
Ta
−40
105
C
保存温度
Tstg
−65
150
C
Note 1. 電圧はすべてグランドピンに対する値です。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は保証されま
せん。
REGO pinに2.5Vを超える電圧がかかった場合、デバイスを破壊することがあります。
6. 推奨動作条件
(VSS=0V; Note 1)
Parameter
Symbol
min
typ
max
Unit
電源電圧
アナログ電源 (VA pin)
ディジタル電源 (VD pin)
VA
VD
2.7
2.7
3 or 5
3 or 5
5.5
VA
V
V
Note 1. 電圧はすべてグランドピンに対する値です。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分ご
注意下さい。
[AK5720]
MS1641-J-01 2014/12
- 6 -
7. アナログ特性 (VA=VD=5.0V)
(特記なき場合はTa=25C; VA=VD=5.0V; fs=48kHz, 96kHz; BICK=64fs; Signal Frequency=1kHz; 24bit Data;
Measurement frequency=20Hz20kHz at fs=48kHz, 40Hz40kHz at fs=96kHz)
Parameter
min
typ
max
Unit
ADC Analog Input Characteristics:
Resolution
24
Bits
Input Voltage
(Note 2)
Gain = 0dB
2.７
3.0
3.3
Vpp
Gain = +15dB
0.48
0.53
0.58
S/(N+D)
(1.0dBFS)
VA=5V
Gain = 0dB
fs=48kHz,
fs=96kHz
84
-
94
92
dB
dB
VA=5V
Gain =
+15dB
fs=48kHz
fs=96kHz
74
-
84
80
dB
dB
DR (60dBFS)
VA=5V
Gain = 0dB
fs=48kHz,
A-weighted
fs=96kHz
94
-
102
99
dB
dB
VA=5V
Gain =
+15dB
fs=48kHz,
A-weighted
fs=96kHz
83
-
91
86
dB
dB
S/N
VA=5V
Gain = 0dB
fs=48kHz,
A-weighted
fs=96kHz
94
-
102
99
dB
dB
VA=5V
Gain =
+15dB
fs=48kHz,
A-weighted
fs=96kHz
83
-
91
86
dB
dB
Input Resistance
Gain = 0dB
fs=48kHz
fs=96kHz
29
-
41
28
k
k
Gain =
+15dB
fs=48kHz
fs=96kHz
15
-
22
13
k
k
Interchannel Isolation (RIN, LIN)
Gain = 0dB
90
110
dB
Gain = +15dB
90
dB
Interchannel Gain Mismatch (RIN, LIN)
0
0.5
dB
Gain Drift
100
-
ppm/C
Power Supply Rejection (Note 3)
-
50
dB
Power Supplies
Power Supply Current
Normal Operation (PDN pin = “H”)
VA
VD (fs=48kHz)
VD (fs=96kHz)
Power down mode (PDN pin = “L”) (Note 4)
VA+VD
3.8
2.3
4.4
10
5.7
3.5
6.7
100
mA
mA
mA
A
Note 2. アナログ入力電圧のフルスケール値(0dB)です。VA電圧に比例します。Vin = 0.6 × VA (Vpp)。
Note 3. VA, VDに1kHz, 50mVppの正弦波を重畳した場合です。
Note 4. 全てのディジタル入力ピンをVDまたはVSSに固定した時の値です。
[AK5720]
MS1641-J-01 2014/12
- 7 -
8. アナログ特性 (VA=VD=3.0V)
(特記なき場合は Ta=25C; VA=VD=3.0V; fs=48kHz, 96kHz; BICK=64fs; Signal Frequency=1kHz; 24bit Data;
Measurement frequency=20Hz20kHz at fs=48kHz, 40Hz40kHz at fs=96kHz)
Parameter
min
typ
max
Unit
ADC Analog Input Characteristics:
Resolution
24
Bits
Input Voltage
(Note 2)
Gain = 0dB
1.65
1.8
1.95
Vpp
Gain = +15dB
0.29
0.32
0.35
S/(N+D)
(1.0dBFS)
VA=3V
Gain = 0dB
fs=48kHz,
fs=96kHz
84
-
94
92
dB
dB
VA=3V
Gain =
+15dB
fs=48kHz
fs=96kHz
71
-
81
77
dB
dB
DR (60dBFS)
VA=3V
Gain = 0dB
fs=48kHz,
A-weighted
fs=96kHz
90
-
98
95
dB
dB
VA=3V
Gain =
+15dB
fs=48kHz,
A-weighted
fs=96kHz
-
-
86
81
dB
dB
S/N
VA=3V
Gain = 0dB
fs=48kHz,
A-weighted
fs=96kHz
90
-
98
95
dB
dB
VA=3V
Gain =
+15dB
fs=48kHz,
A-weighted
fs=96kHz
-
-
86
81
dB
dB
Input Resistance
Gain = 0dB
fs=48kHz
fs=96kHz
29
-
41
28
k
k
Gain =
+15dB
fs=48kHz
fs=96kHz
15
-
22
13
k
k
Interchannel Isolation
Gain = 0dB
90
110
dB
Gain = +15dB
90
dB
Interchannel Gain Mismatch
0
0.5
dB
Gain Drift
100
-
ppm/C
Power Supply Rejection (Note 3)
-
50
dB
Power Supplies
Power Supply Current
Normal Operation (PDN pin = “H”)
VA
VD (fs=48kHz)
VD (fs=96kHz)
Power down mode (PDN pin = “L”) (Note 4)
VA+VD
3.4
1.9
3.7
10
5.1
2.9
5.6
100
mA
mA
mA
A
Note 2. アナログ入力電圧のフルスケール値(0dB)です。VA電圧に比例します。Vin = 0.6 × VA (Vpp)。
Note 3. VA, VDに1kHz, 50mVppの正弦波を重畳した場合です。
Note 4. 全てのディジタル入力ピンをVDまたはVSSに固定した時の値です。
[AK5720]
MS1641-J-01 2014/12
- 8 -
9. フィルタ特性(fs=48kHz)
(Ta=25C; VA=VD=2.75.5V, fs=48kHz)
Parameter
Symbol
min
typ
max
Unit
ADC Digital Filter (Decimation LPF): SHARP ROLL-OFF(FSEL pin=“L”)
Passband (Note 5)
±0.16dB
PB
0
-
18.8
kHz
0.28dB
-
20.0
-
kHz
3.0dB
-
22.8
-
kHz
Stopband (Note 5)
SB
28.4
-
-
kHz
Stopband Attenuation
SA
71
-
-
dB
Group Delay Distortion 0 ~ 20.0kHz
GD
-
0
-
1/fs
Group Delay (Note 6)
GD
-
15.5
-
1/fs
ADC Digital Filter (Decimation LPF): SHORT DELAY SHARP ROLL-OFF FILTER(FSEL pin=“H”)
Passband (Note 5)
±0.16dB
PB
0
-
18.8
kHz
0.28dB
-
20.0
-
kHz
3.0dB
-
22.8
-
kHz
Stopband (Note 5)
SB
28.4
-
kHz
Stopband Attenuation
SA
72
-
dB
Group Delay Distortion 0 ~ 20.0kHz
GD
-
-
2.4
1/fs
Group Delay (Note 6)
GD
-
5.5
-
1/fs
ADC Digital Filter (HPF):
Frequency Response
3.0dB
FR
-
1.0
-
Hz
0.5dB
-
2.5
-
Hz
(Note 5)
0.1dB
-
6.5
-
Hz
Note 5. 各振幅特性の周波数は fs (システムサンプリングレート)に比例します。
例えば、PB=0.45 × fs(@1.0dB)です。
Note 6. ディジタルフィルタによる演算遅延で、アナログ信号が入力されてから両チャネルの24bitデー
タが出力レジスタにセットされるまでの時間でHPFによる群遅延も含みます。
[AK5720]
MS1641-J-01 2014/12
- 9 -
10. フィルタ特性 (fs=96kHz)
(Ta=25C; VA=VD=2.75.5V, fs=96kHz)
Parameter
Symbol
min
typ
max
Unit
ADC Digital Filter (Decimation LPF): SHARP ROLL-OFF(FSEL pin=“L”)
Passband (Note 5)
±0.16dB
PB
0
-
37.6
kHz
0.28dB
-
40.0
-
kHz
3.0dB
-
45.6
-
kHz
Stopband (Note 5)
SB
56.8
-
-
kHz
Stopband Attenuation
SA
71
-
-
dB
Group Delay Distortion 0 ~ 20.0kHz
GD
-
0
-
1/fs
Group Delay (Note 6)
GD
-
15.5
-
1/fs
ADC Digital Filter (Decimation LPF): SHORT DELAY SHARP ROLL-OFF FILTER(FSEL pin=“H”)
Passband (Note 5)
±0.16dB
PB
0
-
37.6
kHz
0.28dB
-
40.0
-
kHz
3.0dB
-
45.6
-
kHz
Stopband (Note 5)
SB
56.8
-
kHz
Stopband Attenuation
SA
72
-
dB
Group Delay Distortion 0 ~ 20.0kHz
GD
-
-
2.4
1/fs
Group Delay (Note 6)
GD
-
5.5
-
1/fs
ADC Digital Filter (HPF):
Frequency Response
3.0dB
FR
-
2.0
-
Hz
0.5dB
-
5.0
-
Hz
(Note 5)
0.1dB
-
13.0
-
Hz
Note 5. 各振幅特性の周波数は fs (システムサンプリングレート)に比例します。
例えばPB=0.45 × fs(@1.0dB)です。
Note 6. ディジタルフィルタによる演算遅延で、アナログ信号が入力されてから両チャネルの24bitデータが出力
レジスタにセットされるまでの時間でHPFによる群遅延も含みます。
11. DC特性
(Ta=25C; VA=VD=2.75.5V)
Parameter
Symbol
min
typ
max
Unit
ハイレベル入力電圧
ローレベル入力電圧
VIH
VIL
75VD
-
-
-
-
25VD
V
V
ハイレベル出力電圧 Iout=80A
ローレベル出力電圧 Iout=80A
VOH
VOL
VD0.4
-
-
-
-
0.4
V
V
入力リーク電流
Iin
-
-
10
A
[AK5720]
MS1641-J-01 2014/12
- 10 -
12. スイッチング特性
(特記なき場合はTa=40+105C; VA=VD=2.75.5V; C
L
=20pF)
Parameter
Symbol
min
typ
max
Unit
Master Clock Timing
Master Clock 256fs:
Pulse Width Low
Pulse Width High
384fs:
Pulse Width Low
Pulse Width High
512fs:
Pulse Width Low
Pulse Width High
768fs:
Pulse Width Low
Pulse Width High
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
2.048
16
16
3.072
11
11
4.096
16
16
6.144
11
11
12.288
18.432
24.576
36.864
24.576
36.864
24.576
36.864
MHz
ns
ns
MHz
ns
ns
MHz
ns
ns
MHz
ns
ns
LRCK Timing (Slave Mode)
Normal mode
LRCK Frequency
Duty Cycle
fs
Duty
8
45
96
55
kHz
%
TDM256 MODE
LRCK Frequency
“H” time
“L” time
fs
tLRH
tLRL
8
1/256fs
1/256fs
96
kHz
ns
ns
LRCK Timing (Master Mode)
Normal mode
LRCK Frequency
Duty Cycle
fs
Duty
8
50
96
kHz
%
TDM256 MODE
LRCK Frequency
“H” time (Note 7)
fs
tLRH
8
1/8fs
96
kHz
ns
Note 7. I
2
Sフォーマット時は“L” timeです。
[AK5720]
MS1641-J-01 2014/12
- 11 -
Parameter
Symbol
min
typ
max
Unit
Audio Interface Timing (Slave mode)
Normal mode
BICK Period
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “” (Note 8)
BICK “” to LRCK Edge (Note 8)
LRCK to SDTO (MSB) (Except I
2
S mode)
BICK “” to SDTO
tBCK
tBCKL
tBCKH
tLRB
tBLR
tLRS
tBSD
160
65
65
30
30
35
35
ns
ns
ns
ns
ns
ns
ns
TDM256 mode
BICK Period
BICK Pulse Width Low
Pulse Width High
LRCK Edge to BICK “” (Note 8)
BICK “” to LRCK Edge (Note 8)
SDTO Setup time BICK “”
SDTO Hold BICK “”
TDMI Hold Time
TDMI Setup Time
tBCK
tBCKL
tBCKH
tLRB
tBLR
tBSS
tBSH
tSDH
tSDS
40
16
16
10
10
7
6
4
5
ns
ns
ns
ns
ns
ns
ns
ns
ns
Audio Interface Timing (Master mode)
Normal mode
BICK Frequency
BICK Duty
BICK “” to LRCK
BICK “” to SDTO
fBCK
dBCK
tMBLR
tBSD
20
40
64fs
50
20
40
Hz
%
ns
ns
TDM256 mode
BICK Frequency
BICK Duty (Note 9)
BICK “” to LRCK
SDTO Setup time BICK “”
SDTO Hold BICK “”
TDMI Hold Time
TDMI Setup Time
fBCK
dBCK
tMBLR
tBSS
tBSH
tSDH
tSDS
10
7
6
4
5
256fs
50
10
Hz
%
ns
ns
ns
ns
ns
Power-Down & Reset Timing
PDN Pulse Width (Note 10)
PDN Reject Pulse Width (Note 10)
PDN “” to SDTO valid (Note 11)
tPD
tRPD
tPDV
150
4129
30
ns
ns
1/fs
Note 8. この規格値はLRCKのエッジとBICKの“”が重ならないように規定しています。
Note 9. MCLKのデューティが50%のとき。
Note 10. 電源投入時はPDN pin を“L” にすることでリセットがかかります。150ns以上のPDN pin = “L”パ
ルスでリセットがかかります。30ns以下のPDN pin= “L”パルスではリセットはかかりません。
Note 11. PDN pin を立ち上げてからのLRCKクロックの “” の回数です。
[AK5720]
MS1641-J-01 2014/12
- 12 -
■ タイミング波形
1/fCLK
tCLKL
VIH
tCLKH
MCLK
VIL
1/fs
LRCK
VIH
VIL
tLRL
tLRH
tBCK
tBCKL
VIH
tBCKH
BICK
VIL
Figure 1. Clock Timing (Slave mode)
1/fCLK
tCLKL
VIH
tCLKH
MCLK
VIL
1/fs
LRCK
50%VD
tLRH
1/fBCK
tdBCKL
tdBCKH
BICK
50%VD
dBCK
= tdBCKH (or tdBCKL) x fs x 100
Figure 2. Clock Timing (Master mode)
[AK5720]
MS1641-J-01 2014/12
- 13 -
tLRB
LRCK
VIH
BICK
VIL
tLRS
SDTO
50%VD
tBSD
VIH
VIL
tBLR
Figure 3. Audio Interface Timing (Normal mode & Slave mode)
tLRB
LRCK
VIH
BICK
VIL
SDTO
50%VD
tBSS
VIH
VIL
tBLR
tSDS
TDMI
VIH
VIL
tSDH
tBSH
Figure 4. Audio Interface Timing (TDM mode & Slave mode)
[AK5720]
MS1641-J-01 2014/12
- 14 -
LRCK
BICK
SDTO
tBSD
tMBLR
50%VD
50%VD
50%VD
Figure 5. Audio Interface Timing (Normal mode & Master mode)
LRCK
BICK
SDTO
tBSH
tMBLR
50%VD
50%VD
50%VD
TDMI
tSDH
tSDS
VIH
VIL
tBSS
Figure 6. Audio Interface Timing (TDM mode & Master mode)
[AK5720]
MS1641-J-01 2014/12
- 15 -
Figure 7. Power-down & Reset Timing
VIH
VIL
50%V
D
tPD
SDT
O
PDN
tPDV
tRP
D
[AK5720]
MS1641-J-01 2014/12
- 16 -
13. 機能説明
■ システムクロック
AK5720に必要とされるクロックはMCLK, BICK, LRCKです。MCLKとLRCKは同期する必要はあります
が、位相を合わせる必要はありません。Table 1に標準のオーディオレートに対してAK5720に必要とさ
れる各クロックの周波数を示します。スレーブモードでの動作時(PDN pin = “H”)は、各外部クロック
(MCLK, BICK, LRCK)を止めてはいけません。クロックを止める場合はパワーダウン状態(PDN pin = “L”)
にして下さい。マスタモードではパワーダウン時以外は、外部クロック(MCLK)を供給して下さい。
fs
MCLK
128fs
192fs
256fs
384fs
512fs
768fs
32kHz
N/A
N/A
8.192MHz
12.288MHz
16.384MHz
24.576MHz
44.1kHz
N/A
N/A
11.2896MHz
16.9344MHz
22.5792MHz
33.8688MHz
48kHz
N/A
N/A
12.288MHz
18.432MHz
24.576MHz
36.864MHz
96kHz
N/A
N/A
24.576MHz
36.864MHz
N/A
N/A
Table 1. System Clock Example
■ オーディオインタフェースフォーマット
CKS pin (Table 2)に接続する外付け抵抗の値と接続先でインターフェースモードを設定します。モード毎に
MCLK周波数およびBICK周波数とfsの関係、マスタモードかスレーブモードかが決まります。
CKS pinが直接もしくは外付け抵抗4.7kを介してGNDまたはVAに接続された場合(Normal mode) 、
DIF/TDMI pinはオーディオデータフォーマット選択ピンとして機能し、24bit前詰めとI
2
Sからフォーマ
ットを選択できます。オーディオデータはBICKの立下りでSDTO pinに出力されます。オーディオイン
タフェースはマスタモードとスレーブモードに対応します。マスタモードではLRCKとBICKは出力にな
り、スレーブモードでは入力になります。マスタモード時のLRCK周波数とBICK周波数はそれぞれ1fs
と64fsです。
CKS pinが外付け抵抗18kもしくは82kを介してGNDまたはVAに接続された場合(TDM mode)、
DIF/TDMI pinはTDMデータ入力ピンとして機能します。TDM modeのときオーディオデータはBICKの
立ち上がりでSDTO pinに出力されます。このSDTO出力データは自身のTDMI pinに入力したときにBICK
の立ち上がりに対するセットアップ、ホールド時間を満たすような遅延を持ちます。
Mode
CKS
DIF
/TDMI
SDTO
Master
/Slave
MCLK
LRCK
BICK
0
Normal
< 10Ω to GND
(Short to GND)
L
MSB
Slave
256/384fs (8kfs96k)
512/768fs (8kfs48k)
H/L
48fs or
32fs
1
H
I
2
S
L/H
2
< 10Ω to VA
(Short to VA)
L
MSB
Master
256fs (8kfs96k)
H/L
64fs
3
H
I
2
S
L/H
4
4.7kΩ±10% to
GND
L
MSB
Master
384fs (8kfs96k)
H/L
64fs
5
H
I
2
S
L/H
6
4.7kΩ±10% to VA
L
MSB
Master
512fs (8kfs48k)
H/L
64fs
7
H
I
2
S
L/H
8
TDM
18kΩ±10% to GND
TDMI
MSB
Master
256fs (8kfs96k)
256fs
9
18kΩ±10% to VA
TDMI
MSB
Slave
256fs (8kfs96k)
256fs
10
82kΩ±10% to GND
TDMI
I
2
S
Master
256fs (8kfs96k)
256fs
11
82kΩ±10% to VA
TDMI
I
2
S
Slave
256fs (8kfs96k)
256fs
Table 2. Operation Mode Select
Note 12. BICK = 32fs入力時は、SDTO出力は16bit出力となります。
[AK5720]
MS1641-J-01 2014/12
- 17 -
LRCK
BICK(64fs)
SDTO
0
1
2
12
13
14
24
25
31
0
1
2
12
13
14
24
25
31
0
23
1
22
0
23
22
12
11
10
0
23
Lch Data
Rch Data
12
11
10
23:MSB, 0:LSB
Figure 8. Mode 0, 2, 4, 6 Timing (Normal mode, MSB justified)
LRCK
BICK(64fs)
SDTO
0
1
2
3
23
24
25
26
0
0
1
31
29
30
23
22
1
23:MSB, 0:LSB
Lch Data
Rch Data
2
0
2
3
23
24
25
26
0
31
29
30
23
22
1
2
0
1
Figure 9. Mode 1, 3, 5, 7 Timing (Normal mode, I
2
S Compatible)
23
LRCK (Mode 9)
BICK (256fs)
SDTO
22
0
L
32 BICK
256 BICK
22
0
R
32 BICK
22
23
23
LRCK (Mode 8)
Figure 10. Mode 8, 9Timing (TDM256 mode, MSB justified)
LRCK (Mode 11)
5)
BICK (256fs)
SDTO
23
0
L
32 BICK
256 BICK
23
0
R
32 BICK
23
LRCK (Mode 10)
Figure 11. Mode 10, 11 Timing (TDM256 mode, I
2
S Compatible)
[AK5720]
MS1641-J-01 2014/12
- 18 -
■ ディジタルHPF
ADCはDCオフセットキャンセルのためにディジタルHPFを内蔵します。HPFのfcは、fs=48kHz時1.0Hz
になっており、周波数応答はfsに比例します。
■ パワーダウン
AK5720はPDN pinを“L”にすることでパワーダウンモードにできます。この時、同時にディジタルフィ
ルタがリセットされます。このリセットは電源投入時に必ず一度行って下さい。パワーダウンモード時
はVCOMはVSSの電圧になります。パワーダウンモードが解除されると初期化サイクルが開始されま
す。そのため、出力データSDTOはスレーブモード時は4132 × LRCKサイクル後、マスタモード時は4129
× LRCKサイクル後確定します。初期化中は両チャネルのADC出力データは2’s complementの “0”で、初
期化終了後、ADC出力はアナログ入力信号に相当するデータにセトリングします(セトリングは群遅延
時間程度かかります)。
ADC Internal
State
Internal PDN
Clock In
MCLK, LRCK, BICK
ADC In
(Analog)
ADC Out
(Digital)
REGO
Power-down
Don’t care
GD
“0”data
(6)
(7)
4129/fs
Init Cycle
Normal Operation
(4)
GD
(5)
“0”data
Don’t care
(1)
VCOM
PDN
VA/VD
(2)
3~4/fs
(3)
Figure 12. パワーダウン/アップ時タイミング例
注：
(1) PDN pin = “L”の状態で電源を投入し、すべての電源が立ち上がった後、PDN pinを“H”にしてくださ
い。
(2) 147456/MCLK後に内部パワーダウンは解除されます。
(3) 内部パワーダウンが解除されてから初期化サイクルが開始するまで34/fsかかります。
(4) 内部パワーダウン解除後、デジタル部が初期化されます。スタートアップ時のADCへの入力電圧は動
作状態のコモン電圧を入力してください。RIN, LIN pinがコモン電圧にセトリングするのにDCカットコン
デンサのチャージアップタイムが必要です。DCカットコンデンサが10µFの時、τ=400ms(TYP)でセトリン
グします。
[AK5720]
MS1641-J-01 2014/12
- 19 -
(5) ディジタル部の初期化終了時ADC出力に異音が出力されます。異音が問題になる場合はADC出力を
受ける側でミュートして下さい。
(6) アナログ入力に対するディジタル出力は群遅延をもちます。
(7) パワーダウン時ADC出力は “0” データです。
■ システムリセット
電源投入時、一度PDN pinを“L”にしてリセットして下さい。スレーブモード時、PDN pinを“H”にする
とリセット及びパワーダウンはLRCKの立ち上がりエッジ(出力フォーマットがI2S Comptibleの時は立
ち下がりエッジ)で解除されます。マスタモード時、PDN pinを“H”にするとリセット及びパワーダウン
はMCLKで解除されます。
■ TDM カスケードモード
TDM256 mode
AK5720はTDM256 mode時に最大4台までのカスケード接続に対応します。この時、デバイス#1/#2/#3の
SDTO pinはデバイス#2/#3/#4のTDMI pinに接続されます (Figure 13)。デバイス#4のSDTO pinから8チャ
ンネルのTDMデータを出力できます (Figure 14)。
48kHz
256fs
8ch TDM
256fs
GND
LRCK
AK5720 #1
BICK
DIF/TDMI
SDTO
MCLK
LRCK
AK5720 #2
BICK
DIF/TDMI
SDTO
MCLK
LRCK
AK5720 #3
BICK
DIF/TDMI
SDTO
MCLK
LRCK
AK5720 #4
BICK
DIF/TDMI
SDTO
MCLK
Figure 13. Cascade TDM Connection Diagram
[AK5720]
MS1641-J-01 2014/12
- 20 -
LRCK (Slave)
BICK(256fs)
#1 SDTO (o)
22
0
L-#1
32 BICK
256 BICK
22
0
R-#1
32 BICK
22
23
23
23
#4 TDMI(i)
22
0
L-#3
32 BICK
22
0
R-#3
32 BICK
23
23
22
0
L-#2
32 BICK
22
0
R-#2
32 BICK
23
23
#4 SDTO (o)
22
0
L-#4
32 BICK
22
0
R-#4
32 BICK
22
23
23
23
22
0
L-#3
32 BICK
22
0
R-#3
32 BICK
23
23
22
0
L-#2
32 BICK
22
0
R-#2
32 BICK
23
23
22
0
L-#1
32 BICK
22
0
R-#1
32 BICK
23
23
22
0
L-#1
32 BICK
22
0
R-#1
32 BICK
23
23
LRCK (Master)
Figure 14. Cascade TDM Timing (TDM256 Mode (Left Justified))
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
-
24
-
25
