[AK5522]
017002311-J-00 2017/03
- 1 -
1. 概要
AK5522 はディジタルオーディオ機器のライン入力部およびマイク入力部用に開発されたサンプリン
グ周波数 8 kHz~192 kHz の 32-bit A/D コンバータです。108 dB のダイナミックレンジと 98 dB の
S/(N+D) を低消費電力で実現しています。4 種類のディジタルフィルタを持ち、用途に応じて選択する
ことができます。
本製品は優れた電源ノイズ耐性(PSRR)と入力コモンノイズ耐性(CMRR)を備えており、USB バスパワ
ーや DCDC コンバータ出力を直接電源に供給した場合にも十分な特性を発揮します。電源環境が厳し
い USB オーディオインタフェースやワイヤレススピーカー、車載オーディオ機器などに最適です。
また、DAC の電源用に高 PSRR レギュレータを内蔵しており、AK4432 や AK4452 などの DAC と本製
品を一緒に使うことで品質が悪い電源下でも DAC の性能を最大限に発揮させることが可能です。さら
に、本製品は LRCK または BICK から DAC 等に対するマスタクロックを生成する低ジッタ PLL を内蔵
しています。周波数が高いマスタクロックの基板上の引き回しを減らすことができるため、低 EMI ソ
リューションを実現することが可能になります。
本製品は環境ノイズに配慮したこれらの特徴によりシステムの部品削減と実装面積削減に貢献します。
2. 特長
サンプリングレート: 8kHz192kHz
入力部: 全差動, 擬似差動, シングルエンド
S/(N+D): 98dB typ.
DR, S/N: 108dB typ.
PSRR: 80dB typ.
CMRR: 80dB typ.
内蔵フィルタ: LPF 4種類, ディジタルHPF
ショートグループディレイ: 4.4/fs (Short Delay Slow roll-off)
出力フォーマット: MSB justified, I
2
S or TDM (カスケード接続可)
動作モード: Master or Slave mode
プログラマブルゲインアンプ: 3dB~+12dB/1dB (パラレルコントロールモード時は0dB固定)
内蔵PLL: BICKまたはLRCKからマスタクロックを生成
マスタクロック出力: PLLで生成したマスタクロックを出力
外部DAC電源用レギュレータ: AVDD 5Vから3.3Vを生成し出力
電源電圧: アナログ 4.5~5.5V or 3.0~3.6V, ディジタル 3.0~3.6V or 1.7~1.98V
コントロールモード: パラレルコントロールモード （ピン設定）
シリアルコントロールモード (I
2
C Bus設定)
消費電力: 76 mW (@AVDD=5.0V, DVDD=3.3V, fs=48kHz)
動作周囲温度: 40~105C
パッケージ: 24-pin QFN 4mmx4mm, 0.5mm pitch
Differential Input Stereo 32-bit ADC with Excellent PSRR
AK5522
[AK5522]
017002311-J-00 2017/03
- 2 -
3. 目次
1. 概要 ..................................................................................................................................................... 1
2. 特長 ..................................................................................................................................................... 1
3. 目次 ..................................................................................................................................................... 2
4. ブロック図 .......................................................................................................................................... 4
■ ブロック図 ......................................................................................................................................... 4
5. ピン配置と機能説明............................................................................................................................ 4
■ ピン配置 ............................................................................................................................................. 4
■ 機能説明 ............................................................................................................................................. 5
■ 使用しないピンの処理について ........................................................................................................ 6
6. 絶対最大定格....................................................................................................................................... 7
7. 推奨動作条件....................................................................................................................................... 7
8. アナログ特性....................................................................................................................................... 8
■ アナログ電源電圧=5.0V .................................................................................................................... 8
■ アナログ電源電圧=3.3V .................................................................................................................... 9
9. フィルタ特性..................................................................................................................................... 10
■ ADCフィルタ特性 (fs= 48kHz) ........................................................................................................ 10
■ ADCフィルタ特性 (fs= 96kHz) ........................................................................................................ 12
■ ADCフィルタ特性 (fs= 192kHz) ...................................................................................................... 14
10. DC特性 .......................................................................................................................................... 16
11. スイッチング特性 (Parallel Control mode) ................................................................................... 17
■ システムクロック ............................................................................................................................ 17
■ オーディオインタフェース .............................................................................................................. 21
■ パワーダウン, リセット (Parallel Control mode) ............................................................................ 22
■ タイミング図 (Parallel Control mode) ............................................................................................. 22
12. スイッチング特性 (Serial Control mode) ...................................................................................... 25
■ システムクロック ............................................................................................................................ 25
■ オーディオインタフェース .............................................................................................................. 32
■ I
2
C Bus, パワーダウン, リセット (Serial Control mode) ................................................................. 34
■ タイミング図 (Serial Control mode) ................................................................................................ 35
13. 動作説明 (Parallel Control mode) ................................................................................................. 40
■ ディジタル電源 ................................................................................................................................ 40
■ アナログ電源 ................................................................................................................................... 40
■ 外部DAC電源用レギュレータ ......................................................................................................... 40
■ パラレル／シリアルコントロールモード ....................................................................................... 40
■ システムクロック (Parallel Control mode) ..................................................................................... 40
■ 動作モード (Parallel Control mode) ................................................................................................ 42
■ オーディオインタフェースフォーマット (Parallel Control mode) ................................................. 46
■ TDMモード時のカスケード接続 (Parallel Control mode) ............................................................... 46
■ ディジタルHPF (Parallel Control mode) ......................................................................................... 49
■ ディジタルフィルタ設定 (Parallel Control mode) .......................................................................... 49
■ 入力ゲイン (Parallel Control mode) ................................................................................................ 49
■ パワーアップ機能／シーケンス(Parallel Control mode) ................................................................ 49
■ パワーダウン機能／シーケンス ...................................................................................................... 52
14. 動作説明 (Serial Control mode) .................................................................................................... 53
■ ディジタル電源 ................................................................................................................................ 53
■ アナログ電源 ................................................................................................................................... 53
■ 外部DAC電源用レギュレータ ......................................................................................................... 53
■ パラレル／シリアルコントロールモード ....................................................................................... 53
■ システムクロック (Serial Control mode) ........................................................................................ 53
[AK5522]
017002311-J-00 2017/03
- 3 -
■ オーディオインタフェースフォーマット (Serial Control mode) .................................................... 62
■ TDMモード時のカスケード接続 (Serial Control mode) .................................................................. 62
■ ディジタルHPF (Serial Control mode) ............................................................................................ 66
■ ディジタルフィルタ設定 (Serial Control mode) ............................................................................. 66
■ 入力ゲイン (Serial Control mode) ................................................................................................... 67
■ デバイスリセット(Serial Control mode) ......................................................................................... 67
■ ブロックパワーコントロール (Serial Control mode) ...................................................................... 67
■ パワーアップ機能／シーケンス (Serial Control mode) .................................................................. 67
■ パワーダウン機能／シーケンス ...................................................................................................... 72
■ レジスタコントロールインタフェース ........................................................................................... 72
■ レジスタマップ ................................................................................................................................ 76
■ レジスタ詳細説明 ............................................................................................................................ 76
15. 外部接続回路例 ............................................................................................................................. 78
16. パッケージ..................................................................................................................................... 82
■ 外形寸法図 ....................................................................................................................................... 82
■ 材質・メッキ仕様 ............................................................................................................................ 82
■ マーキング ....................................................................................................................................... 82
17. オーダリンガイド.......................................................................................................................... 83
■ オーダリングガイド ........................................................................................................................ 83
18. 改訂履歴 ........................................................................................................................................ 83
重要な注意事項 ........................................................................................................................................ 84
[AK5522]
017002311-J-00 2017/03
- 4 -
4. ブロック図
■ ブロック図
Figure 1. Block Diagram
5. ピン配置と機能説明
■ ピン配置
Figure 2. Pin Configurations
Serial
Output
Interface
Delta-Sigma
Modulator
Regulator
(for DAC)
Decimation
Filter
HPF
LINP
BICK
LRCK
SDTO
CKS3/SDA
CKS2/SCL
CKS1
CKS0/TDMI
DVSS
Decimation
Filter
HPF
RINN
AVDD
AVSS
PLL
MCLK
PDN
DVDD
3.3V
1.8V
REGDO
3.3V or 1.8V
64fs
Delta-Sigma
Modulator
LINN
RINP
Regulator
(Digital)
AAF
AAF
SD
DIF
PSN
REGAO
＋
－
＋
－
3dB ~ 12dB/ 1dB step
3dB ~ 12dB/ 1dB step
1fs
LOOP
VREF
5V or 3.3V
REGDO
LRCK
BICK
SDTO
CKS0/TDMI
CKS2/SCL
LOOP
VREF
RINP
RINN
LINN
LINP
CKS3/SDA
PDN
CKS1
SD
PSN
DIF
MCLK
DVDD
DVSS
REGAO
AVDD
AVSS
24QFN
TOP VIEW
1
2
3
4
5
6
12
11
10
9
8
7
18
17
16
15
14
13
19
20
21
22
23
24
[AK5522]
017002311-J-00 2017/03
- 5 -
■ 機能説明
No.
Pin Name
I/O
Function
Power Down
Status
1
CKS3
I
Clock Mode Select Pin in Parallel Control mode
Hi-Z
SDA
IO
Control Data I/O Pin for I
2
C Bus in Serial Control mode
Hi-Z
2
PDN
I
Reset and Power Down Pin
Hi-Z
3
CKS1
I
Clock Mode Select Pin
Hi-Z
4
SD
I
Digital Filter Select Pin in Parallel Control mode
“L”: Sharp Roll-Off, “H”: Short Delay Sharp Roll-Off
Hi-Z
5
PSN
I
Control Mode Select Pin
“L”: Serial Control mode, “H”: Parallel Control mode
Hi-Z
6
DIF
I
Data Format Select Pin in Parallel Control mode
“L”: MSB Justified, “H”: I
2
S Compatible
Hi-Z
7
LINP
I
L Channel Positive Signal Input Pin
Hi-Z
8
LINN
I
L Channel Negative Signal Input Pin
Hi-Z
9
RINN
I
R Channel Negative Signal Input Pin
Hi-Z
10
RINP
I
R Channel Positive Signal Input Pin
Hi-Z
11
VREF
O
Internal Reference Voltage Decoupling Pin
Decouple this pin to AVSS with a 1F50% capacitor.
Hi-Z,
Pulled-down
with 0.7k
12
LOOP
O
PLL Loop Filter Connect Pin
Connect this pin to AVSS with a 0.01F50% capacitor.
Hi-Z
13
AVSS
P
Analog Ground Pin
-
14
AVDD
P
Analog Power Supply Pin. 3.0~3.6V or 4.5~5.5V
-
15
REGAO
O
Regulator for External DAC Output Pin
AVDD=4.5V~5.5V: 3.3V typ.
AVDD=3.0V~3.6V: Low (External capacitor is not necessary)
Connect to AVSS with a 10F50% capacitor. Additionally, this pin
must be decoupled to the power supply pin of an external DAC with a
10F50% and a 0.1F50% capacitors in parallel. (Figure 81,
Figure 82)
Hi-Z,
Pulled-down
with 0.5k
16
DVSS
P
Digital Ground Pin
-
17
DVDD
P
Digital Power Supply Pin. 3.0~3.6V
-
18
MCLK
I
Master Clock Input Pin in EXT Master / EXT Slave / PLL Master mode
This pin is pulled-down to DVSS internally with a 100k resister.
Hi-Z
(Input mode)
O
Master Clock Output Pin in PLL Slave mode
This pin is pulled-down to DVSS internally with a 100k resister.
19
REGDO
O
Regulator Stabilization Capacitor Connect Pin
DVDD=3.0V~3.6V: Output 1.8V typ.
Connect to DVSS with a 1F50% capacitor.
Hi-Z
I
DVDD=1.7V~1.98V: Connect to DVDD
-
20
LRCK
I
Channel Clock Input Pin in Slave mode
This pin is pulled-down to DVSS internally with a 100k resister.
Hi-Z
(Input mode)
O
Channel Clock Output Pin in Master mode
This pin is pulled-down to DVSS internally with a 100k resister.
21
BICK
I
Audio Serial Data Clock Input Pin in Slave mode
This pin is pulled-down to DVSS internally with a 100k resister.
Hi-Z
(Input mode)
O
Audio Serial Data Clock Output Pin in Master mode
This pin is pulled-down to DVSS internally with a 100k resister.
22
SDTO
O
Audio Serial Data Output Pin
L
23
CKS0
I
Clock Mode Select Pin in Parallel Control mode
Hi-Z
TDMI
I
TDM Data Input Pin in TDM mode
Hi-Z
24
CKS2
I
Clock Mode Select Pin in Parallel Control mode
Hi-Z
SCL
I
Control Clock Input Pin for I
2
C Bus in Serial Control mode
Hi-Z
I/O I: Input, O: Output, IO: Input and Output, P: Power Supply
Note 1. ディジタル入力ピンはフローティングにしないでください。
[AK5522]
017002311-J-00 2017/03
- 6 -
■ 使用しないピンの処理について
使用しない入出力ピンは下記のように処理してください。
Classification
Pin Name
Setting
Analog
LINP, LINN, RINP, RINN
Open
REGAO
(AVDD = 4.5V~5.5V, Regulator for DAC = Enable)
Decouple with a 10 F capacitor
to AVSS
REGAO
(AVDD = 4.5V~5.5V, Regulator for DAC = Disable)
Open
REGAO (AVDD = 3.0V~3.6V)
Open
LOOP
Open
Digital
CKS1, CKS0, SD, DIF (Serial Control mode)
Connect to DVSS
TDMI (TDM mode)
Connect to DVSS
MCLK (PLL Slave mode)
Open
[AK5522]
017002311-J-00 2017/03
- 7 -
6. 絶対最大定格
(AVSS=DVSS=0V; Note 2)
Parameter
Symbol
Min.
Max.
Unit
Power
Supplies
Analog (AVDD pin)
Digital (DVDD pin)
Digital (REGDO pin)
VA
VD
VRD
−0.3
−0.3
−0.3
6.0
6.0
2.5
V
V
V
Input Current (Any Pin Except Supplies)
IIN
-
10
mA
Analog Input Voltage (LINP/N, RINP/N pins)
(Note 3)
VINA
VDM−0.3
VDP+0.3 or 6.0
(Note 4)
V
Digital Input Voltage (Note 5)
VIND
−0.3
VD+0.3 or 6.0
(Note 6)
V
Ambient Temperature (Power applied)
Ta
−40
105
C
Storage Temperature
Tstg
−65
150
C
Note 2. 電圧はすべてグラウンドピンに対する値です。
Note 3. VDMとVDPは内部で生成される電圧です。
Note 4. VDP+0.3Vか6.0Vのどちらか小さい方。
Note 5. PDN, SD, LRCK, BICK, MCLK, PSN, CKS0/TDMI, CKS1, CKS2/SCL, CKS3/SDA, DIF
Note 6. VD+0.3Vか6.0Vのどちらか小さい方。
Mode
AVDD
VDM
VDP
Power-down
3.0~3.6V, 4.5~5.5V
AVSS
AVDD
Normal operation
4.5~5.5V
−0.75V
5.25V
3.0~3.6V
−1.50V
4.50V
Table 1. VDM, VDP Voltage
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
7. 推奨動作条件
(AVSS=DVSS=0V; Note 2)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Power
Supplies
Analog (AVDD)
VA
4.5
5.0
5.5
V
Analog (AVDD)
VA
3.0
3.3
3.6
V
Using internal regulator
Digital (DVDD)
VD
3.0
3.3
3.6
V
Not using internal regulator
Digital (DVDD)
Digital (REGDO)
VD
VRD
1.7
1.8
1.98
V
Note 2. 電圧はすべてグラウンドピンに対する値です。
Note 7. AVDD pin, DVDD pinの立ち上げ順序に制限はありません。DVDD=1.7V~1.98VのときはDVDD
pinとREGDO pinを接続してください。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負を負いません。
[AK5522]
017002311-J-00 2017/03
- 8 -
8. アナログ特性
■ アナログ電源電圧=5.0V
(特記なき場合は、Ta=25C; AVDD=5.0V; DVDD=3.3V, fs=48kHz, 96kHz; 192kHz, BICK=64fs; Signal
Frequency=1kHz; 32-bit Data; Measurement frequency=20Hz~20kHz at fs=48kHz, 40Hz~40kHz at
fs=96kHz and 192kHz, Gain=0dB)
Parameter
Min.
Typ.
Max.
Unit
Analog Input Characteristics:
Resolution
-
-
32
Bit
Input Voltage (Note 8)
2.0
2.1
2.2
Vrms
S/(N+D)
fs=48kHz
BW=20kHz
1dBFS
20dBFS
60dBFS
92
-
-
98
86
46
-
-
-
dB
dB
dB
fs=96kHz
BW=40kHz
1dBFS
20dBFS
60dBFS
-
-
-
97
83
43
-
-
-
dB
dB
dB
fs=192kHz
BW=40kHz
1dBFS
20dBFS
60dBFS
-
-
-
97
83
43
-
-
-
dB
dB
dB
Dynamic Range
(60dBFS with A-weighted)
fs=48kHz, BW=20kHz
103
108
-
dB
Dynamic Range (60dBFS)
fs=96kHz, 192kHz, BW=40kHz
98
103
-
dB
S/N (A-weighted)
fs=48kHz, BW=20kHz
103
108
-
dB
S/N
fs=96kHz, 192kHz, BW=40kHz
98
103
-
dB
Input Resistance
Full Differential
Gain= +12dB
0dB
3dB
5
10
10
8.5
20.7
23.8
-
-
-
k
k
k
Pseudo Differential
Single End
Gain= +12dB
0dB
3dB
5
10
10
14.0
27.3
30.3
-
-
-
k
k
k
Interchannel Isolation
110
120
dB
Interchannel Gain Mismatch
-
0
0.5
dB
Power Supply Rejection Ratio (PSRR) (Note 9)
-
80
-
dB
Common Mode Rejection Ratio (CMRR)
55
80
-
dB
VREF pin Output Voltage
3.72
3.92
4.12
V
Regulator for External DAC
Output Voltage
3.0
3.3
3.6
V
Output Current
-
-
15
mA
Power Supply Rejection Ratio (Note 9)
-
80
-
dB
Output Noise (Flat)
-
-101
-
dBV
Power Supplies
Power Supply Current
Normal Operation (PDN pin = “H”) (Note 10)
AVDD
DVDD (fs=48kHz)
DVDD (fs=96kHz)
DVDD (fs=192kHz)
Power down mode (PDN pin = “L”) (Note 11)
AVDD+DVDD
-
-
-
-
-
12
4.7
8.1
7.6
0
18
8
13
12
10
mA
mA
mA
mA
A
Note 8. Gain=0dB時のADCフルスケール入力電圧。Gain= 3dB ~ 1dBのときも2.1Vrms(typ.)を超える
振幅の信号を入力することはできません。
Note 9. AVDD, DVDDに20Hz~20kHzの正弦波を重畳
Note 10. PLL Master mode. PLL3-0 bits = “0101b”
Note 11. 全てのディジタル入力ピンをDVDDまたはDVSSに固定
[AK5522]
017002311-J-00 2017/03
- 9 -
■ アナログ電源電圧=3.3V
(特記なき場合は、Ta=25C; VA=3.3V; VD=3.3V, fs=48kHz, 96kHz, 192kHz, BICK=64fs; Signal
Frequency=1kHz; 32-bit Data; Measurement frequency=20Hz~20kHz at fs=48kHz, 40Hz~40kHz at
fs=96kHz and 192kHz, Gain=0dB)
Parameter
Min.
Typ.
Max.
Unit
Analog Input Characteristics:
Resolution
-
-
32
Bit
Input Voltage (Note 8)
2.0
2.1
2.2
Vrms
S/(N+D)
fs=48kHz
BW=20kHz
1dBFS
20dBFS
60dBFS
87
-
-
93
83
43
-
-
-
dB
dB
dB
fs=96kHz
BW=40kHz
1dBFS
20dBFS
60dBFS
-
-
-
92
80
40
-
-
-
dB
dB
dB
fs=192kHz
BW=40kHz
1dBFS
20dBFS
60dBFS
-
-
-
92
80
40
-
-
-
dB
dB
dB
Dynamic Range
(60dBFS with A-weighted)
fs=48kHz, BW=20kHz
99
104
-
dB
Dynamic Range (60dBFS)
fs=96kHz,192kHz, BW=40kHz
94
99
-
dB
S/N (A-weighted)
fs=48kHz, BW=20kHz
99
104
-
dB
S/N
fs=96kHz, 192kHz, BW=40kHz
94
99
-
dB
Input Resistance
Full Differential
Gain= +12dB
0dB
3dB
5
10
10
12.0
25.2
29.4
-
-
-
k
k
k
Pseudo Differential
Single End
Gain= +12dB
0dB
3dB
5
10
10
18.4
30.9
32.4
-
-
-
k
k
k
Interchannel Isolation
110
120
dB
Interchannel Gain Mismatch
-
0
0.5
dB
Power Supply Rejection Ratio (Note 9)
-
80
-
dB
Common Mode Rejection Ratio (CMRR)
55
80
-
dB
VREF pin Output Voltage
2.34
2.47
2.60
V
Power Supplies
Power Supply Current
Normal Operation (PDN pin = “H”) (Note 10)
AVDD
DVDD (fs=48kHz)
DVDD (fs=96kHz)
DVDD (fs=192kHz)
Power down mode (PDN pin = “L”) (Note 11)
AVDD+DVDD
-
-
-
-
-
11
4.7
8.1
7.6
0
16
8
13
12
10
mA
mA
mA
mA
A
Note 8. Gain=0dB時のADCフルスケール入力電圧。Gain= 3dB ~ 1dBのときも2.1Vrms(typ.)を超える
振幅の信号を入力することはできません。
Note 9. AVDD, DVDDに20Hz~20kHzの正弦波を重畳
Note 10. PLL Master mode. PLL3-0 bits = “0101b”
Note 11. 全てのディジタル入力ピンをDVDDまたはDVSSに固定
[AK5522]
017002311-J-00 2017/03
- 10 -
9. フィルタ特性
■ ADCフィルタ特性 (fs= 48kHz)
(Ta= 40~+105C, AVDD=3.0~3.6V or 4.5~5.5V, DVDD=3.0~3.6V or 1.7~1.98V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Digital Filter (Decimation LPF): SHARP ROLL-OFF (Figure 3)
(Parallel Control mode: SD pin=“L”, Serial Control mode: SD bit=”0”, SLOW bit=”0”)
Passband (Note 12)
+0.001/0.06dB
PB
0
-
22.0
kHz
6.0dB
-
24.4
-
kHz
Stopband (Note 12)
SB
27.9
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 20.0kHz
GD
-
0
-
1/fs
Group Delay (Note 13)
GD
-
18.8
-
1/fs
Digital Filter (Decimation LPF): SLOW ROLL-OFF (Figure 4)
(Parallel Control mode: Not Available, Serial Control mode: SD bit=”0”, SLOW bit=”1”)
Passband (Note 12)
+0.001/0.076dB
6.0dB
PB
0
-
-
21.9
12.5
-
kHz
kHz
Stopband (Note 12)
SB
36.5
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 20.0kHz
GD
-
0
-
1/fs
Group Delay (Note 13)
GD
-
6.7
-
1/fs
Digital Filter (Decimation LPF): SHORT DELAY SHARP ROLL-OFF FILTER (Figure 5)
(Parallel Control mode: SD pin=”H”, Serial Control mode: SD bit=”1”, SLOW bit=”0”)
Passband (Note 12)
+0.001/0.06dB
PB
0
-
22.0
kHz
6.0dB
-
24.4
-
kHz
Stopband (Note 12)
SB
27.9
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 20.0kHz
GD
-
-
2.8
1/fs
Group Delay (Note 13)
GD
-
4.9
-
1/fs
Digital Filter (Decimation LPF): SHORT DELAY SLOW ROLL-OFF (Figure 6)
(Parallel Control mode: Not Available, Serial Control mode: SD bit=”1”, SLOW bit=”1”)
Passband (Note 12)
+0.001/0.076dB
6.0dB
PB
-
0
-
-
21.9
12.5
-
kHz
kHz
Stopband (Note 12)
SB
36.5
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 20.0kHz
GD
-
-
1.2
1/fs
Group Delay (Note 13)
GD
-
4.4
-
1/fs
Digital Filter (HPF):
Frequency Response
(Note 12)
3.0dB
0.5dB
0.1dB
FR
-
-
-
1.0
2.5
6.5
-
-
-
Hz
Hz
Hz
Note 12. PassbandとStopbandの周波数はfsに比例します
例えば、PB (+0.001dB/0.06dB) =0.46 fs (SHARP ROLL-OFF).
PB (+0.001dB/0.076dB) =0.26 fs (SLOW ROLL-OFF).
Note 13. ディジタルフィルタによる遅延演算で、ADC部はアナログ信号が入力されてからSDTO Lchの
MSBの出力タイミングまでの時間です。また、オーディオインタフェースでの出力時に、最大
+1[1/fs]の誤差を生じる可能性があります。信号周波数1kHz。
[AK5522]
017002311-J-00 2017/03
- 11 -
Figure 3. SHARP ROLL-OFF (fs=48kHz)
Figure 4. SLOW ROLL-OFF (fs=48kHz)
Figure 5. SHORT DELAY SHARP ROLL-OFF (fs=48kHz)
Figure 6. SHORT DELAY SLOW ROLL-OFF (fs=48kHz)
[AK5522]
017002311-J-00 2017/03
- 12 -
■ ADCフィルタ特性 (fs= 96kHz)
(Ta= 40~+105C, AVDD=3.0~3.6V or 4.5~5.5V, DVDD=3.0~3.6V or 1.7~1.98V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Digital Filter (Decimation LPF): SHARP ROLL-OFF (Figure 7)
(Parallel Control mode: SD pin=“L”, Serial Control mode: SD bit=”0”, SLOW bit=”0”)
Passband (Note 12)
+0.001/0.06dB
6.0dB
PB
0
-
48.8
44.1
kHz
kHz
Stopband (Note 12)
SB
55.7
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 40.0kHz
GD
-
0
-
1/fs
Group Delay (Note 13)
GD
-
18.8
-
1/fs
Digital Filter (Decimation LPF): SLOW ROLL-OFF (Figure 8)
(Parallel Control mode: Not Available, Serial Control mode: SD bit=”0”, SLOW bit=”1”)
Passband (Note 12)
+0.001/0.076dB
6.0dB
PB
0
-
-
43.8
25
kHz
kHz
Stopband (Note 12)
SB
73
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 40.0kHz
GD
-
0
-
1/fs
Group Delay (Note 13)
GD
-
6.7
-
1/fs
Digital Filter (Decimation LPF): SHORT DELAY SHARP ROLL-OFF (Figure 9)
(Parallel Control mode: SD pin=”H”, Serial Control mode: SD bit=”1”, SLOW bit=”0”)
Passband (Note 12)
+0.001/0.06dB
PB
0
-
44.1
kHz
6.0dB
-
48.8
-
kHz
Stopband (Note 12)
SB
55.7
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 40.0kHz
GD
-
-
2.8
1/fs
Group Delay (Note 13)
GD
-
4.9
-
1/fs
Digital Filter (Decimation LPF): SHORT DELAY SLOW ROLL-OFF (Figure 10)
(Parallel Control mode: Not Available, Serial Control mode: SD bit=”1”, SLOW bit=”1”)
Passband (Note 12)
+0.001/0.076dB
PB
0
-
25
kHz
6.0dB
-
43.8
-
kHz
Stopband (Note 12)
SB
73
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 40.0kHz
GD
-
-
1.2
1/fs
Group Delay (Note 13)
GD
-
4.4
-
1/fs
Digital Filter (HPF):
Frequency Response
(Note 12)
3.0dB
0.5dB
0.1dB
FR
-
-
-
1.0
2.5
6.5
-
-
-
Hz
Hz
Hz
Note 12. PassbandとStopbandの周波数はfsに比例します
例えば、PB (+0.001dB/0.06dB) = 0.46 fs (SHARP ROLL-OFF).
PB (+0.001dB/0.076dB) = 0.26 fs (SLOW ROLL-OFF).
Note 13. ディジタルフィルタによる遅延演算で、ADC部はアナログ信号が入力されてからSDTO Lchの
MSBの出力タイミングまでの時間です。また、オーディオインタフェースでの出力時に、最大
+1[1/fs]の誤差を生じる可能性があります。信号周波数1kHz。
[AK5522]
017002311-J-00 2017/03
- 13 -
Figure 7. SHARP ROLL-OFF (fs=96kHz)
Figure 8. SLOW ROLL-OFF (fs=96kHz)
Figure 9. SHORT DELAY SHARP ROLL-OFF (fs=96kHz)
Figure 10. SHORT DELAY SLOW ROLL-OFF (fs=96kHz)
[AK5522]
017002311-J-00 2017/03
- 14 -
■ ADCフィルタ特性 (fs= 192kHz)
(Ta= 40~+105C, AVDD=3.0~3.6V or 4.5~5.5V, DVDD=3.0~3.6V or 1.7~1.98V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Digital Filter (Decimation LPF): SHARP ROLL-OFF (Figure 11)
(Parallel Control mode: SD pin=“L”, Serial Control mode: SD bit=”0”, SLOW bit=”0”)
Passband (Note 12)
+0.001/0.037dB
6.0dB
PB
0
-
100.2
83.7
kHz
kHz
Stopband (Note 12)
SB
122.9
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 40.0kHz
GD
-
0
-
1/fs
Group Delay (Note 13)
GD
-
14.9
-
1/fs
Digital Filter (Decimation LPF): SLOW ROLL-OFF (Figure 12)
(Parallel Control mode: Not Available, Serial Control mode: SD bit=”0”, SLOW bit=”1”)
Passband (Note 12)
+0.001/0.1dB
6.0dB
PB
0
-
75.2
31.5
kHz
kHz
Stopband (Note 12)
SB
146
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 40.0kHz
GD
-
0
-
1/fs
Group Delay (Note 13)
GD
-
7.9
-
1/fs
Digital Filter (Decimation LPF): SHORT DELAY SHARP ROLL-OFF FILTER (Figure 13)
(Parallel Control mode: SD pin=”H”, Serial Control mode: SD bit=”1”, SLOW bit=”0”)
Passband (Note 12)
+0.001/0.037dB
PB
0
-
83.7
kHz
6.0dB
-
100.2
-
kHz
Stopband (Note 12)
SB
122.9
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 40.0kHz
GD
-
-
0.3
1/fs
Group Delay (Note 13)
GD
-
6.4
-
1/fs
Digital Filter (Decimation LPF): SHORT DELAY SLOW ROLL-OFF FILTER (Figure 14)
(Parallel Control mode: Not Available, Serial Control mode: SD bit=”1”, SLOW bit=”1”)
Passband (Note 12)
+0.001/0.1dB
PB
0
-
31.5
kHz
6.0dB
-
75.2
-
kHz
Stopband (Note 12)
SB
146
-
-
kHz
Stopband Attenuation
SA
85
-
-
dB
Group Delay Distortion 0 ~ 40.0kHz
GD
-
-
0.4
1/fs
Group Delay (Note 13)
GD
-
6.4
-
1/fs
Digital Filter (HPF):
Frequency Response
(Note 12)
3.0dB
0.5dB
0.1dB
FR
-
-
-
1.0
2.5
6.5
-
-
-
Hz
Hz
Hz
Note 12. PassbandとStopbandの周波数はfsに比例します
例えば、PB (+0.001dB/0.037dB) =0.436 fs (SHARP ROLL-OFF).
PB (+0.001dB/0.1dB) =0.164 fs (SLOW ROLL-OFF).
Note 13. ディジタルフィルタによる遅延演算で、ADC部はアナログ信号が入力されてからSDTO Lchの
MSBの出力タイミングまでの時間です。また、オーディオインタフェースでの出力時に、最大
+1[1/fs]の誤差を生じる可能性があります。信号周波数1kHz。
[AK5522]
017002311-J-00 2017/03
- 15 -
Figure 11. SHARP ROLL-OFF (fs=192kHz)
Figure 12. SLOW ROLL-OFF (fs=192kHz)
Figure 13. SHORT DELAY SHARP ROLL-OFF (fs=192kHz)
Figure 14. SHORT DELAY SLOW ROLL-OFF (fs=192kHz)
[AK5522]
017002311-J-00 2017/03
- 16 -
10. DC特性
(Ta=40~105C; AVDD=3.0~3.6V or 4.5~5.5V, DVDD=3.03.6V or 1.7~1.98V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DVDD=1.7V~1.98V
High-Level Input Voltage (Note 14)
Low-Level Input Voltage (Note 14)
VIH
VIL
80%DVDD
-
-
-
-
20% DVDD
V
V
DVDD=3.0V~3.6V
High-Level Input Voltage (Note 14)
Low-Level Input Voltage (Note 14)
VIH
VIL
70% DVDD
-
-
-
-
30% DVDD
V
V
High-Level Output Voltage (Note 15)
(Iout=100µA)
Low-Level Output Voltage (Note 15)
(Iout= 100µA)
Low-Level Output Voltage (Note 16)
(DVDD=1.7V~1.98V: Iout=3mA)
(DVDD=3.0V~3.6V: Iout=3mA)
VOH
VOL
VOL
DVDD 0.5
-
-
-
-
-
-
-
-
0.5
20% DVDD
0.4
V
V
V
V
Input Leakage Current (Note 14)
Iin
-
-
10
A
Note 14. PDN, SD, LRCK (Slave mode), BICK (Slave mode), MCLK (Input), PSN, CKS0/TDMI, CKS1,
CKS2/SCL, CKS3/SDA (Input), DIF
Note 15. SDTO, LRCK (Master mode), BICK (Master mode), MCLK (Output)
Note 16. SDA (Output)
[AK5522]
017002311-J-00 2017/03
- 17 -
11. スイッチング特性 (Parallel Control mode)
■ システムクロック
External Master mode (Parallel Control mode)
(特記なき場合は、Ta=40~+105C; AVDD=3.0~3.6V or 4.5~5.5V, DVDD=3.0~3.6V or 1.7~1.98V,
C
L
=20pF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
MCLK Input Timing
MCLK=256fsn
Frequency
fMCLK
2.048
-
13.824
MHz
Pulse Width Low
tMCLKL
32
-
-
ns
Pulse Width High
tMCLKH
32
-
-
ns
MCLK=512fsn, 256fsd, 128fsq
Frequency
fMCLK
4.096
-
27.648
MHz
Pulse Width Low
tMCLKL
16
-
-
ns
Pulse Width High
tMCLKH
16
-
-
ns
LRCK Output Timing
Stereo mode
Frequency (fs)
Normal Speed
MCLK 256fs, 512fs
fsn
8
-
54
kHz
Double Speed
MCLK 256fs
fsd
54
-
108
kHz
Quad Speed
MCLK 128fs
fsq
108
-
216
kHz
Duty Cycle
dLRCK
-
50
-
%
BICK Output Timing
Stereo mode
Period
tBICK
-
1/(64fs)
-
s
Duty Cycle
dBICK
-
50
-
%
[AK5522]
017002311-J-00 2017/03
- 18 -
External Slave mode (Parallel Control mode)
(特記なき場合は、Ta=40~+105C; AVDD=3.0~3.6V or 4.5~5.5V, DVDD=3.0~3.6V or 1.7~1.98V,
C
L
=20pF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
MCLK Input Timing
MCLK=256fsn
Frequency
fMCLK
2.048
-
13.824
MHz
Pulse Width Low
fMCLKL
29
-
-
ns
Pulse Width High
fMCLKH
29
-
-
ns
MCLK=384fsn
Frequency
fMCLK
3.072
-
18.432
MHz
Pulse Width Low
fMCLKL
22
-
-
ns
Pulse Width High
fMCLKH
22
-
-
ns
MCLK=512fsn, 256fsd, 128fsq
Frequency
fMCLK
4.096
-
27.648
MHz
Pulse Width Low
fMCLKL
15
-
-
ns
Pulse Width High
fMCLKH
15
-
-
ns
MCLK=768fsn, 384fsd, 192fsq
Frequency
fMCLK
6.144
-
36.864
MHz
Pulse Width Low
fMCLKL
11
-
-
ns
Pulse Width High
fMCLKH
11
-
-
ns
LRCK Input Timing
Stereo mode
Frequency (fs)
Normal Speed
MCLK 256fs, 512fs
MCLK 384fs, 768fs
MCLK 1024fs
fsn
8
8
8
-
-
-
54
48
32
kHz
kHz
kHz
Double Speed
MCLK 256fs
MCLK 384fs
fsd
54
48
-
-
108
96
kHz
kHz
Quad Speed
MCLK 128fs
MCLK 192fs
fsq
108
96
-
-
216
192
kHz
kHz
Duty Cycle
dLRCK
45
-
55
%
TDM256 mode
Frequency (fs)
Normal Speed
fsn
8
-
48
kHz
Pulse Width Low
tLRCKL
1/(256fs)
-
-
s
Pulse Width High
tLRCKH
1/(256fs)
-
-
s
BICK Input Timing
Stereo mode
Period
tBICK
Normal Speed
1/(256fsn)
-
-
s
Double Speed
1/(128fsd)
-
-
s
Quad Speed
1/(64fsq)
-
-
s
Pulse Width Low
tBICKL
32
-
-
ns
Pulse Width High
tBICKH
32
-
-
ns
TDM256 mode
Period
tBICK
-
1/(256fs)
-
s
Pulse Width Low
tBICKL
14
-
-
ns
Pulse Width High
tBICKH
14
-
-
ns
[AK5522]
017002311-J-00 2017/03
- 19 -
PLL Slave mode (PLL Reference Clock = BICK pin) (Parallel Control mode)
(特記なき場合は、Ta=40~+105C; AVDD=3.0~3.6V or 4.5~5.5V, DVDD=3.0~3.6V or 1.7~1.98V,
C
L
=20pF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
MCLK Output Timing
Stereo mode
Frequency
512fs
256fs
128fs
fMCLK
-
-
--
512fs
256fs
128fs
-
-
--
Hz
Hz
Hz
Duty Cycle
dMCLK
45
50
55
%
Pulse Width Low (@24.576MHz)
tMCLK20
16
-
-
ns
Pulse Width High (@24.576MHz)
tMCLK80
16
-
-
ns
LRCK Input Timing (Note 17)
Stereo mode
Frequency (fs)
Normal Speed
MCLK 256fs, 512fs
fsn
-
-
44.1
48
-
-
kHz
kHz
Double Speed
MCLK 256fs
fsd
-
-
88.2
96
-
-
kHz
kHz
Quad Speed
MCLK 128fs
fsq
-
-
176.4
192
-
-
kHz
kHz
Duty Cycle
dLRCK
45
-
55
%
BICK Input Timing
Stereo mode
Period
tBICK
-
1/(64fs)
-
s
Pulse Width Low
tBICKL
0.4 x tBICK
-
-
s
Pulse Width High
tBICKH
0.4 x tBICK
-
-
s
Note 17. PLL modeはバリピッチに対応しません
[AK5522]
017002311-J-00 2017/03
- 20 -
PLL Slave mode (PLL Reference Clock = LRCK pin) (Parallel Control mode)
(特記なき場合は、Ta=40~+105C; AVDD=3.0~3.6V or 4.5~5.5V, DVDD=3.0~3.6V or 1.7~1.98V,
C
L
=20pF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
MCLK Output Timing
Stereo mode
Frequency
512fs
256fs
128fs
fMCLK
-
-
-
512fs
256fs
128fs
-
-
-
Hz
Hz
Hz
Duty Cycle
dMCLK
45
50
55
%
Pulse Width Low (@24.576MHz)
tMCLK20
16
-
-
ns
Pulse Width High (@24.576MHz)
tMCLK80
16
-
-
ns
LRCK Input Timing (Note 17)
Stereo mode
Frequency (fs)
Normal Speed
MCLK 256fs, 512fs
fsn
-
-
44.1
48
-
-
kHz
kHz
Double Speed
MCLK 256fs
fsd
-
-
88.2
96
-
-
kHz
kHz
Quad Speed
MCLK 128fs
fsq
-
-
176.4
192
-
-
kHz
kHz
Duty Cycle
dLRCK
45
-
55
%
BICK Input Timing
Stereo mode
Period
tBICK
Normal Speed
1/(256fsn)
-
-
s
Double Speed
1/(128fsd)
-
-
s
Quad Speed
1/(64fsq)
-
-
s
Pulse Width Low
tBICKL
0.4 x tBICK
-
-
s
Pulse Width High
tBICKH
0.4 x tBICK
-
-
s
Note 17. PLL modeはバリピッチに対応しません
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
/