AKM AK4492ECB 仕様

[AK4492]

016011073-J-02 2020/09

- 1 -

1. 概要

AK4492は、VELVET SOUNDTMテクノロジーを採用した新世代32-bit 2ch Premium DACです。新開発

の歪低減技術により業界最高水準の低歪特性を実現し、またOSR-Doubler技術により低歪特性と低消費

電力を両立しました。6種類のサウンドカラー（32-bit Digital Filter）を内蔵しているため、様々なアプ

リケーションで柔軟かつ容易に音質作りが可能です。デジタル入力は最大768 kHzのPCM入力と11.2

MHzのDSD入力に対応し、スマートフォン、ポータブルオーディオプレイヤー等で普及の進むハイレゾ

リューション音源の再生に最適です。

アプリケーション：Smart Cellular Phones, IC-Recorders, Bluetooth Headphones, CD/SACD Players,

Network Audios, USB DACs, USB Headphones, Sound Plates/Bars, HD

Audio/Voice Conference Systems, AV Receivers

2. 特長

• THD+N: -115 dB

• DR, S/N: 127 dB (2 Vrms 出力時、差動加算後)

•128倍オーバーサンプリング

• サンプリングレート: 8kHz  768 kHz

• 32ビット8倍デジタルフィルタ

- ショートディレイシャープロールオフ, GD = 6.0/fs,

Ripple: 0.005 dB, Attenuation: 100 dB

- ショートディレイスローロールオフ, GD = 5.0 /fs

- シャープロールオフ

- スローロールオフ

- スーパースローロールオフ

- 低分散ショートディレイフィルタ

• 強ジッタ耐力

• 低歪・低ノイズ高性能差動アンプ出力

• 2.8 MHz, 5.6 MHz, 11.2 MHz DSD入力対応

Filter1 (fc = 39 kHz, 2.8 MHz mode), Filter2 (fc = 76 kHz, 2.8 MHz mode)

• 32, 44.1, 48kHz対応デジタルディエンファシス内蔵

• ソフトミュート

• デジタルATT(255 levels and 0.5 dB step + mute)

• Mono Mode

• 外部デジタルフィルタインタフェース

• オーディオI/Fフォーマット: 24/32 ビット前詰め, 16/20/24/32 ビット後詰め, I

2

S, DSD, TDM

• マスタクロック

8 kHz ~ 32 kHz: 256 fs or 384 fs or 512 fs or 768 fs or 1024 fs or 1152 fs

8 kHz ~ 54 kHz: 256 fs or 384 fs or 512 fs or 768 fs

8 kHz ~ 108 kHz: 256 fs or 384 fs

108 kHz ~ 216 kHz: 128 fs or 192 fs

~384 kHz: 32 fs or 48 fs or 64 fs or 96 fs

~768 kHz: 16 fs or 32 fs or 48 fs or 64 fs

• 3線式、I2C-busインタフェース対応

AK4492

Quality Oriented 32-Bit 2ch DAC

[AK4492]

016011073-J-02 2020/09

- 2 -

• 電源電圧 : 内蔵LDO使用時 : TVDD = AVDD= 3.0  3.6 V, VDDL/R = 4.75  5.25 V

内蔵LDO未使用時 : TVDD = AVDD = (DVDD)  3.6 V, DVDD = 1.7  1.98 V,

VDDL/R = 4.75  5.25 V

• 動作環境温度: -40 ℃  85 ℃

• デジタル入力レベル: CMOS

• パッケージ: 96-pin WLCSP

[AK4492]

016011073-J-02 2020/09

- 3 -

3. 目次

1. 概要 .......................................................................................................................................... 1

2. 特長 .......................................................................................................................................... 1

3. 目次 ............................................................................................................................................. 3

4. ブロック図 ...................................................................................................................................... 5

5. ピン配置と機能説明 ........................................................................................................................ 6

■ ピン配置 ............................................................................................................................................. 6

■ ピン機能説明 ...................................................................................................................................... 7

■ 使用しないピンの処理について ...................................................................................................... 10

6. 絶対最大定格................................................................................................................................. 11

7. 推奨動作条件................................................................................................................................. 11

8. 電気的特性 .................................................................................................................................... 12

■ アナログ特性 .................................................................................................................................... 12

■ シャープロールオフ・フィルタ特性 ............................................................................................... 15

■ スローロールオフ・フィルタ特性 ................................................................................................... 17

■ ショートディレイ・シャープロールオフフィルタ特性 .................................................................. 19

■ ショートディレイ・スローロールオフフィルタ特性 ...................................................................... 21

■ 低分散ショートディレイフィルタ特性............................................................................................ 23

■ DSDフィルタ特性 ............................................................................................................................ 25

■ DC特性 ............................................................................................................................................. 25

■ スイッチング特性 ............................................................................................................................ 26

■ タイミング波形 ................................................................................................................................ 31

9. 機能説明 ........................................................................................................................................ 36

■ D/A変換モード (PCM Mode、DSD Mode、EXDP Mode) .............................................................. 38

■ D/A変換モード切り替えタイミング ................................................................................................ 38

■ システムクロック ............................................................................................................................ 40

■ オーディオインタフェースフォーマット ........................................................................................ 49

■ Digital Filter ...................................................................................................................................... 61

■ ディエンファシスフィルタ (PCM Mode) ........................................................................................ 62

■ 出力ボリューム (PCM Mode, DSD Mode, EXDF Mode) ................................................................ 62

■ ゲイン調整機能 (PCM Mode, DSD Mode, EXDF Mode) ................................................................. 63

■ ゼロ検出機能 (PCM Mode, DSD Mode, EXDF Mode) .................................................................... 64

■ LRチャンネル出力信号選択、位相反転機能 (PCM Mode, DSD Mode, EXDF Mode) .................... 65

■ DSD信号フルスケール (FS) 検出機能 ............................................................................................. 66

■ ソフトミュート機能 (PCM Mode, DSD Mode, EXDF Mode) ......................................................... 68

■ LDO .................................................................................................................................................. 69

■ シャットダウンスイッチ ................................................................................................................. 69

■ パワーアップ/ダウン機能 ................................................................................................................ 70

■ パワーオフ・リセット機能 .............................................................................................................. 74

■ 同期化機能 (PCM Mode, EXDF Mode) ............................................................................................ 77

■ レジスタコントロールインタフェース............................................................................................ 79

■ レジスタマップ ................................................................................................................................ 85

■ 詳細説明 ........................................................................................................................................... 86

10. システム設計................................................................................................................................. 96

1. グランドと電源のデカップリング ................................................................................................... 97

2. 基準電圧 ............................................................................................................................................ 97

3. アナログ出力 .................................................................................................................................... 97

4. 外部デバイス(AK8157A)との接続例 ................................................................................................ 99

5. 外部デバイス(AK4205)との接続例 ................................................................................................. 100

11. パッケージ .................................................................................................................................. 101

■ パッケージ外形寸法図 (96-pin WLCSP)....................................................................................... 101

[AK4492]

016011073-J-02 2020/09

- 4 -

■ 材質・メッキ仕様 .......................................................................................................................... 101

■ マーキング ..................................................................................................................................... 101

12. オーダリングガイド .................................................................................................................... 102

■ オーダリングガイド ....................................................................................................................... 102

13. 改訂履歴 ...................................................................................................................................... 102

重要な注意事項 ...................................................................................................................................... 103

[AK4492]

016011073-J-02 2020/09

- 5 -

4. ブロック図

MCLK

SDATA/DINL/DSDL

SMUTE/CSN

BICK/BCK/DCLK

SD/ CCLK/SCL

SLOW/CDTI/SDA

VSSR

VDDR

PDN

AVDD

SCF

Clock

Divider

DVSS

DVDD

SSLOW/WCK

ACKS/

CAD1

PSN

DIF0/

DZFL

DIF2/

CAD0

VSSL

VDDL

VCML

AOUTRN

VCMR

VREFHL

VREFLL

VREFLR

VREFHR

AVSS

AOUTLP

AOUTLN

AOUTRP

PCM

Data

Interface

DSD

Data

Interface

External

DF

Interface

Control

Register

Vref

LRCK/DINR/DSDR

DIF1/

DZFR

DATT

Soft Mute



Modulator

Volume bypass

DSDD bit “1”

Normal path

DSDD bit “0”

Oscillator

TVDD

TDM1

DCHAIN

LDO

LDOE

TDM0/DCLK

DEM0/DSDL

GAIN/DSDR

TDMO

INVR

TESTE

HLOAD

/I2C

EXTR

IREF

DSD

Filter

De-emphasis

&

Interpolator

MCLK Stop

Detection

Figure 1. Block Diagram

[AK4492]

016011073-J-02 2020/09

- 6 -

5. ピン配置と機能説明

■ ピン配置

AK4492

Top View

K

LRCK 18

J

H

G

F

E

D

C

B

A

1

2

3

4

5

6

7

8

9

10

VDDR

VSSR

VSSL

VDDL

9

AOUTR

N

AOUTR

P

VDDR

VSSR

VSSL

VDDL

AOUTL

P

AOUTL

N

8

VREFL

R

VCMR

NC

VCML

VREFL

L

7

VREFL

R

NC

VREFL

L

6

VREFH

R

NC

VREFH

L

5

VREFH

R

TESTE

NC

EXTR

VREFH

L

4

INVR

DCHAI

N

NC

AVSS

AVDD

3

TDM0/

DCLK

TDM1

NC

PSN

NC

LDOE

MCLK

DVDD

2

ACKS/

CAD1

GAIN/

DSDR

HLOAD/

I2C

DIF2/

CAD0

SD/

CCLK/

SCL

TDMO

SSLOW/

WCK

PDN

TVDD

DVSS

1

NC

DEM0/

DSDL

DIF1/

DZFR

DIF0/

DZFL

SLOW/

CDTI/

SDA

SMUTE/

CSN

LRCK/

DINR/

DSDR

SDATA/

DINL/

DSDL

BICK/

BCK/

DCLK

NC

A

B

C

D

E

F

G

H

J

K

Figure 2. ピン配置

NCピンは VSS と接続してください。

[AK4492]

016011073-J-02 2020/09

- 7 -

■ ピン機能説明

No.

Name

I/O

Protection

Diode

Function

A2

ACKS

I

TVDD/DVSS

Auto Setting Mode Select Pin in Pin Control Mode

(PSN pin = “H”)

“L”: Manual Setting Mode, “H”: Auto Setting Mode

CAD1

I

Chip Address 1 Pin in Register Control Mode

(PSN pin = “L”)

A3

TDM0

I

TVDD/DVSS

TDM Mode Select Pin in Pin Control mode (PSN pin=“H”)

DCLK

I

DSD Clock Pin in DSD Mode

(PSN pin=“L”, DSDPATH bit =“0”)

A4

INVR

I

TVDD/DVSS

Rch signal Invert pin in Pin Control Mode

A5

VREFHR

I

VDDR/VSSR

Rch High Level Voltage Reference Input Pin

A6

VREFHR

I

VDDR/VSSR

Rch High Level Voltage Reference Input Pin

A7

VREFLR

I

VDDR/VSSR

Rch Low Level Voltage Reference Input Pin

A8

VREFLR

I

VDDR/VSSR

Rch Low Level Voltage Reference Input Pin

A9

AOUTRN

O

VDDR/VSSR

Rch Negative Analog Output Pin

B1

DEM0

I

TVDD/DVSS

De-emphasis Enable 0 Pin in Pin Control Mode (PSN pin=“H”)

DSDL

I

DSD Lch Data Input Pin in DSD Mode

(PSN pin = “L”, DSDPATH bit = “0”)

B2

GAIN

I

TVDD/DVSS

Output Gain Control Pin in Pin Control Mode (PSN pin = “H”)

“L”:Output Level 2.8 Vpp, “H”: Output Level 3.75 Vpp

DSDR

I

DSD Rch Data Input Pin in DSD Mode

(PSN pin = “L”, DSDPATH bit = “0”)

B3

TDM1

I

TVDD/DVSS

TDM Mode Select Pin in Pin Control Mode

B4

DCHAIN

I

TVDD/DVSS

Daisy Chain Mode Select Pin in Pin Control Mode

B5

TESTE

I

TVDD/DVSS

Test mode Enable Pin(Internal pull-down pin)

B8

VCMR

I

VDDR/VSSR

Right channel Common Voltage Pin,

Normally connected to VREFLR with a 1uF electrolytic cap.

This pin is inhibited to connect other devices.

B9

AOUTRP

O

VDDR/VSSR

Rch Positive Analog Output Pin

C1

DIF1

I

TVDD/DVSS

Digital Input Format 1 Pin in Pin Control Mode (PSN pin = “H”)

DZFR

O

Rch Zero Input Detect Pin in Register Control Mode (PSN pin = “L”)

(Internal pull-down pin)

C2

HLOAD

I

TVDD/DVSS

Heavy Load Mode Enable Pin in Pin Control Mode (PSN pin = “H”)

“L”:Normal Drive Mode, “H”: Heavy Load Drive Mode

I2C

I

Resister Control Interface Pin in Register Control Mode (PSN pin =

“L”) “L”: 3 Wire Serial Mode, “H”: I

2

C-Bus Mode

C9

VDDR

-

Rch Analog Power Supply Pin

C10

VDDR

-

Rch Analog Power Supply Pin

D1

DIF0

I

TVDD/DVSS

Digital Input Format 0 Pin in Pin Control Mode (PSN pin = “H”)

DZFL

O

Lch Zero Input Detect Pin in Register Control Mode

(PSN pin=“L”)(Internal pull-down pin)

D2

DIF2

I

TVDD/DVSS

Digital Input Format 2 Pin in Pin Control Mode (PSN pin = “H”)

CAD0

I

Chip Address 0 Pin in Register Control Mode (PSN pin = “L”)

D3

PSN

I

TVDD/DVSS

Pin Control Mode or Register Control Mode Select Pin

(Internal pull-down pin)

“L”: Register Control Mode, “H”: Pin Control Mode

D9

VDDR

-

Rch Analog Power Supply Pin

D10

VSSR

-

Analog Ground Pin

[AK4492]

016011073-J-02 2020/09

- 8 -

No.

Name

I/O

Protection

Diode

Function

E1

SLOW

I

－ /DVSS

Digital Filter Select Pin in Pin Control Mode (PSN pin = “H”)

CDTI

I

Control Data Input Pin in Register Control Mode

(PSN pin = “L”, I2C pin = “L”)

SDA

I/O

Control Data Input Pin (PSN pin = “L”, I2C pin = “H”)

E2

SD

I

－ /DVSS

Digital Filter Select Pin in Pin Control Mode (PSN pin = “H”)

CCLK

I

Control Data Clock Pin in Register Control Mode

(PSN pin = “L”, I2C pin = “L”)

SCL

I

Control Data Clock Input Pin (PSN pin = “L”, I2C pin = “H”)

E9

VSSR

-

Analog Ground Pin

E10

VSSR

-

Analog Ground Pin

F1

SMUTE

I

TVDD/DVSS

Soft Mute Pin in Pin Control Mode (PSN pin = “H”)

When this pin is changed to “H”, soft mute cycle is initiated.

When returning “L”, the output mute releases.

CSN

I

Chip Select Pin in Register Control Mode

(PSN pin = “L”, I2C pin = “L”)

This Pin should be connected to DVSS

(PSN pin = “L”, I2C pin = “H”)

F2

TDMO

O

TVDD/DVSS

Audio Data Onput in Daisy Chain Mode

(Internal pull-down pin)

F9

VSSL

-

Analog Ground

F10

VSSL

-

Analog Ground

G1

LRCK

I

TVDD/DVSS

L/R Clock Pin in PCM Mode

DINR

I

Rch Audio Data Input Pin in EXDF Mode

DSDR

I

DSD Rch Data Input Pin in DSD Mode (DSDPATH bit = “1”)

G2

SSLOW

I

TVDD/DVSS

Digital Filter Select Pin in Pin Control Mode (PSN pin= “H”)

WCK

I

Word Clock input Pin in EXDF Mode (PSN pin = “L”)

G9

VDDL

-

Lch Analog Power Supply Pin

G10

VSSL

-

Analog Ground Pin

H1

SDATA

I

TVDD/DVSS

Audio Data Input Pin in PCM Mode

DINL

I

Lch Audio Data Input Pin in EXDF Mode

DSDL

I

DSD Lch Data Input Pin in DSD Mode (DSDPATH bit = “1”)

H2

PDN

I

TVDD/DVSS

Power-Up, Power-Down Pin

When at “L”, the AK4492 is in power-down mode and is held in

reset.The AK4492 must always be reset upon power-up.

H3

LDOE

I

TVDD/DVSS

Internal LDO Enable Pin. “L”: Disable, “H”: Enable

H9

VDDL

-

Lch Analog Power Supply Pin

H10

VDDL

-

Lch Analog Power Supply Pin

J1

BICK

I

TVDD/DVSS

Audio Data Clock Pin in PCM Mode

BCK

I

Audio Data Clock Pin in EXDF Mode

DCLK

I

DSD Clock Pin in DSD Mode (DSDPATH bit = “1”)

J2

TVDD

-

Digital Power Supply Pin

LDOE pin = “L”: (DVDD) ~ 3.6 V / LDOE pin = “H”: 3.0 ~ 3.6V

J3

MCLK

I

AVDD/AVSS

Master Clock Input Pin

J4

AVSS

-

Analog Ground Pin

J5

EXTR

I

VDDL/VSSL

External Resistor Connect Pin

Rext=33 kΩ(±1 %, Note 1) toAVSS

J8

VCML

-

VDDL/VSSL

Left channel Common Voltage Pin

Normally connected to VREFLL with a 1 uF electrolytic cap. This

pin is inhibited to connect other devices.

J9

AOUTLP

O

VDDL/VSSL

Lch Positive Analog Output Pin

[AK4492]

016011073-J-02 2020/09

- 9 -

Note 1. Fs Auto Detect Mode 使用の場合は絶対許容誤差 0.1 %以下のものをご使用下さい。

Note 2. All input pins except for internal pull-up/down pins must not be left floating.

Note 3. PSN pinでPin Control/Register Control mdoeを切り替えた場合はPDN pinでリセットして下さい。

Note 4. PCM mode、DSD mode、EXDF modeの設定はレジスタで行います。

No.

Pin Name

I/O

Protection

Diode

Function

K2

DVSS

-

Digital Ground Pin

K3

DVDD

O

-

(LDOE pin = “H”)

LDO Output Pin, This pin should be connected to DVSS with

1.0 µF. This pin is inhibited to connect other devices.

-

(LDOE pin = “L”)

1.8 V Power Input Pin

K4

AVDD

-

Analog Power Supply Pin.

LDOE pin = “L”: (DVDD) ~ 3.6 V / LDOE pin = “H”: 3.0 ~ 3.6 V

K5

VREFHL

I

VDDL/VSSL

Lch High Level Voltage Reference Input

K6

VREFHL

I

VDDL/VSSL

Lch High Level Voltage Reference Input

K7

VREFLL

I

VDDL/VSSL

Lch Low Level Voltage Reference Input

K8

VREFLL

I

VDDL/VSSL

Lch Low Level Voltage Reference Input

K9

AOUTLN

O

VDDL/VSSL

Lch Negative Analog Output

[AK4492]

016011073-J-02 2020/09

- 10 -

■ 使用しないピンの処理について

使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。

(1) ピンコントロールモード (PCM modeのみ)

区分

ピン名

設定

Analog

AOUTLP, AOUTLN, AOUTRP, AOUTRN

オープン

TESTE

AVSSに接続、又はオープン

(2) レジスタコントロールモード

1. PCM Mode

2. DSD Mode

DSDPATH bit = “0”のとき

DSDPATH bit = “1”のとき

区分

ピン名

設定

Analog

AOUTLP, AOUTLN, AOUTRP, AOUTRN

オープン

TESTE

AVSSに接続、又はオープン

Digital

DCLK, DSDL, DSDR, WCK, TDM1, DCHAIN,

INVR

DVSSに接続

TDMO, DZFR, DZFL

オープン

CSN

DVSSに接続 (I2C pin = “H”)

3. EXDF Mode

区分

ピン名

設定

Analog

AOUTLP, AOUTLN, AOUTRP, AOUTRN

オープン

TESTE

AVSSに接続、又はオープン

Digital

DCLK, DSDL, DSDR, TDM1, DCHAIN, INVR

DVSSに接続

TDMO, DZFR, DZFL

オープン

CSN

DVSSに接続 (I2C pin = “H”)

4. Pull-up, Pull-down Pin List

区分

ピン名

デバイス内接続先

Pull-down pin

(typ = 100 kΩ)

TDMO, DZFL, DZFR, PSN

DVSS

TESTE

DVSS

区分

ピン名

設定

Analog

AOUTLP, AOUTLN, AOUTRP, AOUTRN

オープン

TESTE

AVSSに接続、又はオープン

Digital

DCLK, DSDL, DSDR, WCK, TDM1, DCHAIN,

INVR

DVSSに接続

TDMO, DZFR, DZFL

オープン

CSN

DVSSに接続 (I2C pin = “H”)

区分

ピン名

設定

Analog

AOUTLP, AOUTLN, AOUTRP, AOUTRN

オープン

TESTE

AVSSに接続、又はオープン

Digital

WCK, TDM1, DCHAIN, INVR

DVSSに接続

TDMO, DZFR, DZFL

オープン

CSN

DVSSに接続 (I2C pin = “H”)

[AK4492]

016011073-J-02 2020/09

- 11 -

6. 絶対最大定格

(AVSS = DVSS = VSSL = VSSR = VREFLL = VREFLR = 0 V; Note 5)

Parameter

Symbol

Min.

Max.

Unit

Power

Supplies:

Digital I/O

Digital Core

Clock Ineterface

Analog

|AVSS − DVSS| (Note 6)

TVDD

DVDD

AVDD

VDDL/R

GND

−0.3

-

6.0

2.5

6.0

0.3

V

Input Current, Any Pin Except Supplies

IIN

-

10

mA

Digital Input Voltage (Note 7)

VIND

−0.3

(TVDD+0.3) or 6.0

V

Ambient Temperature (Power supplied)

Ta

−40

85

C

Storage Temperature

Tstg

−65

150

C

Note 5. 電圧は全てグランドピンに対する値です。

Note 6. AVSS, DVSS, VSSL, VSSR は同電位に接続して下さい。

Note 7. VINDのMax値は、(TVDD+0.3)Vまたは6.0Vのどちらか低い方です。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。

また通常の動作は保証されません。

7. 推奨動作条件

(AVSS = DVSS = VSSL = VSSR = VREFLL = VREFLR = 0 V; Note 5)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Power Supplies

■ LDOE pin = “L”時

Digital I/O

Clock Ineterface

Digital Core

Analog

■ LDOE pin = “H”時

Digital I/O

Clock Ineterface

Analog

TVDD

AVDD

DVDD

VDDL/R

TVDD

AVDD

VDDL/R

DVDD

1.7

4.75

3.0

4.75

1.8

5.0

3.3

5.0

3.6

1.98

5.25

3.6

5.25

V

Voltage

Reference

(Note 8)

“H” voltage reference

“L” voltage reference

VREFHL/R

VREFLL/R

VDDL/R-0.5

-

VSSL/R

VDDL/R

-

V

Note 5. 電圧は全てグランドピンに対する値です

Note 8. アナログ出力電圧は(VREFHL/R − VREFLL/R)の電圧に比例します。

Note 9. TVDD, AVDDは同電位とし、同時に立ち上げて下さい。LDO不使用時(LDOE pin = “L”)のとき、

1.8 V系電源(DVDD)、3.3 V系電源(AVDD, TVDD)と5 V系電源(VDDL/R)を同時か、3.3 V系電源

(AVDD, TVDD)、1.8V 系電源(DVDD)、5 V系電源(VDDL/R)の順に投入してください。

Note 10. LDO使用時(LDOE pin = “H”)のとき、内部LDOが1.8 Vを出力します。3.3V 系電源(AVDD, TVDD)

と5 V系電源(VDDL/R)を同時か、3.3 V系電源(AVDD, TVDD)、5 V系電源(VDDL/R)の順に投入

してください。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので

十分ご注意下さい。

[AK4492]

016011073-J-02 2020/09

- 12 -

8. 電気的特性

■ アナログ特性

■ PCM mode

(特記なき場合は、Ta = 25 C; LDOE pin = “L”, AVDD = TVDD = DVDD = 1.8 V, AVSS = DVSS = VSSL/R

= 0 V; VREFHL/R = VDDL/R = 5.0 V, VREFLL/R= 0V; Input data = 24 bit; BICK = 64 fs; Signal Frequency

= 1 kHz; Sampling Frequency = 44.1 kHz; Measurement bandwidth = 20 Hz ~ 20 kHz; 2 Vrms output

mode (GC[2:0] bits = “000” or GAIN pin = “L”); Heavy load drive mode = off(HLOAD bit = “0” or HLOAD pin

= “L”))

Parameter

Min.

Typ.

Max.

Unit

Resolution

-

32

Bit

Dynamic Characteristics (Note 11)

THD+N

fs=44.1kHz

BW=20kHz

0dBFS

GC[2:0]= “000”

or GAIN=“L”

-

-115

-

dB

GC[2:0]=“100”

or GAIN=“H”

-

-111

-

dB

−60dBFS

-

-61

-

dB

fs=96kHz

BW=40kHz

0dBFS

-

-111

-

dB

−60dBFS

-

-57

-

dB

fs=192kHz

BW=40kHz

0dBFS

-

-111

-

dB

−60dBFS

-

-57

-

dB

BW=80kHz

−60dBFS

-

-52

-

dB

Dynamic Range (−60dBFS with A-weighted)

-

123

-

dB

(Note 12)

-

127

-

dB

S/N (A-weighted)

GC[2:0]= “000”、

or GAIN=“L”

-

123

-

dB

(Note 12)

-

127

-

dB

GC[2:0]= “100”、

or GAIN=“H”

-

125

-

dB

(Note 12)

-

129

-

dB

Interchannel Isolation (1kHz)

110

120

-

dB

DC Accuracy (Note 13)

Interchannel Gain Mismatch

-

0.15

0.3

dB

Gain Drift

-

20

-

ppm/C

Output Voltage

GC[2:0]=“000” or GAIN pin=“L” (Note 14)

2.65

2.8

2.95

Vpp

GC[2:0]=“100” or GAIN pin=“H” (Note 15)

3.55

3.75

3.95

Vpp

Load Resistance

(Note 16)

HLOAD=“0” or HLOAD pin=“L”

400

-



HLOAD=“1” or HLOAD pin=“H”

300

-



Load Capacitance (Note 17)

-

25

pF

Note 11. 測定器にAPx555を使用したときの測定平均値です。

Note 12. AK4492のIC単体としての値です。External Circuit Figure 77および測定器のノイズを除去した

計算値です。

Note 13. AK4492のIC単体の値です。

Note 14. GC[2:0] bits = “000”またはGAIN pin =“L”時、入力信号が0 dBFS時のアナログ出力電圧は次式で

与えられます。

AOUTL/R (typ.@0 dB) = (AOUTLP/RP) − (AOUTLN/RN) = 2.8 Vpp  (VREFHL/R − VREFLL/R)/5.

Note 15. GC[2:0] bits= “100”またはGAIN pin =“H”時、入力信号が0 dBFS時のアナログ出力電圧は次式で

与えられます。

AOUTL/R (typ.@0dB) = (AOUTLP/RP) − (AOUTLN/RN) = 3.75Vpp  (VREFHL/R − VREFLL/R)/5.

Note 16. Load Resistanceはグランドに対する値です。10.3システム設計アナログ出力の項で回路と算

出例を示します。

Note 17. Load Capacitanceはグランドに対する値です。アナログ特性は出力ピンに接続される容量性負

荷に敏感なため、容量性負荷が極力小さくなるようにしてください。

Note 18. 後段の加算回路の抵抗は絶対値誤差1 %以内の物を必ず使用して下さい。

[AK4492]

016011073-J-02 2020/09

- 13 -

(特記なき場合は、Ta = 25 C; LDOE pin = “L”, AVDD = TVDD = DVDD = 1.8 V, AVSS = DVSS = VSSL/R

= 0 V; VREFHL/R = VDDL/R = 5.0 V, VREFLL/R = 0V; Input data = 24 bit; BICK = 64 fs; Signal Frequency

= 1kHz; Sampling Frequency = 44.1kHz; 2 Vrms output mode (GC[2:0] bits = “000” or GAIN pin = “L”);

Heavy load drive mode = off(HLOAD bit=“0” or HLOAD pin=“L”))

Power Supplies

Parameter

Min.

Typ.

Max.

Unit

Power Supply Current

Normal operation (PDN pin = “H”)

VDDL+VDDR

-

27

40

mA

VREFHL+VREFHR

-

1.6

3

mA

AVDD

-

0.4

1.5

mA

TVDD

LDOE pin = “H”

fs = 44.1 kHz

-

6

9

mA

fs = 96 kHz

-

10

15

mA

fs = 192 kHz

-

18

27

mA

LDOE pin = “L”

-

0.3

1.5

mA

DVDD

LDOE pin = “L”

fs = 44.1 kHz

-

6

9

mA

fs = 96 kHz

-

10

15

mA

fs = 192 kHz

-

18

27

mA

Total Idd (fs = 44.1 kHz, LDOE pin = “L”)

-

35.4

55

mA

Power down (PDN pin = “L”) (Note 19)

TVDD + AVDD + VDDL + VDDR + DVDD

-

0.4

100

A

Note 19. パワーダウン時、外部クロック(MCLK, BICK, LRCK)を含む、全てのデジタル入力をDVSSに固

定した場合の値です。

Note 20. LDOE pin = “H”時、DVDD pinは出力ピンとなります。

[AK4492]

016011073-J-02 2020/09

- 14 -

■ DSD mode

(特記なき場合は、Ta = 25 C; LDOE pin = “L”, AVDD = TVDD = DVDD = 1.8 V; AVSS = DVSS = VSSL/R

= 0 V; VREFHL/R = VDDL/R = 5.0 V, VREFLL/R = 0 V; Signal Frequency = 1 kHz; Measurement

bandwidth = 20 Hz ~ 20 kHz; External Circuit: Figure 77; 2 Vrms output mode (GC[2:0] bits = “000” or

GAIN pin = “L”))

Parameter

Min.

Typ.

Max.

Unit

Dynamic Characteristics

THD+N

(Note 21)

DSD data stream：

2.8224 MHz

0dB

-

-111

-

dB

DSD data stream：

5.6448 MHz

0dB

-

-112

-

dB

DSD data stream：

11.2896 MHz

0dB

-

-107

-

dB

S/N

(A-weighted,

Normal path)

(Note 21)

DSD data stream：

2.8224 MHz

Digital“0”

(Note 24)

-

123

-

dB

DSD data stream：

5.6448 MHz

Digital“0”

(Note 24)

-

123

-

dB

DSD data stream：

11.2896 MHz

Digital“0”

(Note 24)

-

123

-

dB

DC Accuracy

Output Voltage (Normal path) (Note 25)

2.65

2.8

2.95

Vpp

Output Voltage (Volume Bypass) (Note

25)

2.38

2.5

2.63

Vpp

Note 21. AK4137を入力ソースとした時の参考値です。また、ゲイン調整機能で信号振幅を大きくして

も変わりません。

Note 22. DSD信号のピークレベルがデューティレンジ25 % ~ 75 %を越えるものを入力しないでくださ

い。

Note 23. 入力に1 kHz、デューティレンジ25%~75%のsine波を与えたときの出力レベルを0 dBとします。

0dBを超える信号を入力した場合、異音がする可能性があります。

Note 24. Digital“0”とは、ScarletBookで規定されている“01101001”のデジタルゼロコードパターンです。

Note 25. GC[2:0] = “000”、DSDD bit = “1”のとき、入力信号が0 dB時のアナログ出力電圧は次の式で与

えられます。

AOUTL/R (typ.@0 dB) = (AOUTLP/RP) − (AOUTLN/RN) = 2.5Vpp(VREFHL/R−VREFLL/R)/5.

[AK4492]

016011073-J-02 2020/09

- 15 -

■ シャープロールオフ・フィルタ特性

シャープロールオフ・フィルタ特性 (fs = 44.1 kHz)

(Ta = -40~85 C; VDDL/R = 4.755.25 V, AVDD = TVDD = (DVDD)  3.6 V, DVDD = 1.7 ~ 1.98 V; Normal

Speed Mode; DEM = OFF; SD bit or SD pin = “0”, SLOW bit or SLOW pin = “0”, SSLOW bit or SSLOW pin

=“0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency

Response

0.01 dB

−6.0 dB (Note 26)

-

0

-

22.05

20.0

-

kHz

Passband (Note 27)

PB

0

-

20.0

kHz

Stopband (Note 27)

SB

24.1

-

kHz

Passband Ripple (Note 28)

PR

-

0.005

dB

Stopband Attenuation (Note 26)

SA

100

-

dB

Group Delay (Note 29)

GD

-

29.2

-

1/fs

Digital Filter + SCF (Note 26)

Frequency Response: 0  20.0 kHz

-0.7

-

+0.1

dB

シャープロールオフ・フィルタ特性 (fs = 96 kHz)

(Ta = -40 ~ 85 C; VDDL/R = 4.755.25 V, AVDD = TVDD = (DVDD)  3.6V, DVDD = 1.7~1.98V; Double

Speed Mode; DEM = OFF; SD bit or SD pin = “0”, SLOW bit or SLOW pin = “0”, SSLOW bit or SSLOW pin

= “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency

Response

0.01dB

−6.0 dB (Note 26)

-

0

-

48.0

43.5

-

kHz

Passband (Note 27)

PB

0

-

43.5

kHz

Stopband (Note 27)

SB

52.5

-

kHz

Passband Ripple (Note 28)

PR

-

0.005

dB

Stopband Attenuation (Note 26)

SA

100

-

dB

Group Delay (Note 29)

GD

-

29.2

-

1/fs

Digital Filter + SCF (Note 26)

Frequency Response: 0  40.0 kHz

-1.9

-

+0.1

dB

シャープロールオフ・フィルタ特性 (fs = 192 kHz)

(Ta = -40 ~ 85 C; VDDL/R = 4.755.25 V, AVDD = TVDD = (DVDD)  3.6 V, DVDD = 1.7~1.98 V; Quad

Speed Mode; DEM = OFF; SD bit or SD pin = “0”, SLOW bit or SLOW pin = “0”, SSLOW bit or SSLOW pin

= “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency

Responce

0.01 dB

−6.0 dB (Note 26)

-

0

-

96.0

87.0

-

kHz

Passband (Note 27)

PB

0

-

87.0

kHz

Stopband (Note 27)

SB

104.9

-

kHz

Passband Ripple (Note 28)

PR

-

0.005

dB

Stopband Attenuation (Note 26)

SA

100

-

dB

Group Delay (Note 29)

GD

-

29.2

-

1/fs

Digital Filter + SCF (Note 26)

Frequency Response: 0  80.0kHz

-5.0

-

+0.1

dB

Note 26. 入力に1 kHz、0 dBFSのsin波を与えたときの出力レベルを0 dBとします。

Note 27. 通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、

PB = 0.4535  fs(@0.01 dB)、SB = 0.546  fsです。

Note 28. Interpolatorの初段、4倍オーバーサンプリングフィルタのパスバンド帯域内におけるゲインの

振幅です。

[AK4492]

016011073-J-02 2020/09

- 16 -

Note 29. デジタルフィルタによる演算遅延で、16/20/24/32ビットデータが入力されてからアナログ信号

が出力されるまでの時間です。

Figure 3. Sharp Roll-off Filter Frequency Response

Figure 4. Sharp Roll-off Filter Passband Ripple

[AK4492]

016011073-J-02 2020/09

- 17 -

■ スローロールオフ・フィルタ特性

スローロールオフ・フィルタ特性 (fs = 44.1 kHz)

(Ta = -40 ~ 85 C; VDDL/R = 4.75  5.25 V, AVDD = TVDD = (DVDD)  3.6 V, DVDD = 1.7~1.98 V;

Normal Speed Mode; DEM = OFF; SD bit or SD pin = “0”, SLOW bit or SLOW pin = “1”, SSLOW bit or

SSLOW pin = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency

Response

0.01dB

−6.0dB (Note 26)

-

0

-

21.0

8.0

-

kHz

Passband (Note 30)

PB

0

-

8.0

kHz

Stopband (Note 30)

SB

39.2

-

kHz

Passband Ripple (Note 28)

PR

-

0.007

dB

Stopband Attenuation (Note 26)

SA

92

-

dB

Group Delay (Note 29)

GD

-

6.5

-

1/fs

Digital Filter + SCF (Note 26)

Frequency Response: 0  20.0 kHz

-5.5

-

+0.1

dB

スローロールオフ・フィルタ特性 (fs = 96 kHz)

(Ta = -40 ~ 85 C; VDDL/R = 4.755.25 V, AVDD = TVDD = (DVDD)  3.6 V, DVDD = 1.7~1.98 V; Double

Speed Mode; DEM = OFF; SD bit or SD pin = “0”, SLOW bit or SLOW pin = “1”, SSLOW bit or SSLOW pin

= “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency

Responce

0.01 dB

−6.0 dB (Note 26)

-

0

-

45.6

17.6

-

kHz

Passband (Note 30)

PB

0

-

17.6

kHz

Stopband (Note 30)

SB

85.4

-

kHz

Passband Ripple (Note 28)

PR

-

0.007

dB

Stopband Attenuation (Note 26)

SA

100

-

dB

Group Delay (Note 29)

GD

-

6.5

-

1/fs

Digital Filter + SCF (Note 26)

Frequency Response: 0  40.0 kHz

-5.1

-

+0.1

dB

スローロールオフ・フィルタ特性 (fs = 192 kHz)

(Ta = -40 ~ 85 C; VDDL/R = 4.755.25 V, AVDD = TVDD = (DVDD)  3.6 V, DVDD = 1.7~1.98 V; Quad

Speed Mode; DEM = OFF; SD bit or SD pin = “0”, SLOW bit or SLOW pin = “1”, SSLOW bit or SSLOW pin

= “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency

Responce

0.01 dB

−6.0 dB (Note 26)

-

0

-

91.2

35.2

-

kHz

Passband (Note 30)

PB

0

-

35.2

kHz

Stopband (Note 30)

SB

170.7

-

kHz

Passband Ripple (Note 28)

PR

-

0.007

dB

Stopband Attenuation (Note 26)

SA

100

-

dB

Group Delay (Note 29)

GD

-

6.5

-

1/fs

Digital Filter + SCF (Note 26)

Frequency Response: 0  80.0kHz

-8.0

-

+0.1

dB

Note 30. 通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、

PB = 0.1836  fs(@0.01 dB)、SB = 0.8889  fsです。

[AK4492]

016011073-J-02 2020/09

- 18 -

Figure 5. Slow Roll-off Filter Frequency Response

Figure 6. Slow Roll-off Filter Passband Ripple

[AK4492]

016011073-J-02 2020/09

- 19 -

■ ショートディレイ・シャープロールオフフィルタ特性

ショートディレイ・シャープロールオフフィルタ特性 (fs = 44.1 kHz)

(Ta = -40 ~ 85 C; VDDL/R = 4.755.25 V, AVDD = TVDD = (DVDD)  3.6 V, DVDD = 1.7~1.98 V; Normal

Speed Mode; DEM = OFF; SD bit or SD pin = “1”, SLOW bit or SLOW pin = “0”, SSLOW bit or SSLOW pin

= “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency

Responce

0.01 dB

−6.0 dB (Note 26)

-

0

-

22.05

20.0

-

kHz

Passband (Note 31)

PB

0

-

20.0

kHz

Stopband (Note 31)

SB

24.1

-

kHz

Passband Ripple (Note 30)

PR

-

0.005

dB

Stopband Attenuation (Note 26)

SA

100

-

dB

Group Delay (Note 29)

GD

-

6.0

-

1/fs

Digital Filter + SCF (Note 26)

Frequency Response: 0  20.0 kHz

-0.7

-

+0.1

dB

ショートディレイ・シャープロールオフフィルタ特性 (fs = 96 kHz)

(Ta = -40 ~ 85 C; VDDL/R = 4.755.25 V, AVDD = TVDD = (DVDD)  3.6 V, DVDD = 1.7~1.98 V; Double

Speed Mode; DEM = OFF; SD bit or SD pin = “1”, SLOW bit or SLOW pin = “0”, SSLOW bit or SSLOW pin

= “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency

Responce

0.01 dB

−6.0 dB (Note 26)

-

0

-

48.0

43.5

-

kHz

Passband (Note 31)

PB

0

-

43.5

kHz

Stopband (Note 31)

SB

52.5

-

kHz

Passband Ripple (Note 28)

PR

-

0.005

dB

Stopband Attenuation (Note 26)

SA

100

-

dB

Group Delay (Note 29)

GD

-

6.0

-

1/fs

Digital Filter + SCF (Note 26)

Frequency Response: 0  40.0 kHz

-1.9

-

+0.1

dB

ショートディレイ・シャープロールオフフィルタ特性 (fs = 192 kHz)

(Ta = -40 ~ 85 C; VDDL/R = 4.755.25 V, AVDD = TVDD = (DVDD)  3.6 V, DVDD = 1.7~1.98 V; Quad

Speed Mode; DEM = OFF; SD bit or SD pin = “1”, SLOW bit or SLOW pin = “0”, SSLOW bit or SSLOW pin

= “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency

Responce

0.01 dB

−6.0 dB (Note 26)

-

0

-

96.0

87.0

-

kHz

Passband (Note 31)

PB

0

-

87.0

kHz

Stopband (Note 31)

SB

104.9

-

kHz

Passband Ripple (Note 28)

PR

-

0.005

dB

Stopband Attenuation (Note 26)

SA

100

-

dB

Group Delay (Note 29)

GD

-

6.0

-

1/fs

Digital Filter + SCF (Note 26)

Frequency Response: 0  80.0 kHz

-5.0

-

+0.1

dB

Note 31. 通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、

PB = 0.4535  fs(@0.01 dB)、SB = 0.546  fsです

[AK4492]

016011073-J-02 2020/09

- 20 -

Figure 7. Short Delay Sharp Roll-off Filter Frequency Response

Figure 8. Short Delay Sharp Roll-off Filter Passband Ripple

ページを読み込んでいます...

AKM AK4492ECB 仕様

関連論文

その他の書類