[AK7739]
018013127-J-01-PB 2019/12
- 1 -
1. 概 要
AK7739はマイクアンプ付の24bitステレオADC,入力セレクタ付の24bitステレオADC,4chの32bit DAC、
サンプリング周波数192kHzまで対応の4系統ステレオSRC,4系統モノラルSRC, DITに加え,Audio処理
やVoice処理に対応したDSPを内蔵したLSIです。DSP1,DSP2は6144step/fs (48kHzサンプリング時)の
演算能力を持ちます。DSP1とDSP2は異なるサンプリング周波数で動作可能のため、音響処理と同時に、
ハンズフリー(HF)処理をすることも可能です。RAMベースDSPのため、プログラムを書き換えることで、
ユーザの要望に合わせた音響処理や独自開発の高性能HF機能を実現させることができます。64-pin
HTQFPパッケージの採用により省スペースを実現できます。
2. 特 長
Dual DSP部(DSP1,DSP2):(DSP1,DSP2は同じ仕様、遅延用RAMのみ共用)
- データ幅: 37-bit (Data RAM: 浮動小数点対応)
- 動作クロック 294.912MHz (6144steps, fs= 48kHz時)
- 乗算器: 32 x 32 → 64-bit (倍精度演算可)
- 除算器: 32 / 32 → 32-bit (浮動小数正規化機能付き)
- ALU: 96bit算術演算 (with overflow margin 32-bit)
- プログラムRAM (PRAM): 10kword x 36-bit (DSP1), 8kword x 36-bit (DSP2)
- 係数RAM (CRAM): 6kword x 32-bit (DSP1), 6kword x 32-bit (DSP2)
- データRAM (DRAM): 6kword x 37-bit (DSP1), 6kword x 37-bit (DSP2)
- 遅延用RAM(DLRAM): 36kword x 37-bit (DSP1+DSP2 Total)
- JX pins (Interrupt)
- 独立したパワーマネージメント
Sub DSP部(DSP3):
- データ幅: 37-bit (Data RAM: 浮動小数点対応)
- 動作クロック 294.912MHz (6144steps, fs= 48kHz時)
- 乗算器: 32 x 32 → 64-bit (倍精度演算可)
- 除算器: 32 / 32 → 32-bit (浮動小数正規化機能付き)
- ALU: 96bit算術演算 (with overflow margin 32-bit)
- プログラムRAM (PRAM): 2kword x 36-bit
- 係数RAM (CRAM): 4kword x 32-bit
- データRAM (DRAM): 6kword x 37-bit
ADC1: MICゲインアンプ内蔵 24-bit ステレオADC
- サンプリング周波数: fs=8kHz to 48kHz
- チャネル独立アナログゲインアンプ (-3 to 30dB (3dB step))
- 差動、シングルエンド入力、疑似差動入力
- ADC 特性 S/N: 95dB (fs=48kHz, 差動入力, MICゲイン = 0dB)
- チャネル独立ディジタルボリューム (+24 to -103dB, 0.5dB Step, Mute)
- DCオフセットキャンセル用ディジタルHPF
- 低ノイズ MICパワー出力: 2ch
- 選択可能な5種類のディジタルフィルタ
AK7739
4ch CODEC & SRC内蔵Multi Core DSP
[AK7739]
018013127-J-01-PB 2019/12
- 2 -
ADC2: 入力セレクタ内蔵 24-bit ステレオADC
- サンプリング周波数: fs=8kHz to 192kHz
- アナログ入力セレクタ: 差動入力 or シングルエンド入力, 疑似差動入力
- ADC特性 S/N: 102dB (fs=48kHz, 差動入力)
- チャネル独立ディジタルボリューム (+24 to -103dB, 0.5dB Step, Mute)
- DCオフセットキャンセル用ディジタルHPF
- 選択可能な5種類のディジタルフィルタ
DAC: Advanced 32-bit DAC
- 2ch x2
- サンプリング周波数: fs=8kHz to 192kHz
- シングルエンド出力
- DAC特性 S/N: 108dB (fs=48kHz)
- チャネル独立ディジタルボリューム (+12 to -115dB, 0.5dB Step, Mute)
- 選択可能な4種類のディジタルフィルタ
SRC部
- 2ch x 4系統 (ステレオ)
- 1ch x 4系統(モノラル) or 2ch x 2系統(ステレオ)
- FSI = 8kHz ~ 192kHz, FSO= 8kHz ~ 192kHz (FSO/FSI= 0.167 ~ 6.0)
DIT部
- S/PDIF,IEC60958,AES/EBU,EIAJ CP1201 民生モード対応
Digital Interfaces
- ディジタル入力ポート6 (Max. @Fs:48kHz TDM使用時 96ch / @Fs:96kHz TDM使用時 48ch)
- ディジタル出力ポート6 (Max. @Fs:48kHz TDM使用時 96ch / @Fs:96kHz TDM使用時 48ch)
- 独立LRCK/BICK入出力ポート x 5系統
- データフォーマット: 前詰32, 24-bit/ 後詰24, 20, 16-bit/ I
2
S
- Short/ Long Frame対応
- TDM入出力モード対応 (全入出力ポート対応/512モードx2)
- ディジタルマイク入力ポート (2ch x 1系統)
- SPIインタフェースMaster Controller
ディジタルミキサー回路内蔵 (x2)
PLL回路内蔵
µPインタフェース: SPI (7MHz Max.) / I
2
C (400KHz Fast Mode)
電源電圧:
Digital: VDD12: 1.14V ~ 1.3V (Typ. 1.2V)
I/F: TVDD1: 1.7V ~ 3.6V (Typ. 3.3V)
TVDD2: 1.7V ~ 3.6V (Typ. 3.3V)
TVDD3: 1.7V ~ 3.6V (Typ. 3.3V)
AVDD: 3.13V ~ 3.6V (Typ. 3.3V)
動作温度範囲: Ta= -40 ~ 85ºC
パッケージ: 64-pin HTQFP (10mm x 10mm, 0.5mm pitch)
[AK7739]
018013127-J-01-PB 2019/12
- 3 -
3. 目 次
1. 概 要................................................................................................................................................ 1
2. 特 長................................................................................................................................................ 1
3. 目 次................................................................................................................................................ 3
4. ブロック図 ........................................................................................................................................ 4
■ デバイスブロック図 ............................................................................................................................4
5. ピン配置と機能説明 .......................................................................................................................... 5
■ ピン配置図 ...........................................................................................................................................5
■ 機能説明 ...............................................................................................................................................6
■ 使用しないピンの処理について ........................................................................................................10
■ パワーダウン時のピンの状態一覧 ....................................................................................................11
6. 絶対最大定格 ................................................................................................................................... 12
7. 推奨動作条件 ................................................................................................................................... 13
8. 電気的特性 ...................................................................................................................................... 14
■ アナログ特性 .....................................................................................................................................14
■ SRC1~4 ..............................................................................................................................................18
■ SRC5~8 ..............................................................................................................................................19
■ 消費電流 .............................................................................................................................................20
9. ディジタルフィルタ特性 ................................................................................................................ 21
10. DC特性 ............................................................................................................................................ 31
11. スイッチング特性 ........................................................................................................................... 32
13. 外部接続回路例 ............................................................................................................................... 42
■ 接続図 ................................................................................................................................................42
■ 周辺回路 .............................................................................................................................................43
14. パッケージ ...................................................................................................................................... 45
■ 外形寸法図 .........................................................................................................................................45
■ 材質・メッキ仕様 ..............................................................................................................................45
■ マーキング .........................................................................................................................................46
15. オーダリングガイド ........................................................................................................................ 46
■ オーダーリングガイド .......................................................................................................................46
16. 改訂履歴 .......................................................................................................................................... 46
重要な注意事項 ........................................................................................................................................ 47
[AK7739]
018013127-J-01-PB 2019/12
- 4 -
4. ブロック図
■ デバイスブロック図
DAC1
SRC1 (stereo)
CLKGEN
&
CONT
&
DIT
MPREF
MPWR1
AIN1L/INP1/DMDAT1
INN1/DMCLK1
AIN2LN/AIN4L
AIN2LP/AIN3L
AIN2RP/AIN3R
AIN2RN/AIN4R
LRCK1
BICK1
XTO
PDN
MICBIAS
LRCK2
BICK2
LRCK3
BICK3
LRCK4/CLKO/RDY
BICK4
DSP2
DIN201
DIN202
DIN203
DIN204
DOUT201
GP20
DOUT202
DOUT203
DOUT204
GP21
DSP1
DIN101
DIN102
DIN103
DIN104
DOUT101
GP10
DOUT102
DOUT103
GP11
ESDI/SDIN5/JX2
SDIN4
SDIN3/JX1
SDIN2/JX0
SDIN1
STO/SDOUT4/RDY
SDOUT3/GPO1/SBST
SDOUT1
SDOUT2/GPO0
AOUT1L
AOUT1R
AOUT2L
AOUT2R
SO/SDA
SELE / SI
SCLK/SCL
CADN/CSN
MLRCLK
MBITCLK
MCLK
MDSPCLK
PLLCLK
Sub DSP
(DSP3)
SRC2 (stereo)
DAC2
SRC3 (stereo)
SRC4 (stereo)
SRC5 (mono)
Serial IF
AVDD
AVSS
TVDD1
TVDD2
DVSS
VDD12
MICIF(I2C)
SRC6 (mono)
ESDO/LRCK5/CLKO
ESCLK/BICK5
ECSO/SDOUT5/GPO2/CLKO
Mixer
DIN205
DOUT205
DIN105
DOUT105
AIN1R/INP2/DMDAT2
INN2/DMCLK2
GNDIN4
ADC1
ADC2
SRC7 (mono)
SRC8 (mono)
SDOUT6/DIT/GPO3/CLKO
TVDD3
SDIN6/JX3
DIN106
DOUT106
DIN206
DOUT206
Serial IF
Serial IF
Serial IF
Serial IF
Serial IF
Serial IF
Serial IF
Serial IF
Serial IF
Serial IF
Serial IF
DMIC IF2
DMIC IF1
MPWR2
VCOM
XTI
VREFL
VREFH
JX21
JX20
JX22
JX23
JX11
JX10
JX12
JX13
DOUT104
Figure 1. AK7739全体ブロック図
[AK7739]
018013127-J-01-PB 2019/12
- 5 -
5. ピン配置と機能説明
■ ピン配置図
MPREF
AVSS
AVDD
XTI
XTO
DVSS
VDD12
PDN
SELE/SI
SCL/SCLK
SDA/SO
CADN/CSN
STO/SDOUT4/RDY
SDIN4
DVSS
TVDD2
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
MPWR1 49 32 BICK4
MPWR2 50 TVDD2 31
LRCK4/CLKO/RDY
INN1/GNDIN1L/DMCLK1 51 30
BICK3
INP1/AIN1L/DMDAT1 52 29
LRCK3
INP2/AIN1R/DMDAT2 53 28 SDIN3/JX1
INN2/GNDIN1R/DMCLK2 54 27 SDOUT3/GPO1/SBST
AIN2LN/AIN4L 55 26 DVSS
AIN2LP/AIN3L 56 25 VDD12
GNDIN4 57 24 SDOUT6/DIT/GPO3/CLKO
AIN2RP/AIN3R 58 23 ESCLK/BICK5
AIN2RN/AIN4R 59 TVDD3 22
ESDO/LRCK5/CLKO
VCOM 60 21 ECSO/SDOUT5/GPO2/CLKO
AVDD 61
AVDD
20
DVSS
AVSS 62 19 TVDD3
VREFH 63 TVDD1 18 ESDI/SDIN5/JX2
VREFL 64 17 SDIN6/JX3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
AOUT1L
AOUT1R
AOUT2L
AOUT2R
VDD12
DVSS
SDIN1
SDOUT1
BICK1
LRCK1
SDIN2/JX0
TVDD1
DVSS
SDOUT2/GPO0
BICK2
LRCK2
64pin HTQFP
( Top View )
Input
Output
I / O
Power
[AK7739]
018013127-J-01-PB 2019/12
- 6 -
■ 機能説明
No.
Pin Name
I/O
Function
供給電源
1
AOUT1L
O
DAC1 Lch 出力ピン
AVDD
2
AOUT1R
O
DAC1 Rch 出力ピン
AVDD
3
AOUT2L
O
DAC2 Lch 出力ピン
AVDD
4
AOUT2R
O
DAC2 Rch 出力ピン
AVDD
5
VDD12
-
ディジタル電源ピン Typ. 1.2V (1.14V ~ 1.3V)
-
6
DVSS
-
ディジタルグランドピン 0V
-
7
SDIN1
I
シリアルディジタルデータ入力 1 ピン
TVDD1
8
SDOUT1
O
シリアルディジタルデータ出力 1 ピン
TVDD1
9
BICK1
I/O
シリアルビットクロック 1 ピン
TVDD1
10
LRCK1
I/O
LR チャネル選択 1 ピン
TVDD1
11
SDIN2
I
シリアルディジタルデータ入力 2 ピン
TVDD1
JX0
I
外部条件ジャンプ入力 0 ピン (DSP の JX0 入力)
12
TVDD1
-
ディジタル IO 電源 1 ピン Typ. 3.3V (1.7V ~ 3.6V)
-
13
DVSS
-
ディジタルグランドピン 0V
-
14
SDOUT2
O
シリアルディジタルデータ出力 2 ピン
TVDD1
GPO0
O
プログラマブル出力 0 ピン (DSP1 の GPO0 出力)
15
BICK2
I/O
シリアルビットクロック 2 ピン
TVDD1
16
LRCK2
I/O
LR チャネル選択 2 ピン
TVDD1
17
SDIN6
I
シリアルディジタルデータ入力 6 ピン
TVDD3
JX3
I
外部条件ジャンプ入力 3 ピン (DSP の JX3 入力)
18
ESDI
I
外部デバイスの SPI コントロール用データ入力ピン
(相手側 SO) (プルダウン抵抗付き)
TVDD3
SDIN5
I
シリアルディジタルデータ入力 5 ピン
JX2
I
外部条件ジャンプ入力 2 ピン (DSP の JX2 入力)
19
TVDD3
-
ディジタル IO 電源 3 ピン Typ. 3.3V (1.7V ~ 3.6V)
-
20
DVSS
-
ディジタルグランドピン 0V
-
[AK7739]
018013127-J-01-PB 2019/12
- 7 -
No.
Pin Name
I/O
Function
供給電源
21
ECSO
O
外部デバイスの SPI コントロール用出力ピン
(相手側 CS)
TVDD3
SDOUT5
O
シリアルディジタルデータ出力 5 ピン
GPO2
O
プログラマブル出力 2 ピン (DSP2 の GPO0 出力)
CLKO
O
マスタクロック出力ピン
22
ESDO
O
外部デバイスの SPI コントロール用データ出力ピン
(相手側 SI)
TVDD3
LRCK5
I/O
LR チャネル選択 5 ピン
CLKO
O
マスタクロック出力ピン
23
ESCLK
O
外部デバイスの SPI コントロール用クロック出力ピン
(相手側 SCLK)
TVDD3
BICK5
I/O
シリアルビットクロック 5 ピン
24
SDOUT6
O
シリアルディジタルデータ出力 6 ピン
TVDD3
DIT
O
DIT 出力ピン
GPO3
O
プログラマブル出力 3 ピン (DSP2 の GPO3 出力)
CLKO
O
マスタクロック出力ピン
25
VDD12
-
ディジタル電源ピン Typ. 1.2V (1.14V ~ 1.3V)
-
26
DVSS
-
ディジタルグランドピン 0V
-
27
SDOUT3
O
シリアルディジタルデータ出力 3 ピン
TVDD2
GPO1
O
プログラマブル出力 1 ピン (DSP1 の GPO1 出力)
SBST
O
セルフブートステータス (SELE pin =”H”時有効)
28
SDIN3
I
シリアルディジタルデータ入力 3 ピン
TVDD2
JX1
I
外部条件ジャンプ入力 1 ピン (DSP の JX1 入力)
29
LRCK3
I/O
LR チャネル選択 3 ピン
TVDD2
30
BICK3
I/O
シリアルビットクロック 3 ピン
TVDD2
31
LRCK4
I/O
LR チャネル選択 4 ピン
TVDD2
CLKO
O
マスタクロック出力ピン
RDY
O
RDY 信号出力ピン
32
BICK4
I/O
シリアルビットクロック 4 ピン
TVDD2
33
TVDD2
-
ディジタル IO 電源 2 ピン Typ. 3.3V (1.7V ~ 3.6V)
-
34
DVSS
-
ディジタルグランドピン 0V
-
35
SDIN4
I
シリアルディジタルデータ入力 4 ピン
TVDD2
[AK7739]
018013127-J-01-PB 2019/12
- 8 -
No.
Pin Name
I/O
Function
供給電源
36
STO
O
ステータス信号出力ピン
・パワーダウン時の出力は“H”です。
TVDD2
SDOUT4
O
シリアルディジタルデータ出力 4 ピン
RDY
O
RDY 信号出力ピン
37
CADN
I
I
2
C モード：I
2
C インタフェース用バスアドレス N ピン
・プルアップ、またはプルダウンで使用してください。
極性を反転したものをバスアドレスとして使用します。
TVDD2
CSN
I
SPI モード：SPI インタフェース用チップセレクト N ピン
・パワーダウン状態、またはマイコンとのインタフェースを行わな
い場合は “H”にして下さい。
38
SDA
I/O
I
2
C インタフェース SDA ピン
TVDD2
SO
O
SPI インタフェース用シリアルデータ出力ピン
39
SCL
I
I
2
C インタフェース用シリアルデータクロック入力ピン
TVDD2
SCLK
I
SPI インタフェース用シリアルデータクロック入力ピン
40
SELE
I
セルフブートイネーブルピン (CSN pin= “H”の時有効)
TVDD2
SI
I
SPI インタフェース用シリアルデータ入力ピン
41
PDN
I
パワーダウン N ピン
・本製品をパワーダウンする際に使用します。
“L”: Power Down, “H”: Normal Operation
・電源立ち上げ時は”L”にしてください。
TVDD2
42
VDD12
-
ディジタル電源ピン Typ. 1.2V (1.14V ~ 1.3V)
-
43
DVSS
-
ディジタルグランドピン 0V
-
44
XTO
O
発振回路出力ピン
・水晶振動子を使用する場合、水晶振動子を XTI Pin と XTO Pin に
接続してください。
・水晶振動子を使用しない場合は、オープンにしてください。
AVDD
45
XTI
I
発振回路入力ピン
・水晶振動子を使用する場合、水晶振動子を XTI Pin と XTO Pin に
接続してください。
・水晶振動子を使用しない場合は、外部クロックに接続又は AVSS
に接続してください。
AVDD
46
AVDD
-
アナログ電源ピン Typ. 3.3V (3.13V ~ 3.6V)
-
47
AVSS
-
アナロググランドピン 0V
-
[AK7739]
018013127-J-01-PB 2019/12
- 9 -
No.
Pin Name
I/O
Function
供給電源
48
MPREF
O
マイクパワー電源 リップルフィルタピン
・1µF のセラミックコンデンサを AVSS との間に接続してくださ
い。
・外部回路には使用しないで下さい。
AVDD
49
MPWR1
O
マイク用電源出力 1 ピン (パワーダウン時の出力は“Hi-Z”)
AVDD
50
MPWR2
O
マイク用電源出力 2 ピン (パワーダウン時の出力は“Hi-Z”)
AVDD
51
INN1
I
ADC1 Lch 差動反転入力 1 ピン
AVDD
GNDIN1L
I
ADC1 Lch 疑似差動グランド入力 1 ピン
DMCLK1
O
ディジタルマイククロック出力 1 ピン
52
INP1
I
ADC1 Lch 差動非反転入力 1 ピン
AVDD
AIN1L
I
ADC1 Lch シングルエンド/疑似差動入力 1 ピン
DMDAT1
I
ディジタルマイクデータ入力 1 ピン
53
INP2
I
ADC1 Rch 差動非反転入力 2 ピン
AVDD
AIN1R
I
ADC1 Rch シングルエンド/疑似差動入力 1 ピン
DMDAT2
I
ディジタルマイクデータ入力 2 ピン
54
INN2
I
ADC1 Rch 差動反転入力 2 ピン
AVDD
GNDIN1R
I
ADC1 Rch 疑似差動グランド入力 1 ピン
DMCLK2
O
ディジタルマイククロック出力 2 ピン
55
AIN2LN
I
ADC2 Lch 差動反転入力 2 ピン
AVDD
AIN4L
I
ADC2 Lch シングルエンド入力 4 ピン
56
AIN2LP
I
ADC2 Lch 差動非反転入力 2 ピン
AVDD
AIN3L
I
ADC2 Lch シングルエンド入力 3 ピン
57
GNDIN4
I
ADC2 疑似差動グランド入力 4 ピン
AVDD
58
AIN2RP
I
ADC2 Rch 差動非反転入力 2 ピン
AVDD
AIN3R
I
ADC2 Rch シングルエンド入力 3 ピン
59
AIN2RN
I
ADC2 Rch 差動反転入力 2 ピン
AVDD
AIN4R
I
ADC2 Rch シングルエンド入力 4 ピン
60
VCOM
O
アナログ部コモン電圧出力ピン
・2.2µF のセラミックコンデンサを AVSS との間に接続してくだ
さい。
・外部回路には使用しないで下さい。
AVDD
61
AVDD
-
アナログ電源ピン 3.3V (typ)
-
62
AVSS
-
アナロググランドピン 0V
-
63
VREFH
-
CODEC アナログハイレベルリファレンスピン (AVDD と接続)
AVDD
64
VREFL
-
CODEC アナログローレベルリファレンスピン (AVSS と接続)
AVDD
-
裏面 TAB
-
ボードのグランドに接続してください。
-
[AK7739]
018013127-J-01-PB 2019/12
- 10 -
■ 使用しないピンの処理について
Table 1. 使用しない入出力ピンの処理
Classification
Pin Name
Setting
Analog
AOUT1L, AOUT1R, AOUT2L, AOUT2R,XTO, MPREF, MPWR1,
MPWR2,INN1/GNDIN1L/DMCLK1, INP1/ AIN1L/DMDAT1,
INP2/ AIN1R/DMDAT2,INN2/GNDIN1R/DMCLK2,
AIN2LN/AIN4L, AIN2LP/AIN3L, GNDIN4,AIN2RP/AIN3R,
AIN2RN/AIN4R, VCOM
オープン
XTI
AVSSに接続
Digital
SDOUT1, SDOUT2/GPO0, ECSO/SDOUT5/GPO2/CLKO,
ESDO/LRCK5/CLKO, ESCLK/BICK5, SDOUT6/DIT/GPO3/CLKO,
SDOUT3/GPO1/SBST, STO/SDOUT4/RDY, SDA/SO
オープン
SDIN1, BICK1, LRCK1, SDIN2/JX0, BICK2, LRCK2, SDIN6/JX3,
ESDI/SDIN5/JX2, SDIN3/JX1,LRCK3,BICK3, LRCK4/CLKO/RDY,
BICK4, SDIN4, CADN/CSN, SCL/SCLK, SELE/SI
DVSSに接続
使用しない入出力ピンはTable 1の設定を行い、適切に処理してください。
[AK7739]
018013127-J-01-PB 2019/12
- 11 -
■ パワーダウン時のピンの状態一覧
No
Pin Name
パワーダウン状態
PDN pin = ”L”
No
Pin Name
パワーダウン状態
PDN pin = ”L”
1
AOUT1L
“Hi-Z”
32
BICK4
Input (プルダウン typ.51kΩ)
2
AOUT1R
“Hi-Z”
33
TVDD2
-
3
AOUT2L
“Hi-Z”
34
DVSS
-
4
AOUT2R
“Hi-Z”
35
SDIN4
Input (Hi-Z)
5
VDD12
-
36
STO
“H”
6
DVSS
-
SDOUT4
7
SDIN1
Input (Hi-Z)
RDY
8
SDOUT1
“L”
37
CADN
Input (Hi-Z)
9
BICK1
Input (プルダウン typ.51 kΩ)
CSN
10
LRCK1
Input (プルダウン typ.51 kΩ)
38
SDA
“Hi-Z”
11
SDIN2
Input (Hi-Z)
39
SO
JX0
SCL
Input (Hi-Z)
12
TVDD1
-
SCLK
13
DVSS
-
40
SELE
Input (Hi-Z)
14
SDOUT2
“L”
SI
GPO0
41
PDN
Input (“L”フォース)
15
BICK2
Input (プルダウン typ.51 kΩ)
42
VDD12
-
16
LRCK2
Input (プルダウン typ.51 kΩ)
43
DVSS
-
17
SDIN6
Input (Hi-Z)
44
XTO
“H”
JX3
45
XTI
“H”(プルアップ typ.1103kΩ)
18
ESDI
Input (Hi-Z)
46
AVDD
-
47
AVSS
-
SDIN5
48
MPREF
“L”(プルダウン typ.111 kΩ)
JX2
49
MPWR1
“Hi-Z”
19
TVDD3
-
50
MPWR2
“Hi-Z”
20
DVSS
-
51
INN1
“Hi-Z”
21
ECSO
“H”
GNDIN1L
SDOUT5
DMCLK1
GPO2
52
INP1
“Hi-Z”
CLKO
AIN1L
22
ESDO
“L”
DMDAT1
LRCK5
53
INP2
“Hi-Z”
CLKO
AIN1R
23
ESCLK
“L”
DMDAT2
BICK5
54
INN2
“Hi-Z”
24
SDOUT6
“L”
GNDIN1R
DIT
DMCLK2
GPO3
55
AIN2LN
“Hi-Z”
CLKO
AIN4L
25
VDD12
-
56
AIN2LP
“Hi-Z”
26
DVSS
-
AIN3L
27
SDOUT3
“L”
57
GNDIN4
“Hi-Z”
GPO1
58
AIN2RP
“Hi-Z”
SBST
AIN3R
28
SDIN3
Input (Hi-Z)
59
AIN2RN
“Hi-Z”
JX1
AIN4R
29
LRCK3
Input (プルダウン typ.51 kΩ)
60
VCOM
“L”(プルダウン typ.300Ω)
30
BICK3
Input (プルダウン typ.51 kΩ)
61
AVDD
-
31
LRCK4
Input (プルダウン typ.51 kΩ)
62
AVSS
-
CLKO
63
VREFH
“Hi-Z”
RDY
64
VREFL
“Hi-Z”
[AK7739]
018013127-J-01-PB 2019/12
- 12 -
6. 絶対最大定格
(AVSS = DVSS = 0V; * 1)
Parameter
Symbol
Min.
Max.
Unit
電源電圧
Analog
Digital1(Core)
Digital2(I/F)
Digital3(I/F)
Digital4(I/F)
Difference (AVSS,DVSS) (* 1)
AVDD
VDD12
TVDD1
TVDD2
TVDD3
ΔGND
-0.3
-0.3
-0.3
-0.3
-0.3
-0.3
3.9
1.4
3.9
3.9
3.9
0.3
V
V
V
V
V
アナログ入力電圧 (* 2)
VINA
-0.3
(AVDD+0.3) or 3.9
V
ディジタル入力電圧 (* 3)
VIND1
-0.3
(TVDD1+0.3) or 3.9
V
ディジタル入力電圧 (* 4)
VIND2
-0.3
(TVDD2+0.3) or 3.9
V
ディジタル入力電圧 (* 5)
VIND3
-0.3
(TVDD3+0.3) or 3.9
V
動作周囲温度
Ta
-40
85
ºC
保存温度
Tstg
-65
150
ºC
Notes:
* 1. すべての電圧はグラウンドに対する値です。AVSSとDVSSは同電位にして下さい。
* 2. アナログ入力電圧のMax.値は,(AVDD+0.3)Vまたは3.9Vのどちらか低い方です。
* 3. 供給電源がTVDD1の入力・入出力ピンのディジタル入力電圧のMax.値は、(TVDD1+0.3)Vまたは
3.9Vのどちらか低い方です。
* 4. 供給電源がTVDD2の入力・入出力ピンのディジタル入力電圧のMax.値は、(TVDD2+0.3)Vまたは
3.9Vのどちらか低い方です。
* 5. 供給電源がTVDD3の入力・入出力ピンのディジタル入力電圧のMax.値は、(TVDD3+0.3)Vまたは
3.9Vのどちらか低い方です。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は保
証されません。
[AK7739]
018013127-J-01-PB 2019/12
- 13 -
7. 推奨動作条件
(AVSS = DVSS = 0V; * 1)
Parameter
Symbol
Min.
Typ.
Max.
Unit
電源電圧
Analog
Digital (1.2V Core)
Digital (I/F)
AVDD
VDD12
TVDD1,2,3
3.13
1.14
1.7
3.3
1.2
3.3
3.6
1.3
3.6
V
V
V
Notes:
* 6. VDD12を立ち上げる際は、AVDD,TVDD1-3と同時または後に立ち上げて下さい。VDD12を立ち下
げる際は、AVDD,TVDD1-3と同時または先に立ち下げて下さい。PDN pin = “L”の状態で各電源を立
ち上げ、全ての電源が立ち上がった後、PDN pin = “H”にしてください。
* 7. I
2
Cインタフェースを使用する場合、周辺デバイスが電源ONの状態で本製品の電源をOFFにしない
で下さい。また、SDA, SCL pinのプルアップ抵抗の接続先はTVDD2以下にして下さい。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
ご注意下さい。
[AK7739]
018013127-J-01-PB 2019/12
- 14 -
8. 電気的特性
■ アナログ特性
1. MIC AMPゲイン
(Ta=25C; AVDD=VREFH=TVDD1=TVDD2=TVDD3= 3.3V, VDD12=1.2V; AVSS=VREFL=DVSS=0V)
MIC
AMP
Parameter
Min.
Typ.
Max.
Unit
入力インピーダンス
17
25
33
kΩ
Gain
MGNL[3:0]bits=0x0, MGNR[3:0]bits=0x0
-4
-3
-2
dB
MGNL[3:0]bits=0x1, MGNR[3:0]bits=0x1
-1
0
1
MGNL[3:0]bits=0x2, MGNR[3:0]bits=0x2
2
3
4
MGNL[3:0]bits=0x3, MGNR[3:0]bits=0x3
5
6
7
MGNL[3:0]bits=0x4, MGNR[3:0]bits=0x4
8
9
10
MGNL[3:0]bits=0x5, MGNR[3:0]bits=0x5
11
12
13
MGNL[3:0]bits=0x6, MGNR[3:0]bits=0x6
14
15
16
MGNL[3:0]bits=0x7, MGNR[3:0]bits=0x7
17
18
19
MGNL[3:0]bits=0x8, MGNR[3:0]bits=0x8
20
21
22
MGNL[3:0]bits=0x9, MGNR[3:0]bits=0x9
23
24
25
MGNL[3:0]bits=0xA, MGNR[3:0]bits=0xA
26
27
28
MGNL[3:0]bits=0xB, MGNR[3:0]bits=0xB
29
30
31
2. マイクバイアス出力
(Ta=25C; AVDD =VREFH=TVDD1=TVDD2=TVDD3= 3.3V, VDD12=1.2V; AVSS =VREFL=DVSS=0V)
MIC Bias
Parameter
Min.
Typ.
Max.
Unit
Output Voltage * 8
2.3
2.5
2.7
V
Load Resistance
2
kΩ
Load Capacitance
30
pF
Output Noise (A-weighted)
-114
-108
dBV
Notes
* 8. 出力電圧はAVDDに比例(0.76×AVDD)します。
[AK7739]
018013127-J-01-PB 2019/12
- 15 -
3. MIC AMP + ADC1
(Ta=25C; AVDD=VREFH=TVDD1=TVDD2=TVDD3= 3.3V, VDD12=1.2V; AVSS=VREFL=DVSS=0V;
信号周波数=1kHz; 24bit Data; BICK=64fs; 測定周波数 BW=20Hz ~ 20kHz @fs=48kHz); MGNL/R[3:0]
bits = 0x1 (0dB)
Notes
* 9. MGNL/R[3:0] bits = 0x1 (0dB)、入力フルスケール電圧はAVDDに比例(0.86×AVDD)します。
* 10. MGNL/R[3:0] bits = 0x7 (+18dB)、入力フルスケール電圧はAVDDに比例(0.108×AVDD)します。
* 11. -1dBFSの信号を入力した場合の、Lch-Rch間のアイソレーションです。
* 12. 差動入力の両方に1kHz, 100mVppの正弦波を重畳した場合の同相信号除去比。差動入力に
1kHz,±100mVppの正弦波を入れた場合を基準とする。
* 13. AVDDおよびVREFHに1kHz, 50mVppの正弦波を重畳した場合。
* 14. 疑似差動入力時。疑似差動入力および疑似差動グランド入力に1kHz, 100mVppの正弦波を
重畳した場合の同相信号除去比。疑似差動入力に 100mVpp の正弦波を入れた場合を基準とする。
MIC AMP
+ ADC1
Parameter
Min.
Typ.
Max.
Unit
Resolution
24
bit
Differential Input
Full-scale Input
Voltage
* 9
±2.55
±2.83
±3.11
Vpp
* 10
±0.324
±0.357
±0.388
S/(N+D)
(-1dBFS)
fs=48kHz * 9
75
85
dB
fs=48kHz * 10
75
Dynamic Range
(-60dBFS)
fs=48kHz (A-weighted) * 9
87
95
dB
fs=48kHz (A-weighted)* 10
85
S/N
fs=48kHz (A-weighted) * 9
87
95
dB
fs=48kHz (A-weighted) * 10
85
Inter-Channel Isolation * 11
90
105
dB
Channel Gain Mismatch
0.0
0.3
dB
PSRR * 13
50
dB
CMRR * 12
60
75
dB
Single-ended Input, Pseudo-differential Input
Full-scale Input
Voltage
* 9
2.55
2.83
3.11
Vpp
* 10
0.324
0.357
0.388
S/(N+D)
(-1dBFS)
fs=48kHz * 11
72
82
dB
fs=48kHz * 10
72
Dynamic Range
(-60dBFS)
fs=48kHz (A-weighted) * 9
84
92
dB
fs=48kHz (A-weighted) * 10
82
S/N
fs=48kHz (A-weighted) * 9
84
92
dB
fs=48kHz (A-weighted) * 10
82
Inter-Channel Isolation * 11
90
105
dB
Channel Gain Mismatch
0.0
0.3
dB
PSRR * 13
50
dB
CMRR (Pseudo-differential) * 14
70
dB
[AK7739]
018013127-J-01-PB 2019/12
- 16 -
4. ADC2
(Ta=25C; AVDD=VREFH=TVDD1=TVDD2=TVDD3=3.3V, VDD12=1.2V; AVSS =VREFL=DVSS=0V;
信号周波数=1kHz; 24bit Data; BICK=64fs; 測定周波数BW=20Hz - 20kHz @fs=48kHz; 測定周波数
BW=20Hz-40kHz @fs=96kHz,192kHz)
Notes
* 15. 対象となる入力ピンはAIN2LP, AIN2LN, AIN2RP, AIN2RNです。入力フルスケール電圧はAVDDに
比例(0.86×AVDD)します。
* 16. 対象となる入力ピンはAIN3L, AIN3R, AIN4L, AIN4Rです。入力フルスケール電圧はAVDDに比例
(0.86×AVDD)します。
ADC2
Parameter
Min.
Typ.
Max.
Unit
Resolution
24
bit
Input Impedance
17
25
33
kΩ
Differential Input
Full-scale Input Voltage * 15
±2.55
±2.83
±3.11
Vpp
S/(N+D)
(-1dBFS)
fs=48kHz
80
90
dB
fs=96kHz
87
fs=192kHz
87
Dynamic Range
(-60dBFS)
fs=48kHz (A-weighted)
94
102
dB
fs=96kHz
95
fs=192kHz
95
S/N
fs=48kHz (A-weighted)
94
102
dB
fs=96kHz
95
fs=192kHz
95
Inter-Channel Isolation * 11
90
105
dB
Channel Gain Mismatch
0.0
0.3
dB
PSRR * 13
50
dB
CMRR * 12
60
80
dB
Single-ended Input, Pseudo-differential Input
Full-scale Input Voltage * 16
2.55
2.83
3.11
Vpp
S/(N+D)
(-1dBFS)
fs=48kHz
80
90
dB
fs=96kHz
87
fs=192kHz
87
Dynamic Range
(-60dBFS)
fs=48kHz (A-weighted)
91
99
dB
fs=96kHz
92
fs=192kHz
92
S/N
fs=48kHz (A-weighted)
91
99
dB
fs=96kHz
92
fs=192kHz
92
Inter-Channel Isolation * 11
90
105
dB
Channel Gain Mismatch
0.0
0.3
dB
PSRR * 13
50
dB
CMRR (Pseudo-differential) * 14
55
75
dB
[AK7739]
018013127-J-01-PB 2019/12
- 17 -
5. DAC
(Ta=25C; AVDD=VREFH=TVDD1=TVDD2=TVDD3= 3.3V, VDD12=1.2V; AVSS =VREFL=DVSS=0V;
信号周波数=1kHz; 32bit Data; BICK=64fs; 測定周波数 BW=20Hz - 20kHz @fs=48kHz; 測定周波数
BW=20Hz - 40kHz @fs=96kHz,192kHz)
DAC1
DAC2
Parameter
Min.
Typ.
Max.
Unit
Resolution
32
bit
Output Voltage * 17
2.55
2.83
3.11
Vpp
S/(N+D)
(0dBFS)
fs=48kHz
85
95
dB
fs=96kHz
92
fs=192kHz
92
Dynamic
Range
(-60dBFS)
fs=48kHz (A-weighted)
100
108
dB
fs=96kHz
101
fs=192kHz
101
S/N
fs=48kHz (A-weighted)
100
108
dB
fs=96kHz
101
fs=192kHz
101
Inter-Channel Isolation (fin=1kHz) * 18
90
110
dB
Channel Gain Mismatch
0.0
0.7
dB
Load Resistance * 19
10
kΩ
Load Capacitance
30
pF
PSRR * 13
50
dB
Notes
* 17. フルスケール出力電圧です。出力電圧はAVDDに比例 (AVDD x 0.86)します。
* 18. 0dBFSの信号を入力した場合のAOUT1L, AOUT1R間、AOUT2L, AOUT2R間、AOUT3L, AOUT3R
間のアイソレーションです。
* 19. AC負荷に対して。
[AK7739]
018013127-J-01-PB 2019/12
- 18 -
■ SRC1~4
(Ta=25C; AVDD=TVDD1=TVDD2=TVDD3= 3.3V, VDD12=1.2V; AVSS=DVSS=0V; 信号周波数=
1kHz; 32-bit Data; 測定周波数BW=20Hz ~ FSO/2)
SRC
Parameter
Symbol
Min.
Typ.
Max.
Unit
Resolution
32
bit
Input Sample Rate
FSI
8
192
kHz
Output Sample Rate
FSO
8
192
kHz
THD+N (Input=1kHz, 0dBFS)
Audioモード(SRCFAUDx=1, SRCFECx=0)
FSO/FSI=192kHz/48kHz
FSO/FSI=44.1kHz/48kHz
FSO/FSI=48kHz/88.2kHz
FSO/FSI=48kHz/96kHz
FSO/FSI=44.1kHz/96kHz
FSO/FSI=48kHz/192kHz
FSO/FSI=8kHz/48kHz
Voiceモード(SRCFAUDx=0, SRCFECx=0)
FSO/FSI=24kHz/32kHz
FSO/FSI=16kHz/24kHz
FSO/FSI=24kHz/44.1kHz
FSO/FSI=16kHz/44.1kHz
FSO/FSI=8kHz/32kHz
-132
-131
-131
-185
-123
-185
-185
-97
-100
-80
-71
-177
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
Dynamic Range (Input=1kHz, -60dBFS)
Audioモード(SRCFAUDx=1, SRCFECx=0)
FSO/FSI=192kHz/48kHz
FSO/FSI=44.1kHz/48kHz
FSO/FSI=48kHz/88.2kHz
FSO/FSI=48kHz/96kHz
FSO/FSI=44.1kHz/96kHz
FSO/FSI=48kHz/192kHz
FSO/FSI=8kHz/48kHz
Voiceモード(SRCFAUDx=0, SRCFECx=0)
FSO/FSI=24kHz/32kHz
FSO/FSI=16kHz/24kHz
FSO/FSI=24kHz/44.1kHz
FSO/FSI=16kHz/44.1kHz
FSO/FSI=8kHz/32kHz
180
184
183
185
182
185
185
157
160
140
131
179
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
Dynamic Range
(Input=1kHz, -60dBFS, A-weighted)
FSO/FSI=44.1kHz/48kHz
186
dB
Ratio between Input and Output Sample Rate
FSO/FSI
0.167
6
-
[AK7739]
018013127-J-01-PB 2019/12
- 19 -
■ SRC5~8
(Ta=25C; AVDD=TVDD1=TVDD2=TVDD3= 3.3V, VDD12=1.2V; AVSS=DVSS=0V; 信号周波数=1kHz;
24-bit Data; 測定周波数BW=20Hz ~ FSO/2)
SRC
Parameter
Symbol
Min.
Typ.
Max.
Unit
Resolution
24
bit
Input Sample Rate
FSI
8
192
kHz
Output Sample Rate
FSO
8
192
kHz
THD+N (Input=1kHz, 0dBFS)
Voice Mode (SRCFAUDx=0, SRCFECx=0)
FSO/FSI= 16kHz/ 8kHz
FSO/FSI= 44.1kHz/ 48kHz
FSO/FSI= 24kHz/ 32kHz
FSO/FSI= 16kHz/ 24kHz
FSO/FSI= 24kHz/44.1kHz
FSO/FSI= 16kHz/44.1kHz
FSO/FSI= 8kHz/ 32kHz
FSO/FSI= 8kHz/ 48kHz
Audio Mode (SRCFAUDx=1, SRCFECx=0)
FSO/FSI= 24kHz/44.1kHz
FSO/FSI= 24kHz/ 48kHz
FSO/FSI= 16kHz/44.1kHz
-
-
-
-
-
-
-
-
-
-
-
-125
-125
-95
-98
-78
-69
-130
-130
-120
-133
-98
-
-
-
-
-
-
-
-
-
-
-
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
Dynamic Range (Input=1kHz, -60dBFS)
Voice Mode (SRCFAUDx=0, SRCFECx=0)
FSO/FSI= 16kHz/ 8kHz
FSO/FSI= 44.1kHz/ 48kHz
FSO/FSI= 24kHz/ 32kHz
FSO/FSI= 16kHz/ 24kHz
FSO/FSI= 24kHz/44.1kHz
FSO/FSI= 16kHz/44.1kHz
FSO/FSI= 8kHz/ 32kHz
FSO/FSI= 8kHz/ 48kHz
Audio Mode (SRCFAUDx=1, SRCFECx=0)
FSO/FSI= 24kHz/44.1kHz
FSO/FSI= 24kHz/ 48kHz
FSO/FSI= 16kHz/44.1kHz
-
-
-
-
-
-
-
-
-
-
-
135
136
134
117
132
128
130
130
136
135
135
-
-
-
-
-
-
-
-
-
-
-
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
Dynamic Range
(Input=1kHz, -60dBFS, A-weighted)
FSO/FSI=44.1kHz/48kHz
-
137
-
dB
Ratio between Input and Output Sampling Rate
FSO/FSI
0.167
6
-
[AK7739]
018013127-J-01-PB 2019/12
- 20 -
■ 消費電流
(Ta= 25ºC; AVDD=3.13~3.6V (Typ.=3.3V, Max.=3.6V); VDD12=1.14 ~ 1.3V (Typ.=1.2V, Max.=1.3V);
TVDD1=TVDD2=TVDD3=1.7 ~ 3.6V(Typ.=3.3V, Max.=3.6V); (AVSS,DVSS= 0V)
Parameter
Symbol
Min.
Typ.
Max
Unit
動作時消費電流 (* 20)
(PDN pin= “H”)
AVDD
30
45
mA
VDD12
160
500
mA
TVDD1
5
8
mA
TVDD2
5
8
mA
TVDD3
5
8
mA
パワーダウン時消費電流
(PDN pin= “L”)
AVDD
0.01
mA
VDD12
1.5
mA
TVDD1
0.01
mA
TVDD2
0.01
mA
TVDD3
0.01
mA
Note:
* 20. VDD12の消費電流値は使用周波数およびDSPプログラム内容によって変化します。
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
-
24
-
25
-
26
-
27
-
28
-
29
-
30
-
31
-
32
-
33
-
34
-
35
-
36
-
37
-
38
-
39
-
40
-
41
-
42
-
43
-
44
-
45
-
46
-
47
