AKM AK7755EN 仕様

[AK7755]

014006643-J-02 2018/08

- 1 -

1. 概要

AK7755はモノラルADC、ステレオオーディオCODEC、マイク、ラインアウトアンプ、ディジタルオー

ディオインタフェースを内蔵したシグナルプロセッサです。DSPは2560step (48kHzサンプリング時) 並

列演算能力を持ち、RAMベースDSPのため、プログラムを書き換えることで、ユーザの要望に合わせ

た音響処理効果や、独自開発の高性能HF機能を実現させることも可能です。小型の36-pin QFNパッケ

ージに実装され基板スペースを削減します。

2. 特長

□ DSP部:

- データ幅: 24-bit (Data RAM 24-bit 浮動小数点対応)

- マシンサイクル: 最速8.1nst (2560fs，fs=48kHz時)

- 乗算器: 24 x 24 → 48-bit (倍精度演算可)

- 除算器: 20 / 20 → 20-bit (浮動小数点正規化機能付)

- ALU: 52-bit 算術演算 (with overflow margin 4-bit)

- プログラムRAM: 4096 x 36-bit

- 係数RAM: 2048 x 24-bit

- データRAM: 2048 x 24-bit (24-bit 浮動小数点対応)

- オフセットレジスタ: 32 x 13-bit

- 遅延用RAM: 8192 x 24-bit

- アクセラレータ係数RAM: 2048 x 20-bit

- アクセラレータデータRAM: 2048 x 16-bit

- JX pins (Interrupt)

- マスタ／スレーブ動作

- マスタクロック: 2560fs (PLLにより内部で32fs, 48fs, 64fs, 128fs, 256fs, 384fsから生成)

□ Two Digital Interfaces (I/F 1, I/F 2)

- ディジタル信号入力ポート(4ch) 前詰め24-bit/後詰め24, 20, 16-bit及びI

2

Sフォーマット対応

- ディジタル信号出力ポート(6ch) 前詰め24-bit/後詰め24, 20, 16-bit及びI

2

Sフォーマット対応

- Short / Long Frame

- 24 bit linear, 8-bit A-law, 8-bit μ-law

- TDM 256fs (8ch) 前詰め24-bit及びI

2

Sフォーマット対応

□ ステレオ24-bit ADC:

- サンプリング周波数: fs = 8kHz ~ 96kHz

- ADC特性 S/(N+D): 91dB; DR, S/N: 102dB

- 2系統アナログ入力セレクタ(差動、シングルエンド入力)

- チャンネル独立マイクアナログゲインアンプ(0 ~ 18dB(2dB Step),18dB~36dB(3dB Step))

- アナログDRC(ダイナミックレンジ制御機能)

- チャンネル独立ディジタルボリューム内蔵(24dB ~ -103dB, 0.5dB Step, Mute)

- DCオフセットキャンセル用ディジタルHPF

□ モノラル24-bit ADC:

- サンプリング周波数: fs = 8kHz ~ 96kHz

- ADC特性 S/(N+D): 90dB; DR, S/N: 100dB

- ラインアンプ(21dB ~ -21dB, 3dB step)

- ディジタルボリューム内蔵(24dB ~ -103dB, 0.5dB Step, Mute)

- DCオフセットキャンセル用ディジタルHPF

AK7755

DSP with Mono ADC Stereo CODEC + Mic/Lineout

[AK7755]

014006643-J-02 2018/08

- 2 -

□ ステレオ 24-bit DAC

- サンプリング周波数: fs = 8kHz ~ 96kHz

- ディジタルボリューム内蔵(12dB ~ -115dB, 0.5dB Step, Mute)

- ディジタルディエンファシスフィルタ(tc=50/15us, fs=32kHz, 44.1kHz, 48kHz)

□ ライン出力

-シングルエンド

- S/(N+D): 91dB; DR, S/N: 106dB

-ステレオアナログボリューム内蔵(+0 ~ -28dB, 2.0dB Step, Mute)

□ アナログミキサー

□ ディジタルミキサー

□ 4chディジタルマイクインタフェース内蔵

□ I

2

C bootloader

-EEPROMマット選択可能

□ μPインタフェース: SPI, I

2

CBUS(400kHz Fast-Mode)

□ 電源電圧:

アナログ AVDD: 3.0V ~ 3.6V (typ. 3.3V)

ディジタル DVDD: 1.14V ~ 1.3V (typ. 1.2V) (外部電源 or 内部レギュレータ選択可能)

I/F TVDD: 1.7V ~ 3.6V (typ. 3.3V)

□ 動作温度範囲: -40 ~ 85C

□ パッケージ: 36 pin QFN (0.5mm pitch)

      [AK7755] 
014006643-J-02    2018/08 
  - 3 - 
3. 目 次 
 
1. 概 要 .................................................................................................................................................................. 1 
2. 特 長 .................................................................................................................................................................. 1 
3. 目 次 .................................................................................................................................................................. 3 
4. ブロック図と機能説明 ...................................................................................................................................... 4 
■ デバイスブロック図 ..................................................................................................................................... 4 
■ DSP部ブロック図 .......................................................................................................................................... 5 
5. ピン配置と機能説明 .......................................................................................................................................... 6 
■ オーダリングガイド ..................................................................................................................................... 6 
■ ピン配置図 ..................................................................................................................................................... 6 
■ ピン機能説明 ................................................................................................................................................. 9 
■ 使用しないピンの処理について ............................................................................................................... 10 
6. 絶対最大定格 .................................................................................................................................................... 11 
7. 推奨動作条件 .................................................................................................................................................... 11 
8. 電気的特性 ........................................................................................................................................................ 12 
■ アナログ特性 ............................................................................................................................................... 12 
■ DC特性 .......................................................................................................................................................... 17 
■ 消費電流 ....................................................................................................................................................... 17 
■ ディジタルフィルタ特性 ........................................................................................................................... 18 
■ スイッチング特性 ....................................................................................................................................... 19 
9. 機能説明 ............................................................................................................................................................ 26 
■ システムクロック ....................................................................................................................................... 26 
■ コントロールレジスタ設定 ....................................................................................................................... 30 
■ 電源立ち上げシーケンス ........................................................................................................................... 53 
■ LDO(内部回路駆動用レギュレータ) ......................................................................................................... 56 
■ 電源立ち下げシーケンス ........................................................................................................................... 56 
■ パワーダウン・リセット ........................................................................................................................... 57 
■ RAMクリア .................................................................................................................................................. 60 
■ シリアルデータインタフェース ............................................................................................................... 60 
■ μPインタフェース設定とピン状態 ........................................................................................................... 67 
■ SPIインタフェース(I2CSEL = “L”) ............................................................................................................ 67 
■ I
2
C BUSインタフェース(I2CSEL = “H”) ................................................................................................... 80 
■ アナログ入力部 ........................................................................................................................................... 85 
■ ADC部 ........................................................................................................................................................... 88 
■ DAC部 ........................................................................................................................................................... 91 
■ アナログ出力部 ........................................................................................................................................... 93 
■ 簡易書き込みエラーチェック ................................................................................................................... 95 
■ EEPROMインタフェース ........................................................................................................................... 96 
■ ディジタルマイクインタフェース ......................................................................................................... 100 
■ ディジタルミキサー ................................................................................................................................. 101 
10. 外部接続回路例 ............................................................................................................................................ 102 
■ 接続図 ......................................................................................................................................................... 102 
■ 周辺回路 ..................................................................................................................................................... 106 
11. パッケージ .................................................................................................................................................... 108 
■ パッケージ外形寸法図 ............................................................................................................................. 108 
■ 材質・メッキ仕様 ..................................................................................................................................... 108 
■ マーキング ................................................................................................................................................. 109 
12. 改訂履歴 ........................................................................................................................................................ 110 
重要な注意事項 .................................................................................................................................................. 112 
 

[AK7755]

014006643-J-02 2018/08

- 4 -

4. ブロック図と機能説明

■ デバイスブロック図

Figure 1. 全体ブロック図

[AK7755]

014006643-J-02 2018/08

- 5 -

■ DSP部ブロック図

TMP 8 × 28bit

SDOUT3

CP0, CP1

DP0, DP1

Data RAM

2048w x 24-Bit(20.4f)

MPX24

X Y

Multiply

24 ×24 → 48-Bit

Micon I/F

Control

PRAM

4096w×36-Bit

DEC

PC

Stack : 5level(max)

MUL DBUS

SHIFT

A B

ALU

52-Bit

Overflow Margin: 4-Bit

DR0



3

Over Flow Data

Generator

Division

2020→20

Peak Detector

Serial I/F

CBUS(24-Bit)

DBUS(28-Bit)

48-Bit

28-Bit

48-Bit

52-Bit

8192w x 24-Bit(20.4f)

PTMP(LIFO) 6×24-Bit

DLP0, DLP1

DIN1

2×16/20/24-Bit

52-Bit

DOUT1

TMP 12×24-Bit

2×16/20/24-Bit

DOUT2

DOUT3

2×16/20/24-Bit

DIN3

DIN2

2×16/20/24-Bit

Accelerator

Coefficient RAM

(ACCRAM)

2048w x 20-Bit

Data RAM

(ACDRAM)

2048w x 16-Bit

OFREG

32w x 13-Bit

2×16/20/24-Bit

DOUT4

2×16/20/24-Bit

DIN4

Delay RAM

Coefficient RAM

2048w×24-Bit

Pointer

Figure 2. DSP ブロック図

[AK7755]

014006643-J-02 2018/08

- 6 -

5. ピン配置と機能説明

■ オーダリングガイド

AK7755EN/VN -40  +85C 36ピン QFN (0.5mm pitch)

AKD7755 評価ボード

■ ピン配置図

9

CLKO

Input

Output

I/O

Power

1

2

3

4

5

6

7

8

10

11

12

13

14

15

16

17

27

26

25

24

23

22

21

20

36

35

34

33

32

31

30

29

VCOM

I2CSEL

SDIN2/JX

1

SDIN1/JX0

STO/RDY

LRCK

BICK

XTI

TVDD

DVSS

SDOUT3/JX2/MAT1

SDOUT2/JX3/MAT0

SDOUT1/EEST

CSN/CAD/MATSEL

LDOE

DVSS

DVDD

/AVDRV

AVDD

PDN

OUT2

AVDD

AVSS

AVDD

IN4/INN2/DMCLK2

IN3/INP2/DMDAT2

IN2/INN1/DMCLK1

36pin QFN

(TOP VIEW)

XTO

AVSS

OUT3

IN1/INP1/DMDAT1

LIN

18

SCLK/SCL

19

SI/EXTEEP

28

OUT1

SO/SDA

Figure 3. ピン配置図

[AK7755]

014006643-J-02 2018/08

- 7 -

I2CSEL pin = “L”

9

CLKO

Input

Output

I/O

Power

1

2

3

4

5

6

7

8

10

11

12

13

14

15

16

17

27

26

25

24

23

22

21

20

36

35

34

33

32

31

30

29

VCOM

I2CSEL

=“L”

SDIN2/JX

1

SDIN1/JX0

STO/RDY

LRCK

BICK

XTI

TVDD

DVSS

SDOUT3/JX2

SDOUT2/JX3

SDOUT1/EEST

CSN

LDOE

DVSS

DVDD

/AVDRV

AVDD

PDN

OUT2

AVDD

AVSS

AVDD

IN4/INN2/DMCLK2

IN3/INP2/DMDAT2

IN2/INN1/DMCLK1

36pin QFN

(TOP VIEW)

XTO

AVSS

OUT3

IN1/INP1/DMDAT1

LIN

18

SCLK

19

SI

28

OUT1

SO

I2CSEL pin = “H”, EXTEEP pin = “L”

9

CLKO

Input

Output

I/O

Power

1

2

3

4

5

6

7

8

10

11

12

13

14

15

16

17

27

26

25

24

23

22

21

20

36

35

34

33

32

31

30

29

VCOM

I2CSEL

=“H”

SDIN2/JX

1

SDIN1/JX0

STO/RDY

LRCK

BICK

XTI

TVDD

DVSS

SDOUT3/JX2

SDOUT2/JX3

SDOUT1/EEST

CAD

LDOE

DVSS

DVDD

/AVDRV

AVDD

PDN

OUT2

AVDD

AVSS

AVDD

IN4/INN2/DMCLK2

IN3/INP2/DMDAT2

IN2/INN1/DMCLK1

36pin QFN

(TOP VIEW)

XTO

AVSS

OUT3

IN1/INP1/DMDAT1

LIN

18

SCL

19

EXTEEP=

“L”

28

OUT1

SDA

[AK7755]

014006643-J-02 2018/08

- 8 -

I2CSEL pin = “H”, EXTEEP pin = “H”, MATSEL pin = “L”

9

CLKO

Input

Output

I/O

Power

1

2

3

4

5

6

7

8

10

11

12

13

14

15

16

17

27

26

25

24

23

22

21

20

36

35

34

33

32

31

30

29

VCOM

I2CSEL

=“H”

SDIN2/JX

1

SDIN1/JX0

STO/RDY

LRCK

BICK

XTI

TVDD

DVSS

SDOUT3/JX2

SDOUT2/JX3

SDOUT1/EEST

MATSEL=

“L”

LDOE

DVSS

DVDD

/AVDRV

AVDD

PDN

OUT2

AVDD

AVSS

AVDD

IN4/INN2/DMCLK2

IN3/INP2/DMDAT2

IN2/INN1/DMCLK1

36pin QFN

(TOP VIEW)

XTO

AVSS

OUT3

IN1/INP1/DMDAT1

LIN

18

SCL

19

EXTEEP=

“H”

28

OUT1

SDA

I2CSEL pin = “H”, EXTEEP pin = “H”, MATSEL pin = “H”

9

CLKO

Input

Output

I/O

Power

1

2

3

4

5

6

7

8

10

11

12

13

14

15

16

17

27

26

25

24

23

22

21

20

36

35

34

33

32

31

30

29

VCOM

I2CSEL

=“H”

SDIN2/JX

1

SDIN1/JX0

STO/RDY

LRCK

BICK

XTI

TVDD

DVSS

MAT1

MAT0

SDOUT1/EEST

MATSEL=

“H”

LDOE

DVSS

DVDD

/AVDRV

AVDD

PDN

OUT2

AVDD

AVSS

AVDD

IN4/INN2/DMCLK2

IN3/INP2/DMDAT2

IN2/INN1/DMCLK1

36pin QFN

(TOP VIEW)

XTO

AVSS

OUT3

IN1/INP1/DMDAT1

LIN

18

SCL

19

EXTEEP=

“H”

28

OUT1

SDA

[AK7755]

014006643-J-02 2018/08

- 9 -

■ ピン機能説明

No.

Pin名称

I/O

機能

1

VCOM

O

アナログ部コモン電圧出力ピン

2.2μFのセラミックコンデンサをAVSSとの間に接続してください。

外部回路には使用しないでください。

2

AVSS

-

グランドピン 0V

3

I2CSEL

I

2

CBUS選択ピン

I2CSEL pin =“L”: SPIインタフェース

I2CSEL pin =“H”: I

2

CBUSインタフェース

I2CSELは、“L(DVSS)”, “H(TVDD)”固定で使用してください。

4

SDIN2

I

シリアルデータ2入力

JX1

I

外部条件Jump1ピン (JX1E bit = “1”)

5

SDIN1

I

シリアルデータ1入力

JX0

I

外部条件Jump0ピン (JX0E bit = “1”)

6

STO

O

ステータス出力ピン

RDY

O

RDY pin

7

LRCK

I/O

LRチャネル選択ピン (プルダウン抵抗付き)

8

BICK

I/O

シリアルビットクロックピン (プルダウン抵抗付き)

9

CLKO

O

クロック出力ピン

10

XTO

O

発振回路出力ピン

水晶振動子を使用する場合、水晶振動子をXTI pinとXTO pinに接続します。

水晶振動子を使用しない場合は、オープンにしてください。

11

XTI

I

発振回路入力ピン

水晶振動子を使用する場合は、水晶振動子をXTI pinとXTO pinに接続します。

水晶振動子を使用しない場合は、外部クロック又はオープンにしてください。

12

TVDD

-

ディジタルIO電源ピン 1.7~3.6V (typ.3.3V)

13

DVSS

-

グランドピン 0V

14

SDOUT3

O

シリアルデータ3出力ピン

JX2

I

外部条件Jump2ピン (JX2E bit = “1”)

MAT1

I

I2CSEL pin = EXTEEP pin = MATSEL pin = “H”

EEPROMダウンロードマット選択アドレス1

15

SDOUT2

O

シリアルデータ2出力ピン

JX3

I

外部条件Jump3ピン (JX3E bit = “1”)

MAT0

I

I2CSEL pin = EXTEEP pin = MATSEL pin = “H”

EEPROMダウンロードマット選択アドレス0

16

SDOUT1

O

シリアルデータ1出力ピン

EEST

O

EEPROMインタフェースステータス

17

SO

O

I2CSEL pin = “L” SO pin

SDA

I/O

I2CSEL pin = “H” SDA pin I

2

CBUSインタフェース

18

SCLK

I

I2CSEL pin = “L”

SPIインタフェース用シリアルデータクロックピン

クロックを入力しない時は、SCLK pin = “H”にしてください。

SCL

I/O

I2CSEL pin = “H”

SCL I

2

CBUSインタフェース

EEPROMダウンロード(EXTEEP pin = “H”)時は出力ピンとなります。

19

SI

I

I2CSEL pin = “L”

SPIインタフェース用シリアルデータ入力ピン

使用しない場合は、SI pin = “L”にしてください。

EXTEEP

I

I2CSEL pin = “H” EEPROMダウンロードコントロールピン

[AK7755]

014006643-J-02 2018/08

- 10 -

20

CSN

I

I2CSEL pin = “L”

SPIインタフェース用ChipSelectN pin

パワーダウン中および、マイコンとのインタフェースを行わない場合は、

CSN pin = “H”にしてください。

CAD

I

I2CSEL pin = “H” I

2

CBUSアドレスピン

MATSEL

I

I2CSEL pin = EXTEEP pin = “H” EEPROMダウンロードマット選択

21

AVDD

-

アナログ電源ピン 3.3V (typ)

22

PDN

I

パワーダウンN ピン

AK7755をパワーダウンするのに使用します。

電源立ち上げ時は“L”にしてください。

23

LDOE

I

LDO選択ピン

LDOE pin = “L”:24 pin 外部1.2V供給

LDOE pin = “H”:24 pin LDO Output(LDO動作)

LDOE pinは、“L(DVSS)”, “H(TVDD)”固定で使用してください。

24

DVDD

-

ディジタルコア電源ピン1.2V(typ) (LDOE pin = “L”)

AVDRV

O

LDO Output (LDOE pin = “H”)

1μFのコンデンサを25pin(DVSS)との間に接続します。

外部回路には使用しないでください。

25

DVSS

-

グランドピン0V

26

OUT2

O

ライン出力2ピン

27

OUT3

O

ライン出力3ピン

28

OUT1

O

ライン出力1ピン

29

AVDD

-

アナログ電源ピン 3.3V (typ)

30

AVSS

-

グランドピン 0V

31

IN4/INN2

I

ADC 入力ピン(AINE bit = “1”)

DMCLK2

O

ディジタルマイククロック出力2 ピン (DMIC2 bit = “1”)

32

IN3/INP2

I

ADC 入力ピン (AINE bit = “1”)

DMDAT2

I

ディジタルマイクデータ入力2 ピン (DMIC2 bit = “1”)

33

IN2/INN1

I

ADC 入力ピン (AINE bit = “1”)

DMCLK1

O

ディジタルマイククロック出力1 ピン (DMIC1 bit = “1”)

34

IN1/INP1

I

ADC 入力ピン (AINE bit = “1”)

DMDAT1

I

ディジタルマイクデータ入力1 ピン (DMIC1 bit = “1”)

35

LIN

I

モノラルADC入力ピン

36

AVDD

-

アナログ電源ピン 3.3V (typ)

Note 1. ディジタル入力ピンは、オープンにしないでください。アナログ入力ピンを使用しない場合は、

オープンにしてください。I2CSEL pin、LDOE pin、CAD/MATSEL pin は “L(DVSS)”または

“H(TVDD)”固定で使用してください。

■ 使用しないピンの処理について

使用しない入出力ピンは下記の設定を行い、適切に処理してください。

区分

ピン名称

設定

Analog

LIN, IN1/INP1/DMDAT1, IN2/INN1/DMCLK1, IN3/INP2/DMDAT2,

IN4/INN2/DMCLK2, OUT1, OUT2, OUT3

オープン

Digital

STO/RDY, CLKO, XTO, XTI, SDOUT3/JX2/MAT1,

SDOUT2/JX3/MAT0, SDOUT1/EEST, SO/SDA, LRCK, BICK,

オープン

I2CSEL, SDIN2/JX1, SDIN1/JX0, SCLK/SCL, SI/EXTEEP,

CSN/CAD/MATSEL, LDOE

DVSSに接続

[AK7755]

014006643-J-02 2018/08

- 11 -

6. 絶対最大定格

(AVSS=DVSS=0V: Note 2)

Parameter

Symbol

min

max

Unit

電源電圧

Analog

Digital1(I/F)

Digital2(Core)

DVSS-AVSS (Note 2)

AVDD

TVDD

DVDD

ΔGND

-0.3

4.3

1.6

0.3

V

入力電流(除: 電源ピン)

IIN

−

±10

mA

アナログ入力電圧 (Note 3)

VINA

-0.3

(AVDD+0.3) ≤ 4.3

V

ディジタル入力電圧 (Note 4)

VIND

-0.3

(TVDD+0.3) ≤ 4.3

V

動作周囲温度

Ta

-40

85

C

保存温度

Tstg

-65

150

C

Note 2. すべての電圧はグランドに対する値です。AVSS と DVSS は、同電位にしてください。

Note 3. アナログ入力電圧の max 値は、(AVDD+0.3)V または 4.3V のどちらか低い方です。

Note 4. ディジタル入力電圧の max 値は、(TVDD+0.3)V または 4.3V のどちらか低い方です。

注意：この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は

保証されません。

7. 推奨動作条件

(AVSS=DVSS=0V: Note 2)

Parameter

Symbol

min

typ

max

Unit

電源電圧

Analog

Digital1(I/F)

Digital2(Core)

AVDD

TVDD

DVDD

3.0

1.7

1.14

3.3

1.2

3.6

1.3

V

Note 5. DVDD を外部から供給する場合(LDOE pin = “L”)は AVDD,TVDD を先に立ち上げた後で DVDD

を立ち上げてください。この際、AVDD と TVDD の立ち上げ順の規定はありません。また、内

部レギュレータを使用する際(LDOE pin = “H”)は AVDD, TVDD の立ち上げ順の規定はありませ

ん。PDN pin = “L”の状態で各電源を立ち上げ、全ての電源が立ち上がった後、PDN pin = “H”に

してください。

Note 6. I

2

CBUS を使用(I2CSEL pin = “H”)する場合、周辺デバイスが電源 ON の状態で AK7755 の電源を

OFFにしないでください。また、SDA, SCL pin のプルアップ抵抗の接続先は TVDD 以下にして

ください。

注意：本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますの

で十分ご注意ください。

[AK7755]

014006643-J-02 2018/08

- 12 -

8. 電気的特性

■ アナログ特性

1. MIC AMP ゲイン

(Ta= 25C; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V)

Parameter

min

typ

max

Unit

MIC

AMP

入力インピーダンス

14

20

kΩ

ゲイン

MGNL[3:0]-bit=0h, MGNR[3:0]-bit=0h

0

dB

MGNL[3:0]-bit=1h, MGNR[3:0]-bit=1h

2

dB

MGNL[3:0]-bit=2h, MGNR[3:0]-bit=2h

4

dB

MGNL[3:0]-bit=3h, MGNR[3:0]-bit=3h

6

dB

MGNL[3:0]-bit=4h, MGNR[3:0]-bit=4h

8

dB

MGNL[3:0]-bit=5h, MGNR[3:0]-bit=5h

10

dB

MGNL[3:0]-bit=6h, MGNR[3:0]-bit=6h

12

dB

MGNL[3:0]-bit=7h, MGNR[3:0]-bit=7h

14

dB

MGNL[3:0]-bit=8h, MGNR[3:0]-bit=8h

16

dB

MGNL[3:0]-bit=9h, MGNR[3:0]-bit=9h

18

dB

MGNL[3:0]-bit=Ah, MGNR[3:0]-bit=Ah

21

dB

MGNL[3:0]-bit=Bh, MGNR[3:0]-bit=Bh

24

dB

MGNL[3:0]-bit=Ch, MGNR[3:0]-bit=Ch

27

dB

MGNL[3:0]-bit=Dh, MGNR[3:0]-bit=Dh

30

dB

MGNL[3:0]-bit=Eh, MGNR[3:0]-bit=Eh

33

dB

MGNL[3:0]-bit=Fh, MGNR[3:0]-bit=Fh

36

dB

2. Line-in AMP ゲイン

(Ta= 25C; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V)

Parameter

min

typ

max

Unit

Line-in

AMP

入力インピーダンス

14

20

kΩ

ゲイン

(Note 7)

LIGN[3:0]-bit=0h

0

dB

LIGN[3:0]-bit=1h

-3

dB

LIGN[3:0]-bit=2h

-6

dB

LIGN[3:0]-bit=3h

-9

dB

LIGN[3:0]-bit=4h

-12

dB

LIGN[3:0]-bit=5h

-15

dB

LIGN[3:0]-bit=6h

-18

dB

LIGN[3:0]-bit=7h

-21

dB

LIGN[3:0]-bit=8h

N/A

dB

LIGN[3:0]-bit=9h

+3

dB

LIGN[3:0]-bit=Ah

+6

dB

LIGN[3:0]-bit=Bh

+9

dB

LIGN[3:0]-bit=Ch

+12

dB

LIGN[3:0]-bit=Dh

+15

dB

LIGN[3:0]-bit=Eh

+18

dB

LIGN[3:0]-bit=Fh

+21

dB

Note 7. ラインインアンプの出力信号をアナログミキサーに入力した場合、ゲインはミキサー部で+18dB

加算されます。

[AK7755]

014006643-J-02 2018/08

- 13 -

3. MIC Amp + ADC

Ta= 25C; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V;

信号周波数1kHz; サンプリングレートfs=48kHz; 測定周波数=20Hz~20kHz

サンプリングレートfs=96kHz; 測定周波数=20Hz~40kHz

CKM mode0(CKM[2:0]= “000”); BITFS[1:0]= “00” (64fs); DSM bit = “0”; 差動入力時

Note 8. -60dBFS の信号を入力したときの S/(N+D)です。

Note 9. -1dBFS の信号を入力した場合の、Lch-Rch間のアイソレーションです。

Note 10. 対象となる入力ピンは、INP1/INN1, INP2/INN2 です。

Note 11. 対象となる入力ピンは、IN1, IN2, IN3, IN4 です。

Note 12. MGNL/R[3:0] bits = 0h (0dB)

Note 13. MGNL/R[3:0] bits = 9h (18dB)

Note 14. DSM bit = “1”を設定した場合、fs=8k, 12k, 24kHzの fsで ADCと DACを同時動作させると ADC

の S/(N+D)の性能が劣化します。ただし、ADC と DAC の同時動作を行わない場合は、性能の

劣化は起こりません。尚、DSM bit = “0”(default)の設定時では ADC と DAC を同時動作させて

も ADC の S/(N+D)の性能は劣化しません。

Parameter

min

typ

max

Unit

MIC Amp

+ ADC

分解能

24

bit

ダイナミック特性(差動入力時)

S/(N+D)

(-1dBFS)

(Note 14)

fs=48kHz (Note 12)

80

91

dB

fs=48kHz (Note 13)

88

fs=96kHz (Note 12)

89

fs=96kHz (Note 13)

85

Dynamic Range

(Note 8)

fs=48kHz (A-weighted) (Note 12)

94

102

dB

fs=48kHz (A-weighted) (Note 13)

93

fs=96kHz (Note 12)

95

fs=96kHz (Note 13)

89

S/N

fs=48kHz (A-weighted) (Note 12)

94

102

dB

fs=48kHz (A-weighted) (Note 13)

93

fs=96kHz (Note 12)

95

fs=96kHz (Note 13)

89

チャネル間アイソレーション (Note 9)

90

105

dB

DC精度(差動入力時)

チャネル間ゲインミスマッチ

0.0

0.3

dB

アナログ入力

入力電圧

(差動入力時) (Note 10)

(Note 12)

±2.00

±2.20

±2.40

Vp-p

(Note 13)

±0.277

入力電圧

(シングルエンド入力時) (Note 11)

(Note 12)

2.00

2.20

2.40

Vp-p

(Note 13)

0.277

[AK7755]

014006643-J-02 2018/08

- 14 -

4. Line-in Amp + ADC

Ta=25C; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V;

信号周波数1kHz; サンプリング周波数fs=48kHz; 測定周波数=20Hz~20kHz

サンプリング周波数fs=96kHz; 測定周波数=20Hz~40kHz

CKM mode0(CKM[2:0]= “000”); BITFS[1:0]= “00”(64fs)

Note 15. -60dBFS の信号を入力したときの S/(N+D)です。

Note 16. 対象となる入力ピンは、LIN pin です。

Note 17. LIGN[3:0] bits = 0h (0dB)

Note 18. LIGN[3:0] bits = Eh (+18 dB)

Parameter

min

typ

max

Unit

Line-in Amp

+ ADC

分解能

24

bit

ダイナミック特性

S/(N+D)

(-1dBFS)

fs=48kHz (Note 17)

77

90

dB

fs=48kHz (Note 18)

86

fs=96kHz (Note 17)

88

fs=96kHz (Note 18)

85

Dynamic

Range

(Note 15)

fs=48kHz (A-weighted) (Note 17)

92

100

dB

fs=48kHz (A-weighted) (Note 18)

90

fs=96kHz (Note 17)

95

fs=96kHz (Note 18)

86

S/N

fs=48kHz (A-weighted) (Note 17)

92

100

dB

fs=48kHz (A-weighted) (Note 18)

90

fs=96kHz (Note 17)

95

fs=96kHz (Note 18)

86

アナログ入力

入力電圧 (Note 16)

(Note 17)

2.00

2.20

2.40

Vp-p

(Note 18)

0.277

[AK7755]

014006643-J-02 2018/08

- 15 -

5. Line-out AMPゲイン

Ta= 25C; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V

Parameter

min

typ

max

Unit

Line-out

AMP

ゲイン

LOVOL1[3:0]-bit=0h, LOVOL2[3:0]bits=0h,

LOVOL3[3:0]-bit=0h

mute

dB

LOVOL1[3:0]-bit=1h, LOVOL2[3:0]bits=1h,

LOVOL3[3:0]-bit=1h

-28

dB

LOVOL1[3:0]-bit=2h, LOVOL2[3:0]bits=2h,

LOVOL3[3:0]-bit=2h

-26

dB

LOVOL1[3:0]-bit=3h, LOVOL2[3:0]bits=3h,

LOVOL3[3:0]-bit=3h

-24

dB

LOVOL1[3:0]-bit=4h, LOVOL2[3:0]bits=4h,

LOVOL3[3:0]-bit=4h

-22

dB

LOVOL1[3:0]-bit=5h, LOVOL2[3:0]bits=5h,

LOVOL3[3:0]-bit=5h

-20

dB

LOVOL1[3:0]-bit=6h, LOVOL2[3:0]bits=6h,

LOVOL3[3:0]-bit=6h

-18

dB

LOVOL1[3:0]-bit=7h, LOVOL2[3:0]bits=7h,

LOVOL3[3:0]-bit=7h

-16

dB

LOVOL1[3:0]-bit=8h, LOVOL2[3:0]bits=8h,

LOVOL3[3:0]-bit=8h

-14

dB

LOVOL1[3:0]-bit=9h, LOVOL2[3:0]bits=9h,

LOVOL3[3:0]-bit=9h

-12

dB

LOVOL1[3:0]-bit=Ah, LOVOL2[3:0]bits=Ah,

LOVOL3[3:0]-bit=Ah

-10

dB

LOVOL1[3:0]-bit=Bh, LOVOL2[3:0]bits=Bh,

LOVOL3[3:0]-bit=Bh

-8

dB

LOVOL1[3:0]-bit=Ch, LOVOL2[3:0]bits=Ch,

LOVOL3[3:0]-bit=Ch

-6

dB

LOVOL1[3:0]-bit=Dh, LOVOL2[3:0]bits=Dh,

LOVOL3[3:0]-bit=Dh

-4

dB

LOVOL1[3:0]-bit=Eh, LOVOL2[3:0]bits=Eh,

LOVOL3[3:0]-bit=Eh

-2

dB

LOVOL1[3:0]-bit=Fh, LOVOL2[3:0]bits=Fh,

LOVOL3[3:0]-bit=Fh

0

dB

[AK7755]

014006643-J-02 2018/08

- 16 -

6. DAC+Line-out AMP

Ta= 25C; AVDD=TVDD=3.3V; DVDD=1.2V; AVSS=DVSS=0V;

信号周波数1kHz; サンプリングレートfs=48kHz; 測定周波数=20Hz~20kHz

サンプリングレートfs=96kHz; 測定周波数=20Hz~40kHz

CKM mode0(CKM[2:0]= “000”); BITFS[1:0] bits = “00” ; LOVOL1/2/3[3:0] bits = Fh (0dB);

Parameter

min

typ

max

Unit

DAC

分解能

24

bit

ダイナミック特性 (OUT1,OUT2,OUT3)

S/(N+D) (0 dBFS)

fs=48kHz

80

91

dB

fs=96kHz

89

Dynamic Range (Note 19)

fs=48kHz (A-weighted)

100

106

dB

fs=96kHz

101

S/N

fs=48kHz (A-weighted)

100

106

dB

fs=96kHz

101

チャネル間アイソレーション (f=1kHz) (Note 20)

90

110

dB

DC精度

チャネル間ゲインミスマッチ

0.0

0.5

dB

アナログ出力

出力電圧 (Note 21)

2.28

2.51

2.74

Vp-p

負荷抵抗

10

kΩ

負荷容量

30

pF

Note 19. -60dBFS の信号を入力したときの S/(N+D)です。

Note 20. DAC の Lch-Rch 間のアイソレーションです。

Note 21. フルスケール出力電圧です。出力電圧は AVDD に比例(AVDD x 0.76)します。

[AK7755]

014006643-J-02 2018/08

- 17 -

■ DC特性

(Ta= -40~85C, AVDD=3.3V, DVDD=1.2V, TVDD=1.7~3.6V, AVSS=DVSS=0V)

Parameter

記号

min

typ

max

Unit

ハイレベル入力電圧

VIH

80%TVDD

V

ローレベル入力電圧

VIL

20%TVDD

V

SCL, SDAハイレベル入力電圧

VIH

70%TVDD

V

SCL, SDAローレベル入力電圧

VIL

30%TVDD

V

DMDAT1, DMDAT2ハイレベル入力電圧

(DMIC1, DMIC2 bit = “1”)

VIH2

65%AVDD

V

DMDAT1, DMDAT2ローレベル入力電圧

(DMIC1, DMIC2 bit = “1”)

VIL2

35%AVDD

V

ハイレベル出力電圧Iout= -100A (Note 22)

VOH

TVDD-0.3

V

ローレベル出力電圧Iout=100A (Note 23)

VOL

0.3

V

SCL, SDA ローレベル出力電圧

Iout=3mA

TVDD≧2.0V

VOL

0.4

V

TVDD＜2.0V

VOL

20%TVDD

DMCLK1, DMCLK2ハイレベル出力電圧 Iout = -80A

(DMIC1, DMIC2 bit = “1”)

VOH2

AVDD-0.4

V

DMCLK1, DMCLK2ローレベル出力電圧 Iout = 80A

(DMIC1, DMIC2 bit = “1”)

VOL2

0.4

V

入力リーク電流 (Note 24)

Iin

±10

A

入力リーク電流プルダウン抵抗付きピン (Note 25)

Iid

77

A

入力リーク電流 XTI pin

lix

17

A

Note 22. XTO pin を除きます。

Note 23. SDA, XTO pin を除きます。

Note 24. プルダウン抵抗付ピン, XTI pin を除きます｡

Note 25. プルダウン抵抗付ピン (Typ 43 kΩ@3.3V)は LRCK, BICK, SDOUT2/JX3/MAT0,

SDOUT3/JX2/MAT1 pinです｡

■ 消費電流

Ta=25C, AVDD=3.0~3.6V (typ=3.3V, max=3.6V), TVDD=1.7~3.6V (typ=3.3V, max=3.6V),

DVDD=1.14~1.3V (typ=1.2V, max=1.3V), AVSS=DVSS=0V

Parameter

Symbol

min

typ

max

Unit

動作時消費電流 1(Note 26)

(LDOE pin = “L”)

AVDD

16

24

mA

TVDD

3

4.5

mA

DVDD

25

40

mA

動作時消費電流2(Note 26)

(LDOE pin = “H”)

AVDD

48

72

mA

TVDD

3

4.5

mA

パワーダウン時消費電流

(PDN pin= “L”, LDOE pin = “L”)

AVDD

10

μA

TVDD

10

μA

DVDD

200

μA

パワーダウン時消費電流

AVDD

1

μA

(PDN pin= “L”, LDOE pin = “H”)

TVDD

1

μA

Note 26. DVDDの消費電流は、DSPプログラムの内容によって変化します。

(参考値：弊社Hands Freeプログラムを使用した場合の消費電流は6mAです。)

[AK7755]

014006643-J-02 2018/08

- 18 -

■ ディジタルフィルタ特性

1. ADC部

(Ta= -40~85C; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V,

fs=48kHz (Note 27))

Parameter

Symbol

min

typ

max

Unit

通過域

(Note 28)

+0.14dB ~ 0.12dB

PB

0

20.7

kHz

-0.87dB

21.6

kHz

-3.0dB

22.8

kHz

阻止域 (Note 29)

SB

28.4

kHz

通過域リップル (Note 28)

PR

±0.14

dB

阻止域減衰量 (Note 29, Note 30)

SA

65

dB

群遅延歪

△GD

0

μs

群遅延 (Ts=1/fs)

GD

12.5

Ts

Note 27. 各振幅特性の周波数は fs(サンプリングレート)に比例します。

ハイパスフィルタの特性は含まれていません。

Note 28. 通過域は fs=48kHz のとき、DC から 18.9kHz です。

Note 29. 阻止域は fs=48kHz のとき、28kHz から 3.044MHz です。

Note 30. fs=48kHz のときアナログ変調器は 3.072MHz でアナログ入力をサンプリングします。

従って、サンプリング周波数の整数倍の帯域( n x 3.072MHz ± 21.99kHz ; n = 0,1,2,3･･･)中に存

在する入力信号については、ディジタルフィルタによっては減衰されません。

2. DAC部

(Ta= -40~85C; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V, fs=48kHz)

Parameter

Symbol

min

typ

max

Unit

通過域 (Note 31)

(±0.05dB)

PB

0

21.7

kHz

(-6.0dB)

24

kHz

阻止域 (Note 31)

SB

26.2

kHz

通過域リップル

PR

±0.05

dB

阻止域減衰量

SA

64

dB

群遅延 (Ts=1/fs) (Note 32)

GD

24

Ts

ディジタルフィルタ＋アナログフィルタ

振幅特性 20Hz~20.0kHz

±0.5

dB

Note 31. 各振幅特性の周波数は fs(サンプリングレート)に比例します。

PB = 0.4535 x fs(@  0.05dB)、SB = 0.5465 x fs です。

Note 32. ディジタルフィルタによる演算遅延で、データが入力レジスタにセットされてからアナログ信

号が出力されるまでの時間です。

[AK7755]

014006643-J-02 2018/08

- 19 -

■ スイッチング特性

1. システムクロック

(Ta= -40~85C; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V, CL=20pF)

Parameter

Symbol

min

typ

max

Unit

a) 水晶振動子使用時

CKM[2:0]-bit=0h

fXTI

11.2896

12.288

MHz

CKM[2:0]-bit=1h

fXTI

16.9344

18.432

MHz

b) 外部クロック使用時

デューティ比

40

50

60

%

CKM[2:0]-bit=0h,2h

fXTI

11.0

11.2896

12.288

12.4

MHz

CKM[2:0]-bit=1h

fXTI

16.5

16.9344

18.432

18.6

MHz

LRCK周波数 (Note 33)

fs

8

48

96

kHz

BICK周波数 (Note 34)

TDM256 bit = “0”

(通常インタフェ

ース)

ハイレベル幅

tBCLKH

64

ns

ローレベル幅

tBCLKL

64

ns

周波数

fBCLK

0.23

3.072

6.2

MHz

TDM256 bit = “1”

(TDMインタフェ

ース)

ハイレベル幅

tBCLKH

32

ns

ローレベル幅

tBCLKL

32

ns

周波数

fBCLK

1.8

12.288

12.3

MHz

Note 33. LRCK とサンプリングレート(fs)は、一致している必要があります。

Note 34. BICK を内部動作用の基準クロックとして使用する場合は、LRCK と同期し、周波数は固定して

いる必要があります。

Figure 4. システムクロックタイミング波形

1/fXTI

VIH

VIL

XTI

1/fs

VIH

VIL

tBCLKL

tBCLKH

1/fBCLK

VIH

VIL

tBCLK=1/fBCLK

tXTI=1/fXTI

ts=1/fs

LRCK

BICK

[AK7755]

014006643-J-02 2018/08

- 20 -

2. パワーダウン

(Ta= -40~85C; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V)

Parameter

Symbol

min

typ

max

Unit

PDNパルス幅 (Note 35)

tRST

600

ns

Note 35. 電源投入時は PDN pin = “L”にしてください。

VIL

tRST

PDN

Figure 5. リセットタイミング波形

3. シリアルデータインタフェース

SDIN1, SDIN2, SDOUT1, SDOUT2, SDOUT3

(Ta= -40~85C; AVDD=3.0~3.6V, TVDD=1.7~3.6V, DVDD=1.14~1.3V, AVSS=DVSS=0V, CL=20pF)

Parameter

Symbol

min

typ

max

Unit

スレーブモード

BICK “↑”からLRCKへの遅延時間 (Note 36)

tBLRD

20

ns

LRCKからBICK1 “↑”への遅延時間 (Note 36)

tLRBD

20

ns

シリアルデータ入力ラッチセットアップ時間

tBSIDS

20

ns

シリアルデータ入力ラッチホールド時間

tBSIDH

20

ns

LRCKからシリアルデータ出力遅延時間 (Note 37)

tLRD

20

ns

BICK “↓”からシリアルデータ出力遅延時間 (Note 38)

tBSOD

20

ns

マスタモード

BICK周波数

fBCLK

32, 48,

64, 256

fs

BICKデューティ比

50

%

BICK “↓”からLRCKへの遅延時間 (Note 38)

tMBL

-12

12

ns

シリアルデータ入力ラッチセットアップ時間

tBSIDS

20

ns

シリアルデータ入力ラッチホールド時間

tBSIDH

20

ns

LRCKからシリアルデータ出力遅延時間 (Note 37)

tLRD

20

ns

BICK “↓”からシリアルデータ出力遅延時間 (Note 38)

tBSOD

20

ns

SDINn → SDOUTn (n=1, 2)

SDINnからSDOUTn出力遅延時間

tIOD

60

ns

Note 36. この規格値は、LRCKのエッジと BICK のエッジが重ならないように規定しています。

BICKの極性を反転させた場合は、BICKの “↓”からになります。

Note 37. I2S を除きます。

Note 38. BICK の極性を反転させた場合は、BICK の “↑”からになります。

VIH

D

VIL

D

tIOD

SDINn

n=1,2

50%TVDD

VIH

D

SDOUT

Nn

n=1,2,3

Figure 6. シリアルインタフェース SDINn から SDOUTn出力遅延時間

ページが読み込まれています...

AKM AK7755EN 仕様

AKM AK7755EN 仕様

関連論文

その他のドキュメント