[AK7757]
MS1489-J-02-PB 1 2013/11
概 要
AK7757は4ch DACとステレオADC、モノラルADC、マイクアンプ、ディジタルオーディオインタフェ
ースを内蔵したシグナルプロセッサです。1536step/fs (48kHzサンプリング時) の並列演算能力を持ち、
RAMベースDSPのため、プログラムを書き換えることで、ユーザーの要望に合わせた音響処理効果や、
独自開発の高性能ハンズフリー (HF) 機能を実現させることが可能です。AK7757は小型の48pin LQFP
パッケージに実装され、基板スペースを削減します。
特 長
DSP
- データ幅: 24bit (Data RAM: F24 floating point)
- 最速マシンサイクル: 13.6 ns (9216step/fs; fs = 8kHz)
- 乗算器: 20 x 20 → 36bit Double precision arithmetic available
- 除算器: 20 / 20 → 20bit
- ALU: 40bit 算術演算 (overflow margin 4bit) 24bit 浮動小数点算術・論理演算
- プログラム RAM: 4096 x 36bit
- 係数 RAM: 4096 x 20bit
- データ RAM: 2048 x 24bit (F24 floating point)
- 遅延用 RAM: 4096 x 20bit, 4096 x 20bit
- マスタクロック: 73.7MHz
- JX pins (interrupt)
2ch ADC1
- サンプリング周波数: 8kHz~48kHz
- 3in / 1out 入力セレクタ (Diffrentialx1 single endx1 single end with MicAmpx1)
- ADC S/N: 96dBA, S/ (N+D): 88dB
1ch ADC2
- サンプリング周波数: 8kHz~48kHz
- ADC S/N: 89dBA, S/(N+D): 82dB
4ch DAC
- サンプリング周波数: 8kHz~48kHz
- DAC S/N: 107dBA, S/ (N+D): 92dB
マイクインタフェース
- 差動/シングルエンド入力
- Programmable Gain (+33dB ~ +15dB and 0dB, 3dB step)
- Low Noise Microphone Bias
CODEC, DSPオートパワーダウン
μP I/F: SPI, I
2
C
電源電圧
Analog (AVDD): 3.0V ~ 3.6V (typ.3.3V)
Digital1 (DVDD): 3.0V ~ 3.6V (typ.3.3V)
Digital2 (DVDD18): 1.7V ~ 1.9V (typ.1.8V)
動作温度範囲: -40C ~ 85C
パッケージ: 48pin LQFP
24bit 3ch ADC +4ch DAC + Mic Amp 内蔵 Audio DSP
AK7757
[AK7757]
MS1489-J-02-PB 2 2013/11
■ ブロック図
AKM
DSP
Core
SO / SDA
I2CSEL
CSN / CAD1
SI / CAD0
Memory
Line Out
PMDAC2
DIN3
DOUT5
AIN/INP
INN
DAC2
ADC1
DVDD18
AVSS
DVDD
VCOM
AVDD
MPRF
MIC Power
Supply
PMMB
MICBIAS
SCLK/SCL
STO/RDY/SDOUTM
AOUT2L
DOUT2
RDY
IRSTN
RDY/SDOUT2/JX3
DOUT1
SDOUT1
WDT/CRC
XTI
XTO
LFLT
SELDO2
EEST
JX0
JX0E
AOUT2R
PMDAC1
DOUT4
DAC1
AOUT1L
AOUT1R
AIN1R
AIN1L
AIN2RP /N
AIN2LP /N
SDIN1
BICK2/JX2
BICK1
LRCK2/JX1
LRCK1
BICKO
LRCKO
CLKO
PLL
/
PCM
Interface
EXPDRN/SDOUT3/GPO
μP
(I2C,SPI)/
Interface
ADC2
AINTP
AINTN
DIN4
2
2
2
(Mono)
JX1E
JX2E
SDIN2/JX0
2
2
DIN1
DOUT3
DIN2
JX3
JX1
JX2
JX3E
SELDI3
SELDOM
SELDO1
SELDO3
GP0
VDD
DVSS
2
PMAD2
PMAD1
SELDI2
SELDI1
STO
Figure 1. ブロック図
[AK7757]
MS1489-J-02-PB 3 2013/11
■ オーダリングガイド
AK7757VQ -40 +85C 48pin LQFP
AKD7757 AK7757評価ボード
■ ピン配置図
I2CSEL
EXPDRN/ SDOUT3/GPO
(TOP VIEW)
48pin LQFP
XTI
LFLT
XTO
AIN1L
AINTP
MICBIAS
AIN2RP
AVDD
BICK2 / JX2
RDY / SDOUT2 / JX3
LRCK2 / JX1
SO / SDA
SDOUT1
１
12
3
2
5
4
7
6
9
8
10
11
38
37
43
42
41
40
39
47
46
45
44
48
21
20
19
18
17
15
16
23
22
13
14
24
32
30
31
28
29
26
27
35
25
33
34
36
STO/RDY/SDOUTM
AINTN
AIN1R
AOUT2R
AOUT1R
AVDD
AVSS
SI / CAD0
SCL / SCLK
CSN / CAD1
AIN2RN
DVSS
AIN2LP
AOUT2L
DVDD
IRSTN
AVSS
VCOM
MPRF
INN
AIN / INP
AIN2LN
DVDD
DVSS
DVDD18
BICK1
LRCK1
AOUT1L
AK7757
SDIN1
SDIN2 / JX0
Input
Output
I/O
Power
pin
Input
Output
I/O
Power
pin
BICKO
LRCKO
CLKO
[AK7757]
MS1489-J-02-PB 4 2013/11
CP0, CP1
CRAM
4096w x 20-Bit
DP0, DP1
DRAM
1024w × 24-Bit
MPX20
MPX20
OFREG
32w x 13-Bit
X Y
Multiply
20 x 20 36-Bit
µP I/F
Control
PRAM
4096w x 36-Bit
DEC
PC
Stack: 5 level(max)
MUL DBUS
SHIFT
A B
ALU
40-Bit
Overflow Margin: 4-Bit
DR0
3
Over Flow Data
Generator
Division
202020
Peak Detector
Serial I/F
CBUS(20-Bit)
DBUS(24-Bit)
36-Bit
24-Bit
40-Bit
40-Bit
40-Bit
DLRAM
4096w x 20-Bit
DLP0, DLP1
DLRAM
Address
Pointer
40-Bit
DOUT2
1024w × 24-Bit
4096w x 20-Bit
DOUT4 (DAC)
DOUT5 (DAC)
DOUT3
DOUT3
2 x 24-Bit
DOUT5 (DAC)
2 x 24-Bit
DOUT2
2 x 24-Bit
DOUT4 (DAC)
2 x 24-Bit
DOUT1
2 x 24-Bit
DIN3
2 x 24-Bit
DIN2
2 x 24-Bit
DIN4
1 x 24-Bit
DIN1
2 x 24-Bit
TMP 12 x 24-Bit
PTMP(LIFO) 6 x 24-Bit
Figure 2. Main DSP Block Diagram of the AK7757
[AK7757]
MS1489-J-02-PB 5 2013/11
ピン/機能
N
o.
Pin Name
I/O
Function
1
AIN1L
I
ADC1 Lch シングルエンド入力1ピン
2
INN
I
MIC 差動反転入力ピン
3
AIN
I
MIC シングルエンド入力ピン
INP
I
MIC 差動非反転入力ピン
4
AIN2LN
I
ADC1 Lch 差動反転入力2ピン
5
AIN2LP
I
ADC1 Lch 差動非反転入力2ピン
6
AIN2RN
I
ADC1 Rch 差動反転入力2ピン
7
AIN2RP
I
ADC1 Rch 差動非反転入力2ピン
8
LFLT
O
PLL用R, C接続ピン
p.94 LFLT pin 接続素子の項を参照ください。
イニシャルリセット時の出力は“L”です。
9
DVDD
-
ディジタルインタフェース部電源ピン 3.0~3.6V
10
DVSS
-
グランドピン 0V
11
XTI
I
発振回路入力ピン
水晶振動子を使用する場合は、水晶振動子をXTI pinとXTO pinに接続
します。水晶振動子を使用しない場合は、外部クロックをXTI pinに入
力します。
12
XTO
O
発振回路出力ピン
水晶振動子を使用する場合、水晶振動子をXTI pinとXTO pinに接続し
ます。外部クロックを使用する場合はオープンにしてください。イニ
シャルリセット時の出力はHi-Zです
13
LRCK1
I
LRチャネル選択入力1ピン
スレーブ動作時にLRクロックを入力します。
14
BICK1
I
シリアルビットクロック入力1ピン
スレーブ動作時にBITCLOCK(48fs or 64fs)を入力します。
15
SDIN1
I
シリアルデータ入力１ピン
16
SDIN2
I
シリアルデータ入力２ピン
JX0
I
外部条件ジャンプ0ピン
コントロールレジスタ設定JX0E bit = “1”で、外部条件ジャンプピンJX0
として使用することが可能です。
17
STO
O
ステータス出力ピン
イニシャルリセット時の出力は “H”です。
RDY
O
マイコンインタフェース用データ書き込みレディピン
RDYを出力します。
SDOUTM
O
内部モニタ用シリアルデータ出力ピン
18
CSN
I
I2CSEL pin = “L”
マイコンインタフェース用チップセレクトNピン
イニシャルリセット中及び、マイコンとのインタフェースを行わない
場合は、CSN pin =“H”にしてください。
CAD1
I
I2CSEL pin = “H” I
2
Cバスアドレス1ピン
19
SCLK
I
I2CSEL pin = “L”
マイコンインタフェース用シリアルデータクロックピン
クロックを入力しない時は、SCLK pin = “H”にしてください
SCL
I
I2CSEL pin= “H”
I
2
Cインタフェース用データクロックピン
[AK7757]
MS1489-J-02-PB 6 2013/11
20
SI
I
I2CSEL pin = “L”
マイコンインタフェース用シリアルデータ入力ピン
使用しない場合は、SI pin= “L”にしてください。
CAD0
I
I2CSEL pin = “H” I
2
Cバスアドレス0ピン
21
SO
O
マイコンインタフェース用シリアルデータ出力ピン
イニシャルリセット時の出力は“Hi-Z”です。
SDA
I/O
I2CSEL pin= “H”
I
2
Cバスインタフェース用シリアルデータ入出力ピン
イニシャルリセット時の出力は “Hi-Z”です。
22
CLKO
O
クロック出力ピン
イニシャルリセット時の出力は“L”です。
23
LRCKO
O
LRチャネル選択出力ピン
マスタモードでのイニシャルリセット時の出力は“L”です。
24
BICKO
O
シリアルビットクロック出力ピン
マスタモードでのイニシャルリセット時の出力は“L”です。
25
SDOUT1
O
シリアルデータ出力1ピン
イニシャルリセット時の出力は“L”です
26
RDY
O
マイコンインタフェース用データ書き込みレディピン
出力ピンとして使用する場合はコントロールレジスタ設定
SDOUT2IOE bit= “1”, JX3E bit= “0”に設定してください。
出力ピンとして使用する場合はプルダウン抵抗を接続してください。
SDOUT2
O
リアルデータ出力2ピン
出力ピンとして使用する場合はコントロールレジスタ設定
DOUT2IOE bit= “1”, JX3E bit = “0”に設定してください。
出力ピンとして使用する場合はプルダウン抵抗を接続してください。
JX3
I
外部条件ジャンプ3ピン
コントロールレジスタ設定JX3E bit = “1”で、外部条件ジャンプピンJX3
として使用することが可能です。
イニシャルリセット解除時はJX3 pin (入力ピン)になります。
27
EXPDRN
O
パワーダウン信号出力ピン
SDOUT3
O
シリアルデータ出力3ピン
イニシャルリセット時の出力は“L”です
GPO
O
外部素子制御用、汎用出力ピン
28
DVDD18
-
ディジタル部電源ピン 1.7~1.9V
29
LRCK2
I
LRチャネル選択入力2ピン
スレーブ動作時にLRクロックを入力します。
JX1
I
外部条件ジャンプ1ピン
コントロールレジスタ設定JX1E bit = “1”で、外部条件ジャンプピンJX1
として使用することが可能です。
30
BICK2
I
シリアルビットクロック入力2ピン
スレーブ動作時にBITクロックを入力します。
JX2
I
外部条件ジャンプ2ピン
コントロールレジスタ設定JX2E bit = “1”で、外部条件ジャンプピンJX2
として使用することが可能です。
31
IRSTN
I
イニシャルリセットNピン (初期化用)
AK7757の初期化に使用します。
電源立ち上げ時は “L”にしてください
32
I2CSEL
I
I2CBUS選択ピン
I2CSEL pin =“L”: 4線式のマイコンインタフェースです。
I2CSEL pin =“H”: I2Cバス SCL, SDAを使用するときに用います。
I2CSELは“L(DVSS)”, “H(DVDD)”固定で使用してください。
[AK7757]
MS1489-J-02-PB 7 2013/11
33
DVSS
-
グランドピン 0V
34
DVDD
-
ディジタルインタフェース部電源ピン 3.0~3.6V
35
AVSS
-
グランドピン 0V
36
AVDD
-
アナログ部電源ピン 3.0~3.6V
37
AOUT2R
O
DAC2 Rchアナログ出力ピン
イニシャルリセット時の出力は“Hi-Z”です。
38
AOUT2L
O
DAC2 Lchアナログ出力ピン
イニシャルリセット時の出力は“Hi-Z”です。
39
AOUT1R
O
DAC1 Rchアナログ出力ピン
イニシャルリセット時の出力は“Hi-Z”です。
40
AOUT1L
O
DAC1 Lchアナログ出力ピン
イニシャルリセット時の出力は“Hi-Z”です。
41
AVDD
-
アナログ部電源ピン 3.0~3.6V
42
VCOM
O
アナログ部コモン電圧出力ピン
0.1μFと2.2μFのコンデンサを43pin (AVSS)との間に接続します。外部
回路には使用しないでください。イニシャルリセット時の出力は“L”です。
43
AVSS
-
グランドピン 0V
44
MPRF
I
マイクパワー電源 リップルフィルタピン
MPRF pinと43pin (AVSS)の間に1μFのコンデンサを接続してください。
イニシャルリセット時の出力は“H”です。
45
MICBIAS
O
マイク用電源供給ピン
イニシャルリセット時の出力は“Hi-Z”です。
46
AINTP
I
ADC2 差動非反転入力ピン
47
AINTN
I
ADC2 差動反転入力ピン
48
AIN1R
I
ADC1 Rch シングルエンド入力1ピン
Note 1. 全てのディジタル入力ピンはオープンにしないでください。
Note 2. I2CSEL pin にはDVDDもしくはDVSSを入力してください。
Note 3. アナログ入力ピン (INP/AIN, INN pins)への信号はコンデンサでDCカットして入力してください。
Note 4. アナログ出力ピン (AOUT1/2 pin)にはDCカットコンデンサを接続してください。
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理してください。
Classification
Pin Name
Setting
Analog
MICBIAS, AINTP/N, AIN/INP, INN, AIN2LP/N, AIN1L/R,
AIN2RP/N, AOUT1L/R, AOUT2L/R, MPRF
オープン
Digital
XTO, SDOUT1, STO/RDY/SDOUTM, EXPDRN/SDOUT3/GPO,
CLKO, LRCKO, BICKO,
オープン
LRCK1, BICK1, LRCK2/JX1, BICK2/JX2, SDIN1, XTI,
JX0/SDIN2, RDY/SDOUT2/JX3(入力設定時),
DVSSに接続
[AK7757]
MS1489-J-02-PB 8 2013/11
絶対最大定格
(AVSS=DVSS=0V; Note 5)
Parameter
Symbol
min
max
Unit
Power Supplies:
Analog
AVDD
0.3
4.3
V
Digital 1
DVDD
0.3
4.3
V
Digital 2
DVDD18
0.3
2.5
V
Difference(AVSS,DVSS)
ΔGND
-0.3
0.3
V
Input Current, Any Pin Except Supplies
IIN
-
10
mA
Analog Input Voltage (Note 6)
VINA
0.3
(AVDD+0.3) or 4.3
V
Digital Input Voltage (Note 7)
VIND1
0.3
(DVDD+0.3) or 4.3
V
Ambient Temperature (powered applied)
Ta
40
85
C
Storage Temperature
Tstg
65
150
C
Note 5. 電圧はすべてグランドピンに対する値です。AVSSとDVSS は同電位にしてください。
Note 6. AINTP/N, AIN/INP, INN, AIN2LP/N, AIN1L/R, AIN2RP/N pins
Note 7. IRSTN, I2CSEL, SI/CAD0, SCL/SCLK, CSN/CAD1, BICK1, LRCK1, BICK2/JX2, LRCK2/JX1, SDIN1,
SDIN2/JX0, RDY/SDOUT2/JX3 pins
Note 8. SDA pin とSCL pinのプルアップ抵抗の接続先の電圧はDVDD以下にしてください。これらのピンがプ
ルアップされている時は電源をOFFにしないでください。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、通常の動作は保
証されません。
推奨動作条件
(AVSS=DVSS=0V; Note 5)
Parameter
Symbol
min
typ
max
Unit
Power Supplies
Analog
AVDD
3.0
3.3
3.6
V
(Note 9)
Digital
DVDD
3.0
3.3
3.6
V
Digital
DVDD18
1.7
1.8
1.9
V
Difference1
AVDD – DVDD
-0.3
0
+0.3
V
Note 5. 電圧はすべてグランドピンに対する値です。AVSSとDVSS は同電位にしてください。
Note 9. AVDD, DVDD, DVDD18の電源立ち上げシーケンスを考慮する必要はありません。ただし、必ず全て
の電源(AVDD, DVDD, DVDD18)を立ち上げてから使用してください。
注意: I
2
C BUSを使用(I2CSEL pin= “H”)する場合、周辺デバイスが電源ONの状態でAK7757のみ電源OFF
にしないでください。また、SDA, SCLのプルアップ先はVDDを超えないようにしてください。
(SDA, SCL pinにもVDDに対して、ダイオードが存在します。)
本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十
分ご注意ください。
[AK7757]
MS1489-J-02-PB 9 2013/11
アナログ特性 (CODEC)
■ ADC特性
1. Microphone Amplifier
(Ta= 25℃; AVDD=DVDD=3.3V; DVDD18=1.8V; AVSS=DVSS=0V)
Parameter
min
typ
max
Unit
MIC
AMP
入力インピーダンス
22.5
30
kΩ
ゲイン
MGAIN[2:0]bits=0h
0
dB
MGAIN[2:0]bits=1h
15
dB
MGAIN[2:0]bits=2h
18
dB
MGAIN[2:0]bits=3h
21
dB
MGAIN[2:0]bits=4h
24
dB
MGAIN[2:0]bits=5h
27
dB
MGAIN[2:0]bits=6h
30
dB
MGAIN[2:0]bits=7h
33
dB
2. Microphone Bias
(Ta= 25℃; AVDD=DVDD=3.3V; DVDD18=1.8V; AVSS=DVSS=0V)
Parameter
min
typ
max
Unit
MIC
BIAS
出力電圧
負荷電流0mA
2.46
V
負荷電流1mA
2.32
負荷抵抗
2
kΩ
負荷容量
30
pF
Note 10. 出力電圧は AVDD に依存します。
3. ADC1
(特記なき場合は、Ta=25ºC; AVDD=DVDD=3.3V, DVDD18=1.8V, VSS=0V, BICK=64fs; Signal frequency 1kHz;
Measurement frequency = 20Hz~20kHz @fs=48kHz; 差動入力時)
Parameter
min
typ
max
Unit
ADC
Section
Resolution
24
Bits
Dynamic Characteristics
S/(N+D) (-1dBFS)
MGAIN[2:0]=0h(0dB)
78
88
dB
MGAIN[2:0]=3h(+21dB)
70
80
Dynamic Range
(A-weighted) (Note 11)
MGAIN[2:0]=0h(0dB)
86
96
dB
MGAIN[2:0]=3h(+21dB)
76
86
S/N (A-weighted)
MGAIN[2:0]=0h(0dB)
86
96
dB
MGAIN[2:0]=3h(+21dB)
76
86
Inter-Channel Isolation (fin=1kHz) (Note 12)
90
110
dB
DC accuracy
Channel Gain Mismatch
0.0
0.3
dB
Analog Input
Input Voltage (Differential)
2.00
2.20
2.40
Vp-p
Input Voltage (Single-ended)
2.00
2.20
2.40
Vp-p
Input Impedance
22.5
30
kΩ
Note 11. -60dB FS の信号を入力したときの S/(N+D)です。
Note 12. -1dB FS の信号を入力した場合の AINR、AINL 間のアイソレーションです。
[AK7757]
MS1489-J-02-PB 10 2013/11
4. ADC2
(特記なき場合は、Ta=25ºC; AVDD=DVDD=3.3V, DVDD18=1.8V, VSS=0V, BICK=64fs; Signal frequency
1kHz; Measurement frequency = 20Hz~20kHz @fs=48kHz; 差動入力時)
Parameter
min
typ
max
Unit
ADC
Section
Resolution
24
Bits
Dynamic Characteristics
S/(N+D) (-1dBFS)
74
82
dB
Dynamic Range (A-weighted) (Note 11)
81
89
dB
S/N (A-weighted)
81
89
dB
Analog Input
Input Voltage (Differential)
2.00
2.20
2.40
Vp-p
Input Impedance
22.5
30
kΩ
Note 11. -60dB FSの信号を入力したときのS/(N+D)です。
[AK7757]
MS1489-J-02-PB 11 2013/11
■ DAC特性
(特記なき場合は、Ta=25ºC; AVDD=DVDD=3.3V, DVDD18=1.8V,VSS=0V, BICK=64fs; Signal frequency 1kHz;
Measurement frequency = 20Hz~20kHz @fs=48kHz; 差動入力時)
Parameter
min
typ
max
Unit
DAC1
DAC2
Resolution
24
Bits
Dynamic Characteristics
S/(N+D) (0 dBFS)
0dBFS output mode
82
92
dB
-20dBFS output mode
75
85
dB
Dynamic Range
(A-weighted) (Note 11)
0dBFS output mode
100
107
dB
-20dBFS output mode
80 (Note 15)
90
dB
S/N (A-weighted)
0dBFS output mode
100
107
dB
-20dBFS output mode
80 (Note 15)
90
dB
Inter-channel Isolation (f=1kHz) (Note 13)
90
110
dB
DC accuracy
Channel Gain Mismatch (Note 14)
0.0
0.7
dB
Analog output
Output Voltage
0dBFS output mode
2.0
2.2
2.4
Vp-p
-20dBFS output mode
0.2
0.22
0.24
Vp-p
Load Resistance
5
kΩ
Load Capacitance
30
pF
Note 11. -60dB FSの信号を入力したときのS/(N+D)です。
Note 13. 個々の DAC の Lch-Rch 間のアイソレーションです。
Note 14. 全出力 (DAC1L/R, DAC2L/R) 間のゲインミスマッチ
Note 15. Ta=25ºC, AVDD=DVDD=3.0~3.6V
[AK7757]
MS1489-J-02-PB 12 2013/11
DC特性
(Ta=Tmin~Tmax; AVDD=DVDD=3.0~3.6V; DVDD18=1.7~1.9V; AVSS=DVSS=0V)
Parameter
Symbol
min
typ
max
Unit
High level input voltage (Note 16)
VIH
80%DVDD
V
Low level input voltage (Note 16)
VIL
20%DVDD
V
SCL, SDA High level input voltage
VIH
70%DVDD
V
SCL, SDA Low level input voltage
VIL
30%DVDD
V
High level output voltage: Iout=-100A (Note 17)
VOH
DVDD-0.4
V
Low level output voltage: Iout=100A (Note 17)
VOL
0.4
V
SDA Low level output voltage Iout=3mA
VOL
0.4
V
Input leak current (Note 18)
Input leak current XTI pin
Iin
Iix
26
±10
A
A
Note 16. SCL, SDA/SO pin を除きます。
Note 17. SDA/SO pinを除きます。
Note 18. XTI pin を除きます。
消費電流
(Ta=25ºC; AVDD=DVDD=3.3V; DVDD18=1.8V; AVSS=DVSS=0V, fin=1 kHz, 24bit, fs=8 kHz (CKM mode = 0),
DSPS=BITFS=PMOSC bits= “0” PMMB bit=“1”, DSP running with programmed connecting DIN2 with DOUT1 and
DIN1 with DOUT3.
Parameter
min
typ
max
Unit
Power Supplies: (Note 19)
Power-Up (IRSTN pin = “H”) CODEC+DSP
All Circuit Power-up
AVDD+DVDD
AVDD=DVDD=3.3V
DVDD18=1.8V
50
-
mA
DVDD18
50
-
mA
Power Consumption
255
mW
AVDD+DVDD
AVDD=DVDD=3.6V
DVDD18=1.9V
70
mA
DVDD18
70
mA
Reset (IRSTN pin = “L”), Power-down condition (Note 20)
AVDD+DVDD (参考値)
-
1
A
DVDD18 (参考値)
6
A
Note 19. DVDD18の値は使用周波数およびDSPプログラム内容によって変化します。
Note 20. 全てのディジタル入力ピンをDVDDまたはDVSSに固定した時の値です。
[AK7757]
MS1489-J-02-PB 13 2013/11
ディジタルフィルタ特性
■ ADC部(ADC1/2)
1. fs=48kHz
(Ta=-40℃~85℃, AVDD=DVDD=3.0~3.6V, fs=48kHz) Note 21)
Parameter
Symbol
min
typ
max
Unit
通過域 (±0.1dB) (Note 22)
(-0.2dB)
(-3.0dB)
PB
0
20.0
23.0
18.9
kHz
kHz
kHz
阻止域
SB
28
kHz
通過域リップル (Note 22)
PR
±0.04
dB
阻止域減衰量 (Note 23, Note 24)
SA
68
dB
群遅延歪
△GD
0
s
群遅延 (Ts=1/fs)
GD
16
Ts
Note 21. 各振幅特性の周波数はfs（サンプリングレート）に比例します。
ハイパスフィルタの特性は含まれていません。
Note 22. 通過域はfs=48kHzのとき、DCから18.9kHzです。
Note 23. 阻止域はfs=48kHzのとき、28kHzから3.044MHzです。
Note 24. fs=48kHzのときアナログ変調器は3.072MHzでアナログ入力をサンプリングします。従って、サンプ
リング周波数の整数倍の帯域(n x 3.072MHz ±28kHz; n=0, 1, 2, 3･･･)中に存在する入力信号について
は、ディジタルフィルタによっては減衰されません。
■ DAC1-4
(Ta=-40℃~85℃; AVDD=DVDD=3.0~3.6V; fs=48kHz; DEM=OFF)
Parameter
Symbol
min
typ
max
Unit
通過域 (±0.05dB) (Note 25)
(-6.0dB)
PB
0
24
21.7
kHz
kHz
阻止域 (Note 25)
SB
26.2
kHz
通過域リップル
PR
±0.01
dB
阻止域減衰量
SA
64
dB
群遅延 (Ts=1/fs) (Note 26)
GD
24
Ts
ディジタルフィルタ＋アナログフィルタ
振幅特性 20Hz～20.0kHz
±0.5
dB
Note 25. 通過域、阻止域の周波数は fs に比例し、PB=0.4535＊fs(@0.05dB)、SB=0.5465＊fs です。
Note 26. ディジタルフィルタによる演算遅延で、データが入力レジスタにセットされてからアナログ信号が
出力されるまでの時間です。
[AK7757]
MS1489-J-02-PB 14 2013/11
スイッチング特性
■ システムクロック
(Ta=-40℃~85℃; AVDD=DVDD=3.0~3.6V, VSS=0V)
Parameter
Symbol
min
typ
max
Unit
XTI CKM[2:0]=000, 001, 010
a)水晶振動子使用時
CKM[2:0]=000 fs=44.1kHz
fs=48kHz
fXTI
-
11.2896
12.288
-
MHz
CKM[2:0]=001 fs=44.1kHz
fs=48kHz
fXTI
-
16.9344
18.432
-
MHz
b)外部クロック使用時
デューティ比
40
50
60
%
CKM[2:0]=000, 010 fs=44.1kHz
fs=48kHz
fXTI
11.0
11.2896
12.288
12.4
MHz
CKM[2:0]= 001 fs=44.1kHz
fs-48kHz
fXTI
16.5
16.9344
18.432
18.6
MHz
LRCK周波数 (Note 27)
fs
7.35
48
kHz
BICK周波数
ハイレベル幅
ローレベル幅
tBCLKH
tBCLKL
64
64
ns
ns
周波数
fBCLK
0.23
3.072
3.1
MHz
Note 27. LRCKとサンプリングレート(fs)は、一致している必要があります。
Note 28. BICKをMCLK生成クロックとして使用する場合は、LRCKと同期し、周波数は安定している必要があ
ります。
■ リセット
(Ta= Tmin~Tmax, AVDD=DVDD=3.0~3.6V; DVDD18=1.7~1.9V; AVSS=DVSS=0V)
Parameter
Symbol
min
typ
max
Unit
Reset pulse width (Note 29)
tRST
600
ns
Note 29. 電源が立ち上がった後、IRSTN pinを“H”に立ち上げてください。
[AK7757]
MS1489-J-02-PB 15 2013/11
■ ディジタルオーディオインタフェース (SDIN1~2, SDOUT1~3)
1) SDIN1/2, SDOUT1/2/3
(Ta= Tmin~Tmax, AVDD=DVDD= 3.0V ~ 3.6V, DVDD18= 1.7V ~ 1.9V, AVSS=DVSS=0V, CL=20pF)
Parameter
Symbol
min
typ
max
Unit
I
2
S and PCM Interface Input Timing
Delay Time from BICK “↑” to LRCK (Note 30)
tBLRD
20
ns
Delay Time from LRCK to BICK “↑” (Note 30)
tLRBD
20
ns
Serial Data Input Latch Setup Time
tBSIDS
80
ns
Serial Data Input Latch Hold Time
tBSIDH
80
ns
Delay Time from LRCK to Serial Data Output (Note 31)
tLRD
80
ns
Delay Time from BICK “↓” or “↑”to LRCK Output
tBSOD
80
ns
I
2
S and PCM Interface Output Timing SDOUT1/2
BICK Frequency
BICK Duty cycle
fBICK
64
50
fs
%
BICK “↓”からLRCKへの遅延時間
tMBL
-20
40
ns
シリアルデータ入力 ラッチセットアップ時間
tBSIDS
80
ns
シリアルデータ入力 ラッチホールド時間
tBSIDH
80
ns
Delay Time from LRCK to Serial Data Output (Note 31)
tLRD
80
ns
Delay Time from BICK “↓” or “↑”to LRCK Output
tBSOD
80
ns
Note 30. この規格値はLRCKのエッジとBICKのエッジが重ならないように規定しています。
Note 31. I
2
Sを除きます。
[AK7757]
MS1489-J-02-PB 16 2013/11
■ μP インタフェース(SPI mode)
(Ta= Tmin~Tmax; AVDD=DVDD=3.0~3.6V; DVDD18=1.7~1.9V, AVSS=DVSS=0V; CL=20pF)
Note 32. コマンドコードの8bit目入力時は除きます。
■ μP インタフェース (I
2
C BUS mode)
(Ta= Tmin~Tmax; AVDD=DVDD=3.0~3.6V, DVDD18=1.7~1.9V, AVSS=DVSS=0V; CL=20pF)
Parameter
Symbol
min
typ
max
Unit
I
2
C Timing
SCL clock frequency
fSCL
400
kHz
Bus Free Time Between Transmissions
tBUF
1.3
s
Start Condition Hold Time
(prior to first Clock pulse)
tHD:STA
0.6
s
Clock Low Time
tLOW
1.3
s
Clock High Time
tHIGH
0.6
s
Setup Time for Repeated Start Condition
tSU:STA
0.6
s
SDA Hold Time from SCL Falling
tHD:DAT
0
0.9
s
SDA Setup Time from SCL Rising
tSU:DAT
0.1
s
Rise Time of Both SDA and SCL Lines
tR
0.3
s
Fall Time of Both SDA and SCL Lines
tF
0.3
s
Setup Time for Stop Condition
tSU:STO
0.6
s
Pulse Width of Spike Noise Suppressed
by Input Filter
tSP
0
50
ns
Capacitive load on bus
Cb
400
pF
Note 33. I
2
C-busはNXP B.V.の商標です。
Parameter
Symbol
min
typ
max
Unit
μP Interface Timing (SPI mode)
CSN Fall Time
tWRF
30
ns
CSN Rise Time
tWRR
30
ns
SCLK Fall Time
tSF
30
ns
SCLK Rise Time
tSR
30
ns
SCLK Frequency
fSCLK
2.7
MHz
SCLK Low Level Width
tSCLKL
180
ns
SCLK High Level Width
tSCLKH
180
ns
CSN High Level Width
tWRQH
500
ns
From CSN “↑” to IRSTN “↑”
From IRSTN “↑” to CSN “↓”
tRST1
tIRRQ
600
100
ns
s
From CSN “↓” to SCLK “↓”
tWSC
500
ns
From SCLK “↑” to CSN “↑”
tSCW
800
ns
SI Latch Setup Time
tSIS
180
ns
SI Latch Hold Time
tSIH
180
ns
AK7757 → μP
Delay Time from SCLK “↓”to SO Output
tSOS
180
ns
Hold Time from SCLK “↑” to SO Output (Note 32)
tSOH
180
ns
[AK7757]
MS1489-J-02-PB 17 2013/11
■ タイミング波形
1/fXTI
1/fXTI
VIH
VIL
XTI
1/fs
1/fs
VIH
VIL
LRCK
tBICKL
tBICKH
1/fBICK
1/fBICK
VIH
VIL
BICK
tBICK=1/fBICK
tXTI=1/fXTI
ts=1/fs
Figure 3. システムクロック
VIL
tRST
IRSTN
Figure 4. リセット
Note 34. 電源立上げ、立ち下げ時は、IRSTN pin = “L”にしてください。
[AK7757]
MS1489-J-02-PB 18 2013/11
tBSIDS
tBLRD
tLRBD
D
VIH
D
LRCK
BICK
VIL
D
VIH
D
VIL
D
VIH
D
VIL
D
tBSIDH
SDIN1/2
Figure 5. オーディオインタフェース (スレーブモード入力インタフェース)
tLRD
D
VIH
D
LRCK
BICK
VIL
D
VIH
D
VIL
D
SDOUT1/2/3
tBSOD
D
tLRD
D
tBSOD
D
50%VDD
D
Figure 6. オーディオインタフェース (スレーブモード出力インタフェース)
[AK7757]
MS1489-J-02-PB 19 2013/11
Figure 7. オーディオインタフェース (マスタモード入力インタフェース)
tLRD
D
50%DVDD
D
LRCK
BICK
SDOUT1/2/3
50%DVDD
D
tBSOD
D
tLRD
D
tBSOD
D
50%DVDD
D
Figure 8. オーディオインタフェース (マスタモード出力インタフェース)
tBSIDS
tMBL
tMBL
50%DVDD
LRCK
BICK
VIH
VIL
tBSIDH
SDIN1/2
50%DVDD
[AK7757]
MS1489-J-02-PB 20 2013/11
tSCLKH
tSCLKL
1/fSCLK
1/fSCLK
tRST1
tIRRQ
CSN
VIH
VIL
tWRF
tWRR
SCLK
VIH
VIL
tSF
tSR
IRSTN
CSN
VIL
VIH
VIL
VIH
Figure 9. μP インタフェース1 (SPI )
tWRQH
tSIS
tSIH
tSCW
tSCW
tWSC
CSN
SI
VIH
VIL
VIH
tWSC
SCLK
VIL
VIH
VIL
Figure 10. μP インタフェース2 (SPI)
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
/