[AK7735A]
018002104-J-00-PB 2018/02
- 1 -
1. 概 要
AK7735Aはマイクアンプ付きの24bitステレオADC、入力セレクタ付きの24bitステレオADC、4chの32bit
DAC、サンプリング周波数192kHzまで対応の2系統ステレオSRC、Audio用のDual DSPを内蔵したシグ
ナルプロセッサです。Dual DSPはそれぞれ3072step/fs (48kHzサンプリング時)の並列演算能力を持ちま
す。RAMベースDSPのため、プログラムを書き換えることで、ユーザの要望に合わせた音響処理を実現
させることができます。48-pin LQFPパッケージに実装されます。
2. 特 長
□ Dual DSP部: (DSP1, DSP2は同じ仕様、メモリエリアは共用)
- データ幅: 28bit (略式浮動小数点対応)
- マシンサイクル: 最速6.8ns (3072fs，fs=48kHz時)
- 乗算器: 24 x 24 → 48bit (倍精度演算可)
- 除算器: 24 / 24 → 24bit (浮動小数正規化機能付き)
- ALU: 52bit算術演算 (with 4bits overflow margin)
- プログラムRAM: 4096word x 36bit
- 係数RAM: 6144word x 24bit
- データRAM: 4096word x 28bit
- 遅延用RAM: 12288word x 28bit
- JX pins (Interrupt)
- 独立したパワーマネージメント機能
□ ADC1部: マイクアンプ付き24bitステレオADC
- サンプリング周波数: fs = 8kHz ~ 192kHz
- チャンネル独立マイクアナログゲインアンプ付き (0~18dB(2dB Step), 18~36dB(3dB Step))
- 差動入力またはシングルエンド入力選択可能
- アナログ特性 S/N: 106dB (fs=48kHz、差動入力、マイクゲイン=0dB)
- チャンネル独立ディジタルボリューム内蔵(24dB～-103dB, 0.5dB Step, Mute)
- DCオフセットキャンセル用ディジタルHPF
- 低ノイズマイクバイアス電圧出力 x 1系統
- 4種類のディジタルフィルタによる音質選択
□ ADC2部: 入力セレクタ付き24bitステレオADC
- サンプリング周波数: fs = 8kHz ~ 192kHz
- アナログ入力セレクタ: 差動入力1系統 or シングルエンド入力2系統 or 疑似差動入力1系統
- アナログ特性 S/N: 106dB (fs=48kHz、差動入力)
- チャンネル独立ディジタルボリューム内蔵(24dB～-103dB, 0.5dB Step, Mute)
- DCオフセットキャンセル用ディジタルHPF
- 4種類のディジタルフィルタによる音質選択
4chADC + 4chDAC + 4chSRC内蔵Dual DSP
AK7735A
[AK7735A]
018002104-J-00-PB 2018/02
- 2 -
□ DAC部: Advanced 32bit DAC
- 2ch x 2系統
- サンプリング周波数: fs = 8kHz ~ 192kHz
- シングルエンド出力
- アナログ特性 S/N: 108dB (fs=48kHz)
- チャンネル独立ディジタルボリューム内蔵(12dB～-115dB, 0.5dB Step, Mute)
- 4種類のディジタルフィルタによる音質選択
□ SRC部:
- 2ch x 2系統
- FSI = 8kHz ～ 192kHz, FSO = 8kHz ～ 192kHz (FSO/FSI = 0.167 ～ 6.0)
□ Digital Interfaces
- ディジタル入力ポート x 4系統 (Max 32ch, TDM使用時)
- ディジタル出力ポート x 4系統 (Max 32ch, TDM使用時)
- 独立LRCK/BICK入出力ポート x 3系統
- データフォーマット: 前詰め32, 24bit / 後詰め24, 20, 16bit / I
2
S
- PCM Short / Long Frame対応
- TDM入出力モード対応(Max:8ch / 256fs, fs=96kHz)
□ PLL回路内蔵
□ μPインタフェース: SPI(Max 6MHz) / I
2
C(400kHz Fast Mode, 1MHz Fast Mode Plus)
□ 電源電圧:
Analog: AVDD: 3.0V ~ 3.6V (Typ. 3.3V)
Digital: LVDD: 3.0V ~ 3.6V (Typ. 3.3V) (3.3V → 1.2Vレギュレータ内蔵)
I/F VDD33: 3.0V ~ 3.6V (Typ. 3.3V)
TVDD: 1.7V ~ 3.6V (Typ. 3.3V)
□ 動作温度範囲: Ta = -40 ~ 85C
□ パッケージ: 48-pin LQFP (7mm x 7mm, 0.5mm pitch)
[AK7735A]
018002104-J-00-PB 2018/02
- 3 -
3. 目 次
1. 概 要................................................................................................................................................ 1
2. 特 長................................................................................................................................................ 1
3. 目 次................................................................................................................................................ 3
4. ブロック図 ........................................................................................................................................ 4
■ 全体ブロック図 ................................................................................................................................. 4
■ DSP部ブロック図 ............................................................................................................................. 5
5. ピン配置と機能説明 .......................................................................................................................... 6
■ ピン配置図 ........................................................................................................................................ 6
■ ピン機能説明 ..................................................................................................................................... 7
■ 使用しないピンの処理について ...................................................................................................... 10
■ プルダウン抵抗付きピンの状態 ...................................................................................................... 10
■ パワーダウン時、出力ピンの状態 ................................................................................................... 11
6. 絶対最大定格 ................................................................................................................................... 12
7. 推奨動作条件 ................................................................................................................................... 12
8. 電気的特性 ...................................................................................................................................... 13
■ アナログ特性 ................................................................................................................................... 13
■ 消費電流 .......................................................................................................................................... 18
9. ディジタルフィルタ特性 ................................................................................................................ 19
■ ADC部 ............................................................................................................................................. 19
■ DAC部 ............................................................................................................................................. 23
■ SRC部 ............................................................................................................................................. 27
10. DC特性 ............................................................................................................................................ 29
11. スイッチング特性 ........................................................................................................................... 30
■ システムクロック ............................................................................................................................ 30
■ パワーダウン ................................................................................................................................... 30
■ シリアルデータインタフェース(SDIN1 ~ SDIN4, SDOUT1 ~ SDOUT4) ...................................... 31
■ SPIインタフェース ......................................................................................................................... 34
■ I
2
Cインタフェース .......................................................................................................................... 36
12. 外部接続回路例 ............................................................................................................................... 37
■ 接続図 .............................................................................................................................................. 37
■ 周辺回路 .......................................................................................................................................... 39
13. パッケージ ...................................................................................................................................... 41
■ 外形寸法図 ...................................................................................................................................... 41
■ 材質・メッキ仕様 ............................................................................................................................ 41
■ マーキング ...................................................................................................................................... 42
重要な注意事項 ........................................................................................................................................ 43
[AK7735A]
018002104-J-00-PB 2018/02
- 4 -
4. ブロック図
■ 全体ブロック図
Figure 1. 全体ブロック図
[AK7735A]
018002104-J-00-PB 2018/02
- 5 -
■ DSP部ブロック図
Figure 2. DSP部のブロック図
Note
* 1. Coefficient RAM、Data RAM、Delay RAM、Program RAMはDSP1、DSP2共用で、レジスタ設定で
割合を調整可能です。
TMP 8 × 28bit
SDOUT3
CP0, CP1
DP0, DP1
Data RAM
4096w x 28Bit max
MPX24
MPX24
X Y
Multiply
24×24 → 48Bit
Micon I/F
Control
Program RAM
4096w×36Bit max
DEC
PC
Stack : 8 Level(max)
MUL DBUS
SHIFT
A B
ALU
52Bit
Overflow Margin: 4Bit
DR0
3
Over Flow Data
Generator
Division
2424→24
Peak Detector
Serial I/F
CBUS(24Bit)
DBUS(28Bit)
48Bit
28Bit
48Bit
52Bit
52Bit
12288w x 28Bit max
PTMP(LIFO) 6×28Bit
DLP0, DLP1
52-Bit
TMP 12×28Bit
OFREG
64w x 14Bit
Delay RAM
Coefficient RAM
6144×24Bit max
Pointer
2048w 単位
2048w 単位
4096w 単位
2048w 単位
28bit x fifo16 DTMP (DSP1/2 間の接続)
2 x 24Bit DIN4
2 x 24Bit DIN3
2 x 24Bit DIN2
2 x 24Bit DIN1
2 x 32Bit DOUT4
2 x 32Bit DOUT3
2 x 32Bit DOUT2
2 x 32Bit DOUT1
2 x 24Bit DIN6
2 x 24Bit DIN5
2 x 32Bit DOUT6
2 x 32Bit DOUT5
[AK7735A]
018002104-J-00-PB 2018/02
- 6 -
5. ピン配置と機能説明
■ ピン配置図
INN2
AIN2LP/AIN3L
AIN2LN/AIN4L
AIN2RP/AIN3R
AIN2RN/AIN4R
LVDD
DVSS3
AVDRV
PDN
SI/I2CFIL
SCLK/SCL
SO/SDA
-
-
36
35
34
33
32
31
30
29
28
27
26
25
AIN1R/INP2
37 24
CSN
INN1
38
LVDD
23
STO/RDY/SDOUT2
AIN1L/INP1
39 22
- DVSS2
MPREF
40
TVDD
21
-
TVDD
MPWR
41 20
SDOUT1/RDY
AVDD -
42
AVDD
19
BICK1
AVSS -
43 18
LRCK1
VCOM
44 17
SDIN1
VREFH
45 16
BICK2/JX2
VREFL
46 15
LRCK2/JX1
AOUT1R
47
VDD33
14
SDIN2/JX0
AOUT1L
48 13
XTO
1
2
3
4
5
6
7
8
9
10
11
12
-
-
AOUT2R
AOUT2L
TESTI
LRCK3
SDOUT4/GPO2
BICK3
SDOUT3/CLKO/GPO1
SDIN3/JX3
SDIN4
DVSS1
VDD33
XTI
AK7735A
（Top View）
input
output
in/out
- power
[AK7735A]
018002104-J-00-PB 2018/02
- 7 -
■ ピン機能説明
No.
Pin Name
I/O
Function
供給電源
1
AOUT2R
O
DAC2 Rch アナログ出力ピン
・パワーダウン時の出力は“Hi-Z”です。
AVDD
2
AOUT2L
O
DAC2 Lch アナログ出力ピン
・パワーダウン時の出力は“Hi-Z”です。
AVDD
3
TESTI
I
テスト入力ピン
・“L”にしてください。
VDD33
4
LRCK3
I/O
LR チャネル選択 3 ピン
VDD33
5
SDOUT4
O
シリアルディジタルデータ出力 4 ピン
VDD33
GPO2
O
GPO 出力 2 ピン (DSP2 の GPO 出力)
6
BICK3
I/O
シリアルビットクロック 3 ピン
VDD33
7
SDOUT3
O
シリアルディジタルデータ出力 3 ピン
VDD33
CLKO
O
マスタクロック出力ピン
GPO1
O
GPO 出力 1 ピン (DSP1 の GPO 出力)
8
SDIN3
I
シリアルディジタルデータ入力 3 ピン
VDD33
JX3
I
外部条件ジャンプ入力 3 ピン
9
SDIN4
I
シリアルディジタルデータ入力 4 ピン
VDD33
10
DVSS1
-
ディジタルグランド 1 ピン 0V
-
11
VDD33
-
ディジタル IO 用 3.3V 電源ピン 3.0～3.6V (Typ. 3.3V)
-
12
XTI
I
発振回路入力ピン
・水晶振動子を使用する場合、水晶振動子を XTI pin と
XTO pin に接続してください。
・XTI pin を使用しない場合はオープンにしてください。
VDD33
13
XTO
O
発振回路出力ピン
・水晶振動子を使用する場合、水晶振動子を XTI pin と
XTO pin に接続してください。
・水晶振動子を使用しない場合はオープンにしてください。
VDD33
14
SDIN2
I
シリアルディジタルデータ入力 2 ピン
TVDD
JX0
I
外部条件ジャンプ入力 0 ピン
15
LRCK2
I/O
LR チャネル選択 2 ピン
TVDD
JX1
I
外部条件ジャンプ入力 1 ピン
16
BICK2
I/O
シリアルビットクロック 2 ピン
TVDD
JX2
I
外部条件ジャンプ入力 2 ピン
17
SDIN1
I
シリアルディジタルデータ入力 1 ピン
TVDD
18
LRCK1
I/O
LR チャネル選択 1 ピン
TVDD
19
BICK1
I/O
シリアルビットクロック 1 ピン
TVDD
20
SDOUT1
O
シリアルディジタルデータ出力 1 ピン
TVDD
RDY
O
RDY 信号出力ピン
21
TVDD
-
ディジタル IO 電源ピン 1.7～3.6V (Typ. 3.3V)
-
22
DVSS2
-
ディジタルグランド 2 ピン 0V
-
[AK7735A]
018002104-J-00-PB 2018/02
- 8 -
No.
Pin Name
I/O
Function
供給電源
23
STO
O
ステータス信号出力ピン
・パワーダウン時の出力は“L”です。
TVDD
RDY
O
RDY 信号出力ピン
SDOUT2
O
シリアルディジタルデータ出力 2 ピン
24
CSN
I
SPI モード
SPIインタフェース用のチップセレクトピン
・パワーダウン状態、またはマイコンとの通信を行わない
時は“H”にしてください。
TVDD
I
I
2
Cモード
I
2
Cインタフェース用バスアドレスピン
・プルアップ、又はプルダウンで使用してください。
25
SO
O
SPI インタフェース用シリアルデータ出力ピン
・パワーダウン時の出力は“Hi-Z”です。
・プルアップ、又はプルダウンで使用してください。
TVDD
SDA
I/O
I
2
C インタフェース用シリアルデータ入出力ピン
・パワーダウン時の出力は“Hi-Z”です。
26
SCLK
I
SPI インタフェース用シリアルデータクロック入力ピン
TVDD
SCL
I
I
2
C インタフェース用シリアルデータクロック入力ピン
27
SI
I
SPI インタフェース用シリアルデータ入力ピン
TVDD
I2CFIL
I
I
2
C インタフェースモード選択入力ピン
・I2CFIL = “L”固定: Fast Mode (400kHz)
・I2CFIL = “H”固定: Fast Mode Plus (1MHz) (TVDD に固定
してください。)
28
PDN
I
パワーダウンピン
・AK7735A をパワーダウンするのに使用します。
・電源立ち上げ時は“L”にしてください。
TVDD
29
AVDRV
O
VREG 出力ピン
・2.2μF(±30%)のセラミックコンデンサを DVSS3 との間に
接続してください。
・外部回路には使用しないで下さい。
LVDD
30
DVSS3
-
ディジタルグランド 3 ピン 0V
-
31
LVDD
-
ディジタルコア電源ピン 3.0～3.6V (Typ. 3.3V)
-
[AK7735A]
018002104-J-00-PB 2018/02
- 9 -
No.
Pin Name
I/O
Function
供給電源
32
AIN2RN
I
ADC2 Rch 差動反転入力 2 ピン
ADC2 Rch 疑似差動グランド入力ピン
AVDD
AIN4R
I
ADC2 Rch シングルエンド入力 4 ピン
33
AIN2RP
I
ADC2 Rch 差動非反転入力 2 ピン
ADC2 Rch 疑似差動信号入力ピン
AVDD
AIN3R
I
ADC2 Rch シングルエンド入力 3 ピン
34
AIN2LN
I
ADC2 Lch 差動反転入力 2 ピン
ADC2 Lch 疑似差動グランド入力ピン
AVDD
AIN4L
I
ADC2 Lch シングルエンド入力 4 ピン
35
AIN2LP
I
ADC2 Lch 差動非反転入力 2 ピン
ADC2 Lch 疑似差動信号入力ピン
AVDD
AIN3L
I
ADC2 Lch シングルエンド入力 3 ピン
36
INN2
I
ADC1 Rch 差動反転入力 2 ピン
AVDD
37
AIN1R
I
ADC1 Rch シングルエンド入力 1 ピン
AVDD
INP2
I
ADC1 Rch 差動非反転入力 2 ピン
38
INN1
I
ADC1 Lch 差動反転入力 1 ピン
AVDD
39
AIN1L
I
ADC1 Lch シングルエンド入力 1 ピン
AVDD
INP1
I
ADC1 Lch 差動非反転入力 1 ピン
40
MPREF
O
マイクパワー電源 リップルフィルタピン
・1μF のセラミックコンデンサを AVSS との間に接続
してください。
・外部回路には使用しないで下さい。
AVDD
41
MPWR
O
マイク用電源出力ピン
・パワーダウン時の出力は“Hi-Z”です。
AVDD
42
AVDD
-
アナログ電源ピン 3.0～3.6V (Typ. 3.3V)
-
43
AVSS
-
アナロググランドピン 0V
-
44
VCOM
O
アナログ部コモン電圧出力ピン
・2.2μF のセラミックコンデンサを AVSS との間に接続
してください。
・外部回路には使用しないで下さい。
・パワーダウン時の出力は“L”です。
AVDD
45
VREFH
I
アナログハイレベルリファレンス電圧入力ピン。
・AVDD と接続してください。
AVDD
46
VREFL
I
アナログローレベルレファレンス電圧入力ピン。
・AVSS と接続してください。
AVDD
47
AOUT1R
O
DAC1 Rch アナログ出力ピン
・パワーダウン時の出力は“Hi-Z”です。
AVDD
48
AOUT1L
O
DAC1 Lch アナログ出力ピン
・パワーダウン時の出力は“Hi-Z”です。
AVDD
[AK7735A]
018002104-J-00-PB 2018/02
- 10 -
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理してください。
Classification
Pin Name
Setting
Analog
MPREF, MPWR, AIN1L/INP1, INN1, AIN1R/INP2, INN2,
AIN2LP/AIN3L, AIN2LN/AIN4L, AIN2RP/AIN3R,
AIN2RN/AIN4R, AOUT1L, AOUT1R, AOUT2L, AOUT2R
オープン
Digital
XTI, XTO, SDOUT1/RDY, STO/RDY/SDOUT2,
SDOUT3/CLKO/GPO1, SDOUT4/GPO2
オープン
SDIN4, SDIN3/JX3, SDIN2/JX0, SDIN1, LRCK1, BICK1,
LRCK2/JX1, BICK2/JX2, LRCK3, BICK3, TESTI
DVSS1 / DVSS2に接続
Table 1. 使用しないピンの処理
■ プルダウン抵抗付きピンの状態
No.
Pin Name
パワーダウン状態
PDN pin = “L”
パワーダウン状態解除
PDN pin = “H”
(スレーブ設定時)
パワーダウン状態解除
PDN pin = “H”
（マスタ設定時）
3
TESTI
プルダウン(25 kΩ)
プルダウン(25 kΩ)
プルダウン(25 kΩ)
18
LRCK1
プルダウン(50 kΩ)
入力（プルダウン）(46 kΩ)
出力
19
BICK1
プルダウン(50 kΩ)
入力（プルダウン）(46 kΩ)
出力
15
LRCK2/JX1
プルダウン(50 kΩ)
入力（プルダウン）(46 kΩ)
出力
16
BICK2/JX2
プルダウン(50 kΩ)
入力（プルダウン）(46 kΩ)
出力
4
LRCK3
プルダウン(50 kΩ)
入力（プルダウン）(46 kΩ)
出力
6
BICK3
プルダウン(50 kΩ)
入力（プルダウン）(46 kΩ)
出力
20
SDOUT1/RDY
プルダウン(50 kΩ)
出力
出力
23
STO/RDY/SDOUT2
プルダウン(50 kΩ)
出力
出力
7
SDOUT3/CLKO/GPO1
プルダウン(50 kΩ)
出力
出力
5
SDOUT4/GPO2
プルダウン(50 kΩ)
出力
出力
29
AVDRV
プルダウン(70 Ω)
出力
出力
Table 2. プルダウン抵抗付きピンの状態
Note
* 2. 抵抗値はLVDD=TVDD=VDD33=3.3V時のTyp値です。
[AK7735A]
018002104-J-00-PB 2018/02
- 11 -
■ パワーダウン時、出力ピンの状態
No
Pin Name
I/O
パワーダウン
時の状態
No
Pin Name
I/O
パワーダウン
時の状態
44
VCOM
O
“L”出力
4
LRCK3
I/O
Input
40
MPREF
O
“L”出力
6
BICK3
I/O
Input
41
MPWR
O
“Hi-Z”出力
25
SO/SDA
I/O
“Hi-Z”出力
48
AOUT1L
O
“Hi-Z”出力
20
SDOUT1/RDY
O
“L”出力 (プルダウン)
47
AOUT1R
O
“Hi-Z”出力
23
STO/RDY/SDOUT2
O
“L”出力 (プルダウン)
2
AOUT2L
O
“Hi-Z”出力
7
SDOUT3/CLKO/GPO1
O
“L”出力 (プルダウン)
1
AOUT2R
O
“Hi-Z”出力
5
SDOUT4/GPO2
O
“L”出力 (プルダウン)
18
LRCK1
I/O
Input
13
XTO
O
“H”出力
19
BICK1
I/O
Input
29
AVDRV
O
“L”出力 (プルダウン)
15
LRCK2/JX1
I/O
Input
16
BICK2/JX2
I/O
Input
Table 3. パワーダウン時、出力ピンの状態
[AK7735A]
018002104-J-00-PB 2018/02
- 12 -
6. 絶対最大定格
(AVSS=DVSS1=DVSS2=DVSS3=0V * 3)
Parameter
Symbol
Min.
Max.
Unit
電源電圧
Analog
Digital1(Core)
Digital2(I/F)
Digital3(I/F)
Difference (AVSS, DVSS1, DVSS2, DVSS3) * 3
AVDD
LVDD
TVDD
VDD33
ΔGND
-0.3
-0.3
-0.3
-0.3
-0.3
4.3
4.3
4.3
4.3
0.3
V
V
V
V
V
入力電流(除: 電源ピン)
IIN
－
±10
mA
アナログ入力電圧 * 4
VINA
-0.3
(AVDD+0.3) or 4.3
V
ディジタル入力電圧 * 5
VIND1
-0.3
(TVDD+0.3) or 4.3
V
ディジタル入力電圧 * 6
VIND2
-0.3
(VDD33+0.3) or 4.3
V
動作周囲温度
Ta
-40
85
C
保存温度
Tstg
-65
150
C
Notes
* 3. すべての電圧はグランドに対する値です。AVSS, DVSS1, DVSS2, DVSS3は同電位にして下さい。
* 4. アナログ入力電圧のMax値は、(AVDD+0.3)Vまたは4.3Vのどちらか低い方です。
* 5. SDIN1, SDIN2/JX0, LRCK1, BICK1, LRCK2/JX1, BICK2/JX2, PDN, SCLK/SCL, CSN, SI/I2CFIL
pinsのディジタル入力電圧のMax値は、(TVDD+0.3)Vまたは4.3Vのどちらか低い方です。
* 6 . SDIN3/JX3, SDIN4, LRCK3, BICK3, TESTI, XTI pinsのディジタル入力電圧のMax値は、
(VDD33+0.3)Vまたは4.3Vのどちらか低い方です。
注意：この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は
保証されません。
7. 推奨動作条件
(AVSS=DVSS1=DVSS2=DVSS3=0V * 3)
Parameter
Symbol
Min.
Typ.
Max.
Unit
電源電圧
Analog
Digital1(Core)
Digital2(I/F)
Digital3(I/F)
Difference1
Difference2
Difference3
Difference4
AVDD
LVDD
TVDD
VDD33
AVDD – LVDD
AVDD – VDD33
LVDD – VDD33
LVDD – TVDD
3.0
3.0
1.7
3.0
-0.1
-0.1
-0.1
-0.1
3.3
3.3
3.3
3.3
0
0
0
-
3.6
3.6
3.6
3.6
0.1
0.1
0.1
-
V
V
V
V
V
V
V
V
Notes
* 7. AVDD, LVDD, TVDD, VDD33の立ち上げ順の規定はありません。PDN pin = “L”の状態で各電源を立
ち上げ、全ての電源が立ち上がった後、PDN pin = “H”にしてください。
* 8. 周辺デバイスが電源ONの状態でAK7735Aの電源をOFFにしないで下さい。また、I
2
Cインタフェ
ースを使用する場合、SDA pin, SCL pinのプルアップ抵抗の接続先の電圧はTVDD以下にして下さ
い。
注意：本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますの
で十分ご注意下さい。
[AK7735A]
018002104-J-00-PB 2018/02
- 13 -
8. 電気的特性
■ アナログ特性
1. MIC AMP
(Ta=25C; AVDD=LVDD=TVDD=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V;
ADC1VL/R bits=“0”)
MIC
AMP
Parameter
Min.
Typ.
Max.
Unit
入力インピーダンス
14
20
26
kΩ
Gain
MGNL[3:0]bits=0x0, MGNR[3:0]bits=0x0
-1
0
1
dB
MGNL[3:0]bits=0x1, MGNR[3:0]bits=0x1
1
2
3
MGNL[3:0]bits=0x2, MGNR[3:0]bits=0x2
3
4
5
MGNL[3:0]bits=0x3, MGNR[3:0]bits=0x3
5
6
7
MGNL[3:0]bits=0x4, MGNR[3:0]bits=0x4
7
8
9
MGNL[3:0]bits=0x5, MGNR[3:0]bits=0x5
9
10
11
MGNL[3:0]bits=0x6, MGNR[3:0]bits=0x6
11
12
13
MGNL[3:0]bits=0x7, MGNR[3:0]bits=0x7
13
14
15
MGNL[3:0]bits=0x8, MGNR[3:0]bits=0x8
15
16
17
MGNL[3:0]bits=0x9, MGNR[3:0]bits=0x9
17
18
19
MGNL[3:0]bits=0xA, MGNR[3:0]bits=0xA
20
21
22
MGNL[3:0]bits=0xB, MGNR[3:0]bits=0xB
23
24
25
MGNL[3:0]bits=0xC, MGNR[3:0]bits=0xC
26
27
28
MGNL[3:0]bits=0xD, MGNR[3:0]bits=0xD
29
30
31
MGNL[3:0]bits=0xE, MGNR[3:0]bits=0xE
32
33
34
MGNL[3:0]bits=0xF, MGNR[3:0]bits=0xF
35
36
37
2. MIC Bias Output
(Ta=25C; AVDD=LVDD=TVDD=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V;
測定帯域=20Hz~20kHz)
MIC Bias
Parameter
Min.
Typ.
Max.
Unit
出力電圧 * 9
2.3
2.5
2.7
V
負荷抵抗
2
-
-
kΩ
負荷容量
-
-
30
pF
出力ノイズ(A-weighted)
-
-114
-108
dBV
Note
* 9. 出力電圧はAVDDに比例(0.76×AVDD)します。
[AK7735A]
018002104-J-00-PB 2018/02
- 14 -
3. MIC AMP + ADC1
(特記無き場合は、Ta=25C; AVDD=LVDD=TVDD=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V;
信号周波数=1kHz; 24bit Data; BICK=64fs; fs=48kHz時, 測定帯域BW=20Hz ~ 20kHz; fs=96kHz,192kHz
時, 測定帯域BW=20Hz ~ 40kHz; ADC1VL/R bits=“0”; MGNL/R[3:0] bits=0x0 (0dB); 差動入力)
Notes
* 10. 対象となる入力ピンは、INP1, INN1, INP2, INN2です。差動入力モードを使う場合、片側だけに
信号を入力するような疑似差動信号入力は禁止です。
* 11. 対象となる入力ピンは、AIN1L, AIN1Rです。
* 12. -1dBFSの信号を入力した場合の、Lch-Rch間のアイソレーションです。
* 13. ADC1VL/R bits = “0”, MGNL/R[3:0] bits = 0x0 (0dB)、入力フルスケール電圧はAVDDに比例
(0.70×AVDD)します。
* 14. ADC1VL/R bits = “0”, MGNL/R[3:0] bits = 0x9 (+18dB)、入力フルスケール電圧はAVDDに比例
(0.088×AVDD)します。
* 15. ADC1VL/R bits = “1”, MGNL/R[3:0] bits = 0x0 (0dB)、入力フルスケール電圧はAVDDに比例
(0.86×AVDD)します。
* 16. 差動入力の両方に1kHz, 100mVppの正弦波を重畳した場合の同相信号除去比。差動入力として、
1kHz, ±100mVppの正弦波を入れた場合を基準とします。
MIC AMP
+ ADC1
Parameter
Min.
Typ.
Max.
Unit
分解能
-
-
24
bit
入力フルスケール
電圧 * 10
差動入力 * 13
±2.1
±2.3
±2.5
Vpp
差動入力 * 14
±0.264
±0.290
±0.315
差動入力 * 15
±2.55
±2.83
±3.11
入力フルスケール
電圧 * 11
シングルエンド入力 * 13
2.1
2.3
2.5
Vpp
シングルエンド入力 * 14
0.264
0.290
0.315
シングルエンド入力 * 15
2.55
2.83
3.11
S/(N+D)
(-1dBFS)
fs=48kHz * 13
85
95
-
dB
fs=48kHz * 14
-
87
-
fs=96kHz * 13
-
92
-
fs=96kHz * 14
-
84
-
fs=192kHz * 13
-
92
-
fs=192kHz * 14
-
84
-
Dynamic Range
(-60dBFS)
fs=48kHz (A-weighted) * 13
98
106
-
dB
fs=48kHz (A-weighted) * 14
-
95
-
fs=96kHz * 13
-
99
-
fs=96kHz * 14
-
89
-
fs=192kHz * 13
-
99
-
fs=192kHz * 14
-
89
-
S/N
fs=48kHz (A-weighted) * 13
98
106
-
dB
fs=48kHz (A-weighted) * 14
-
95
-
fs=96kHz * 13
-
99
-
fs=96kHz * 14
-
89
-
fs=192kHz * 13
-
99
-
fs=192kHz * 14
-
89
-
チャネル間アイソレーション * 12
90
105
-
dB
チャネル間ゲインミスマッチ
-
0.0
0.3
dB
CMRR * 16
60
80
-
dB
[AK7735A]
018002104-J-00-PB 2018/02
- 15 -
4. ADC2
(特記無き場合は、Ta=25C; AVDD=LVDD=TVDD=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V;
信号周波数=1kHz; 24bit Data; BICK=64fs; fs=48kHz時, 測定帯域BW=20Hz ~ 20kHz; fs=96kHz,192kHz
時, 測定帯域BW=20Hz ~ 40kHz; ADC2VL/R bits=“0”; 差動入力)
Notes
* 17. 対象となる入力ピンはAIN2LP, AIN2LN, AIN2RP, AIN2RNです。
* 18. 対象となる入力ピンはAIN3L, AIN3R, AIN4L, AIN4Rと疑似差動入力(AD2PSDE bit = “1”)時の
AIN2LP, AIN2RPです。
* 19. ADC2VL/R bits = “0”、入力フルスケール電圧はAVDDに比例(0.70×AVDD)します。
* 20. ADC2VL/R bits = “1”、入力フルスケール電圧はAVDDに比例(0.86×AVDD)します。
* 21. 疑似差動入力時。疑似差動信号入力および疑似差動グランド入力に1kHz, 100mVppの正弦波を重
畳した場合の同相信号除去比。疑似差動信号入力に100mVppの正弦波を入れた場合を基準としま
す。
ADC2
Parameter
Min.
Typ.
Max.
Unit
分解能
-
-
24
bit
入力インピーダンス
14
20
26
kΩ
入力フルスケール
電圧 * 17
差動入力 * 19
±2.1
±2.3
±2.5
Vpp
差動入力 * 20
±2.55
±2.83
±3.11
入力フルスケール
電圧 * 18
シングルエンド入力 * 19
疑似差動入力
2.1
2.3
2.5
Vpp
シングルエンド入力 * 20
疑似差動入力
2.55
2.83
3.11
S/(N+D) (-1dBFS)
fs=48kHz
85
95
-
dB
fs=96kHz
-
92
-
fs=192kHz
-
92
-
Dynamic Range
(-60dBFS)
fs=48kHz (A-weighted)
98
106
-
dB
fs=96kHz
-
99
-
fs=192kHz
-
99
-
S/N
fs=48kHz (A-weighted)
98
106
-
dB
fs=96kHz
-
99
-
fs=192kHz
-
99
-
チャネル間アイソレーション * 12
90
105
-
dB
チャネル間ゲインミスマッチ
-
0.0
0.3
dB
CMRR (差動入力時) * 16
60
80
-
dB
CMRR (疑似差動入力時) * 21
55
75
-
dB
[AK7735A]
018002104-J-00-PB 2018/02
- 16 -
5. DAC
(Ta=25C; AVDD=LVDD=TVDD=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V; 信号周波数=1kHz;
32bit Data; BICK=64fs; fs=48kHz時, 測定帯域BW=20Hz ~ 20kHz; fs=96kHz,192kHz時, 測定帯域
BW=20Hz ~ 40kHz)
DAC1
DAC2
Parameter
Min.
Typ.
Max.
Unit
分解能
-
-
32
bit
出力電圧 * 22
2.55
2.83
3.11
Vpp
S/(N+D)
(0dBFS)
fs=48kHz
80
91
-
dB
fs=96kHz
-
89
-
fs=192kHz
-
89
-
Dynamic Range
(-60dBFS)
fs=48kHz (A-weighted)
100
108
-
dB
fs=96kHz
-
101
-
fs=192kHz
-
101
-
S/N
fs=48kHz (A-weighted)
100
108
-
dB
fs=96kHz
-
101
-
fs=192kHz
-
101
-
チャネル間アイソレーション (fin=1kHz) * 23
90
110
-
dB
チャネル間ゲインミスマッチ
-
0.0
0.7
dB
負荷抵抗 * 24
10
-
-
kΩ
負荷容量
-
-
30
pF
Notes
* 22. フルスケール出力電圧です。出力電圧はAVDDに比例(0.86 x AVDD)します。
* 23. 0dBFSの信号を入力した場合のAOUT1L, AOUT1R間、AOUT2L, AOUT2R間のアイソレーション
です。
* 24. AC負荷に対して。
[AK7735A]
018002104-J-00-PB 2018/02
- 17 -
6. SRC
(Ta=25C; AVDD=LVDD=TVDD=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V; 信号周波数=1kHz;
24bit Data; 測定帯域BW=20Hz ~ FSO/2)
SRC
Parameter
Symbol
Min.
Typ.
Max.
Unit
Resolution
-
-
24
bit
Input Sample Rate
FSI
8
-
192
kHz
Output Sample Rate
FSO
8
-
192
kHz
THD+N (Input=1kHz, 0dBFS)
Audio Mode
(SRCFAUD bit = “1”, SRCFEC bit = “0”)
FSO/FSI=192kHz/48kHz
FSO/FSI=44.1kHz/48kHz
FSO/FSI=48kHz/88.2kHz
FSO/FSI=48kHz/96kHz
FSO/FSI=44.1kHz/96kHz
FSO/FSI=48kHz/192kHz
FSO/FSI=8kHz/48kHz
Voice Mode
(SRCFAUD bit = “0”, SRCFEC bit = “0”)
FSO/FSI=24kHz/32kHz
FSO/FSI=16kHz/24kHz
FSO/FSI=24kHz/44.1kHz
FSO/FSI=16kHz/44.1kHz
FSO/FSI=8kHz/32kHz
-
-
-
-
-
-
-
-
-
-
-
-
-122
-125
-122
-133
-116
-133
-130
-95
-98
-78
-69
-130
-
-
-
-
-
-
-
-
-
-
-
-
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
Dynamic Range (Input=1kHz, -60dBFS)
Audio Mode
(SRCFAUD bit = “1”, SRCFEC bit = “0”)
FSO/FSI=192kHz/48kHz
FSO/FSI=44.1kHz/48kHz
FSO/FSI=48kHz/88.2kHz
FSO/FSI=48kHz/96kHz
FSO/FSI=44.1kHz/96kHz
FSO/FSI=48kHz/192kHz
FSO/FSI=8kHz/48kHz
Voice Mode
(SRCFAUD bit = “0”, SRCFEC bit = “0”)
FSO/FSI=24kHz/32kHz
FSO/FSI=16kHz/24kHz
FSO/FSI=24kHz/44.1kHz
FSO/FSI=16kHz/44.1kHz
FSO/FSI=8kHz/32kHz
-
-
-
-
-
-
-
-
-
-
-
-
132
136
136
135
136
136
130
134
137
132
128
130
-
-
-
-
-
-
-
-
-
-
-
-
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
Dynamic Range
(Input=1kHz, -60dBFS, A-weighted)
FSO/FSI=44.1kHz/48kHz
-
137
-
dB
Ratio between Input and Output Sample Rate
FSO/FSI
0.167
-
6
[AK7735A]
018002104-J-00-PB 2018/02
- 18 -
■ 消費電流
(Ta=25C; AVDD=LVDD=VDD33=3.0~3.6V(Typ=3.3V, Max=3.6V); TVDD=1.7~3.6V(Typ=3.3V,
Max=3.6V); AVSS=DVSS1=DVSS2=DVSS3=0V; fs=192kHz; BICK=64fs; Master Mode;
SDOUT1~4/LRCK1~3/BICK1~3=Output; C
L
=20pF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
動作時消費電流 * 25
(PDN pin = “H”)
AVDD
-
23
33
mA
LVDD
-
55
98
mA
TVDD
-
4
6
mA
VDD33
-
5
8
mA
パワーダウン時消費電流
(PDN pin = “L”)
AVDD
-
0.01
-
mA
LVDD
-
0.01
-
mA
TVDD
-
0.01
-
mA
VDD33
-
0.01
-
mA
Note
* 25. LVDDの消費電流値は使用周波数およびDSPプログラム内容によって変化します。
[AK7735A]
018002104-J-00-PB 2018/02
- 19 -
9. ディジタルフィルタ特性
■ ADC部
(Ta=-40~85C; AVDD=3.0~3.6V; LVDD=3.0~3.6V; TVDD=1.7~3.6V; VDD33=3.0~3.6V;
AVSS=DVSS1=DVSS2=DVSS3=0V)
1. Sharp Roll-Off Filter (ADSD bit = “0”, ADSL bit = “0”)
fs=48kHz
Parameter
Symbol
Min.
Typ.
Max.
Unit
SHARP ROLL-OFF
Passband * 26
0dB ~ -0.06dB
PB
0
-
22.1
kHz
-3.0dB
PB
-
23.7
-
kHz
Stopband * 26
SB
27.8
-
-
kHz
Stopband Attenuation
SA
85.0
-
-
dB
Group Delay Distortion : 0Hz~20kHz
GD
-
0
-
1/fs
Group Delay * 27
GD
-
20
-
1/fs
ADC Digital Filter(HPF)
Frequency Response
-3.0dB
FR
-
0.9
-
Hz
fs=96kHz
Parameter
Symbol
Min.
Typ.
Max.
Unit
SHARP ROLL-OFF
Passband * 26
0dB ~ -0.06dB
PB
0
-
44.2
kHz
-3.0dB
PB
-
47.5
-
kHz
Stopband * 26
SB
55.6
-
-
kHz
Stopband Attenuation
SA
85.0
-
-
dB
Group Delay Distortion : 0Hz~40kHz
GD
-
0
-
1/fs
Group Delay * 27
GD
-
20
-
1/fs
ADC Digital Filter(HPF)
Frequency Response
-3.0dB
FR
-
1.9
-
Hz
fs=192kHz
Parameter
Symbol
Min.
Typ.
Max.
Unit
SHARP ROLL-OFF
Passband * 26
0dB ~ -0.04dB
PB
0
-
83.7
kHz
-3.0dB
PB
-
96.0
-
kHz
Stopband * 26
SB
122.9
-
-
kHz
Stopband Attenuation
SA
85.0
-
-
dB
Group Delay Distortion : 0Hz~40kHz
GD
-
0
-
1/fs
Group Delay * 27
GD
-
16
-
1/fs
ADC Digital Filter(HPF)
Frequency Response
-3.0dB
FR
-
3.8
-
Hz
[AK7735A]
018002104-J-00-PB 2018/02
- 20 -
2. Slow Roll-Off Filter (ADSD bit = “0”, ADSL bit = “1”)
fs=48kHz
Parameter
Symbol
Min.
Typ.
Max.
Unit
SLOW ROLL-OFF
Passband * 26
0dB ~ -0.074dB
PB
0
-
12.5
kHz
-3.0dB
PB
-
19.2
-
kHz
Stopband * 26
SB
36.5
-
-
kHz
Stopband Attenuation
SA
85.0
-
-
dB
Group Delay Distortion : 0Hz~20kHz
GD
-
0
-
1/fs
Group Delay * 27
GD
-
8
-
1/fs
ADC Digital Filter(HPF)
Frequency Response
-3.0dB
FR
-
0.9
-
Hz
fs=96kHz
Parameter
Symbol
Min.
Typ.
Max.
Unit
SLOW ROLL-OFF
Passband * 26
0dB ~ -0.074dB
PB
0
-
25
kHz
-3.0dB
PB
-
38.5
-
kHz
Stopband * 26
SB
73.0
-
-
kHz
Stopband Attenuation
SA
85.0
-
-
dB
Group Delay Distortion : 0Hz~40kHz
GD
-
0
-
1/fs
Group Delay * 27
GD
-
8
-
1/fs
ADC Digital Filter(HPF)
Frequency Response
-3.0dB
FR
-
1.9
-
Hz
fs=192kHz
Parameter
Symbol
Min.
Typ.
Max.
Unit
SLOW ROLL-OFF
Passband * 26
0dB ~ -0.1dB
PB
0
-
31.1
kHz
-3.0dB
PB
-
62.3
-
kHz
Stopband * 26
SB
145.9
-
-
kHz
Stopband Attenuation
SA
85.0
-
-
dB
Group Delay Distortion : 0Hz~40kHz
GD
-
0
-
1/fs
Group Delay * 27
GD
-
9
-
1/fs
ADC Digital Filter(HPF)
Frequency Response
-3.0dB
FR
-
3.8
-
Hz
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
-
24
-
25
-
26
-
27
-
28
-
29
-
30
-
31
-
32
-
33
-
34
-
35
-
36
-
37
-
38
-
39
-
40
-
41
-
42
-
43
