[AK7738A]
017007316-J-00-PB 2017/06
- 1 -
1. 概 要
AK7738Aはマイクアンプ付きの24bitステレオADC, 入力セレクタ付きの24bitステレオADC、24bitモノラ
ルADC、4chの32bit DAC、サンプリング周波数192kHzまで対応の4系統ステレオSRC、DITに加え、
Audio/HF両用のDual DSPとSub DSPを内蔵したシグナルプロセッサです。Dual DSPとSub DSPは共に
2560step/fs (48kHzサンプリング時)の並列演算能力を持ちます。Dual DSPは同期した異なるサンプリング
周波数で動作可能のため、音響処理と同時に、ハンズフリー(HF)等のボイス処理を行うことも可能です。
RAMベースDSPのため、プログラムを書き換えることで、ユーザの要望に合わせた音響処理や独自開発
の高性能HF機能を実現させることができます。64pin LQFPパッケージに実装されます。
2. 特 長
□ Dual DSP部: (DSP1, DSP2は同じ仕様、メモリエリアは共用)
- データ幅: 28bit (略式浮動小数点対応)
- マシンサイクル: 最速8.1ns (2560fs，fs=48kHz時)
- 乗算器: 24 x 24 → 48bit (倍精度演算可)
- 除算器: 24 / 24 → 24bit (浮動小数正規化機能付き)
- ALU: 52bit算術演算 (with overflow margin 4bit)
- プログラムRAM: 8192word x 36bit
- 係数RAM: 6144word x 24bit
- データRAM: 6144word x 28bit
- 遅延用RAM: 20480word x 28bit
- JX pins (Interrupt)
- Clock Mode Selector for DSP1, DSP2
- 独立したパワーマネージメント機能
□ Sub DSP部:
- データ幅: 28bit (略式浮動小数点対応)
- マシンサイクル: 最速8.1ns (2560fs，fs=48kHz時)
- 乗算器: 24 x 24 → 48bit (倍精度演算可)
- 除算器: 24 / 24 → 24bit (浮動小数正規化機能付き)
- ALU: 52bit算術演算 (with overflow margin 4bit)
- プログラムRAM: 1024word x 36bit
- 係数RAM: 2048word x 24bit
- データRAM: 4096word x 28bit
□ ADC1部: マイクアンプ付き24bitステレオADC
- サンプリング周波数: fs = 8kHz ~ 192kHz
- チャンネル独立マイクアナログゲインアンプ付き (0~18dB(2dB Step), 18~36dB(3dB step))
- 差動入力またはシングルエンド入力選択可能
- アナログ特性 S/N: 102dB (fs=48kHz、差動入力、マイクゲイン=0dB)
- チャンネル独立ディジタルボリューム内蔵(24dB～-103dB, 0.5dB Step, Mute)
- DCオフセットキャンセル用ディジタルHPF
- 低ノイズマイクバイアス電圧出力 x 2系統
- 5種類のディジタルフィルタによる音質選択
5ch ADC+4ch DAC+8ch SRC内蔵Multi DSP
AK7738A
[AK7738A]
017007316-J-00-PB 2017/06
- 2 -
□ ADC2部: 入力セレクタ付き24bitステレオADC
- サンプリング周波数: fs = 8kHz ~ 192kHz
- アナログ入力セレクタ: 差動入力1系統 or シングルエンド入力2系統, 疑似差動入力1系統
- アナログ特性 S/N: 102dB (fs=48kHz、差動入力)
- チャンネル独立ディジタルボリューム内蔵(24dB～-103dB, 0.5dB Step, Mute)
- DCオフセットキャンセル用ディジタルHPF
- 4種類のディジタルフィルタによる音質選択
□ ADCM部: 24bitモノラルADC
- サンプリング周波数: fs = 8kHz ~ 192kHz
- 差動入力またはシングルエンド入力選択可能
- アナログ特性 S/N: 102dB (fs=48kHz、差動入力)
- ディジタルボリューム内蔵(24dB～-103dB, 0.5dB Step, Mute)
- DCオフセットキャンセル用ディジタルHPF
- 4種類のディジタルフィルタによる音質選択
□ DAC部: Advanced 32bit DAC
- 2ch x 2系統
- サンプリング周波数: fs = 8kHz ~ 192kHz
- シングルエンド出力
- アナログ特性 S/N: 108dB (fs=48kHz)
- チャンネル独立ディジタルボリューム内蔵(12dB～-115dB, 0.5dB Step, Mute)
- 4種類のディジタルフィルタによる音質選択
□ SRC部:
- 2ch x 4系統
- FSI = 8kHz ～ 192kHz, FSO = 8kHz ～ 192kHz (FSO/FSI = 0.167 ～ 6.0)
□ FSCONV部: モノラル簡易SRC
- 2系統内蔵
- FSI = 44.1kHz ～ 48kHz, FSO = 8kHz ～ 16kHz (FSO/FSI = 0.167 ～ 0.363)
□ DIT部:
- S/PDIF, IEC60958, AES/EBU, EIAJ CP1201民生モード対応
- 24bit 2ch出力
□ Digital Interfaces
- ディジタル入力ポート(max 24ch, TDM使用時)
- ディジタル出力ポート(max 28ch, TDM使用時)
- 独立LRCK/BICK入出力ポート x 5系統
- データフォーマット: 前詰め32, 24bit/後詰め24, 20, 16bit/I
2
S
- Short / Long Frame対応
- TDM入出力モード対応
□ ディジタルミキサー回路内蔵
□ PLL回路内蔵
□ μPインタフェース: SPI(6MHz max) / I
2
C(400kHz Fast Mode or 1MHz Fast Mode Plus)
□ 電源電圧:
Analog: AVDD: 3.0V ~ 3.6V (typ.3.3V)
Digital: LVDD: 3.0V ~ 3.6V (typ.3.3V) (3.3V → 1.2Vレギュレータ内蔵)
I/F VDD33: 3.0V ~ 3.6V (typ.3.3V)
TVDD1: 1.7V ~ 3.6V (typ.3.3V)
TVDD2: 1.7V ~ 3.6V (typ.3.3V)
□ 動作温度範囲: Ta = -40 ~ 85C
□ パッケージ: 64pin LQFP (10mm x 10mm, 0.5mm pitch)
[AK7738A]
017007316-J-00-PB 2017/06
- 3 -
3. 目 次
1. 概 要 ............................................................................................................................................................. 1
2. 特 長 ............................................................................................................................................................. 1
3. 目 次 ............................................................................................................................................................. 3
4. ブロック図と機能説明 ................................................................................................................................. 4
■ デバイスブロック図 ...................................................................................................................................... 4
■ DSP1部ブロック図 ......................................................................................................................................... 5
■ DSP2部ブロック図 ......................................................................................................................................... 6
■ Sub DSP部ブロック図 .................................................................................................................................... 7
5. ピン配置と機能説明 ..................................................................................................................................... 8
■ オーダーリングガイド .................................................................................................................................. 8
■ ピン配置図 ...................................................................................................................................................... 8
■ ピン機能説明 .................................................................................................................................................. 9
■ 使用しないピンの処理について ................................................................................................................ 12
■ プルダウン抵抗付ピンの状態 .................................................................................................................... 12
■ パワーダウン時、出力ピンの状態 ............................................................................................................ 13
■ 各ディジタルピンとディジタル電源の関連............................................................................................. 13
6. 絶対最大定格 ............................................................................................................................................... 14
7. 推奨動作条件 ............................................................................................................................................... 14
8. 電気的特性 ................................................................................................................................................... 15
■ アナログ特性 ................................................................................................................................................ 15
■ 消費電流 ........................................................................................................................................................ 20
9. ディジタルフィルタ特性 ........................................................................................................................... 21
10. DC特性 ......................................................................................................................................................... 33
■ DC特性 ........................................................................................................................................................... 33
11. スイッチング特性 ....................................................................................................................................... 34
12. 外部接続回路例 ........................................................................................................................................... 42
■ 接続図 ............................................................................................................................................................ 42
■ 周辺回路 ........................................................................................................................................................ 44
13. パッケージ ................................................................................................................................................... 46
■ 外形寸法図 .................................................................................................................................................... 46
■ 材質・メッキ仕様 ........................................................................................................................................ 46
■ マーキング .................................................................................................................................................... 47
14. 改訂履歴 ....................................................................................................................................................... 47
重要な注意事項 ..................................................................................................................................................... 48
[AK7738A]
017007316-J-00-PB 2017/06
- 4 -
4. ブロック図と機能説明
■ デバイスブロック図
Figure 1. 全体ブロック図
[AK7738A]
017007316-J-00-PB 2017/06
- 5 -
■ DSP1部ブロック図
Figure 2. DSP1のブロック図 (Note 1)
Note 1. Coefficient RAM, Data RAM, Delay RAM, Program RAMはDSP1, DSP2共用で、割合はレジスタで
調整可能です。
TMP 8 × 28bit
SDOUT3
CP0, CP1
DP0, DP1
Data RAM
6144w x 28Bit max
MPX24
MPX24
X Y
Multiply
24×24 → 48Bit
Micon I/F
Control
Program RAM
8192w×36Bit max
DEC
PC
Stack : 5 Level(max)
MUL DBUS
SHIFT
A B
ALU
52Bit
Overflow Margin: 4Bit
DR0
3
Over Flow Data
Generator
Division
2424→24
Peak Detector
Serial I/F
CBUS(24Bit)
DBUS(28Bit)
48Bit
28Bit
48Bit
52Bit
52Bit
20480w x 28Bit max
PTMP(LIFO) 6×28Bit
DLP0, DLP1
52-Bit
TMP 12×28Bit
OFREG
64w x 15Bit
Delay RAM
Coefficient RAM
6144w×24Bit max
Pointer
2048w 単位
2048w 単位
4096w 単位
2048w 単位
28bit x fifo16 DTMP (DSP2 と接続)
2 x 24Bit DIN6
2 x 24Bit DIN5
2 x 24Bit DIN4
2 x 24Bit DIN3
2 x 24Bit x fifo12 DIN2
2 x 24Bit x fifo12 DIN1
2 x 32Bit DOUT6
2 x 32Bit DOUT5
2 x 32Bit DOUT4
2 x 32Bit DOUT3
2 x 32Bit x fifo12 DOUT2
2 x 32Bit x fifo12 DOUT1
28bit x fifo8 CTMP (Sub DSP と接続)
[AK7738A]
017007316-J-00-PB 2017/06
- 6 -
■ DSP2部ブロック図
Figure 3. DSP2のブロック図(Note 1)
TMP 8 × 28bit
SDOUT3
CP0, CP1
DP0, DP1
Data RAM
6144w x 28Bit max
MPX24
MPX24
X Y
Multiply
24×24 → 48Bit
Micon I/F
Control
Program RAM
8192w×36Bit max
DEC
PC
Stack : 5 Level(max)
MUL DBUS
SHIFT
A B
ALU
52Bit
Overflow Margin: 4Bit
DR0
3
Over Flow Data
Generator
Division
2424→24
Peak Detector
Serial I/F
CBUS(24Bit)
DBUS(28Bit)
48Bit
28Bit
48Bit
52Bit
52Bit
20480w x 28Bit max
PTMP(LIFO) 6×28Bit
DLP0, DLP1
52-Bit
TMP 12×28Bit
OFREG
64w x 15Bit
Delay RAM
Coefficient RAM
6144w×24Bit max
Pointer
2048w 単位
2048w 単位
4096w 単位
2048w 単位
28bit x fifo16 DTMP (DSP1 と接続)
2 x 24Bit DIN6
2 x 24Bit DIN5
2 x 24Bit DIN4
2 x 24Bit DIN3
2 x 24Bit DIN2
2 x 24Bit DIN1
2 x 32Bit DOUT6
2 x 32Bit DOUT5
2 x 32Bit DOUT4
2 x 32Bit DOUT3
2 x 32Bit DOUT2
2 x 32Bit DOUT1
[AK7738A]
017007316-J-00-PB 2017/06
- 7 -
■ Sub DSP部ブロック図
Figure 4. Sub DSPのブロック図
TMP 8 × 28bit
SDOUT3
CP0, CP1
DP0
Data RAM
4096w x 28Bit
MPX24
MPX24
X Y
Multiply
24×24 → 48Bit
Micon I/F
Control
Program RAM
1024w×36Bit
DEC
PC
Stack : 5 Level(max)
MUL DBUS
SHIFT
A B
ALU
52Bit
Overflow Margin: 4Bit
DR0
3
Over Flow Data
Generator
Peak Detector
Serial I/F
CBUS(24Bit)
DBUS(28Bit)
48Bit
28Bit
48Bit
52Bit
52Bit
PTMP(LIFO) 6×28Bit
52-Bit
TMP 12×28Bit
Coefficient RAM
2048w×24Bit
Pointer
28Bit x fifo8 CTMP (DSP1 と接続)
Division
2424→24
[AK7738A]
017007316-J-00-PB 2017/06
- 8 -
5. ピン配置と機能説明
■ オーダーリングガイド
AK7738AVQ -40 +85C 64ピン LQFP (0.5mm pitch)
AKD7738A AK7738A評価ボード
■ ピン配置図
AIN2RP / AIN3R
AIN2RN / AIN4R
AIN5L
GNDIN5
AIN5R
AINMP / AINM
AINMN
DVSS3
LVDD
AVDRV
PDN
SI / I2CFIL
SCLK / SCL
SO / SDA
CSN
STO / RDY / SDOUT4
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
AIN2LN / AIN4L
49 32
SDOUT3 / GPO1
AIN2LP / AIN3L
50
AVDD LVDD TVDD2
31
DVSS2
INN2
51 30
TVDD2
AIN1R / INP2
52 29
BICK4
INN1
53 28
LRCK4
AIN1L / INP1
54 27
BICK3 / JX3
MPREF
55 26
LRCK3 / JX2
MPWR1
56 25
SDIN4
MPWR2
57 24
SDIN3 / JX1
AVDD
58 23
SDIN1
AVSS
59 22
SDOUT1
VCOM
60 21
BICK1
VREFH
61 20
LRCK1
VREFL
62
TVDD1
19
SDIN2 / JX0
AOUT1R
63
VDD33
18
SDOUT2 / GPO0
AOUT1L
64 17
BICK2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
AOUT2R
AOUT2L
TESTI
LRCK5
SDOUT5 / GPO2
BICK5
CLKO
SDIN6
XTI
VDD33
DVSS1
TVDD1
LRCK2
は、プルダウン抵抗付ピンです。***：ピン名
64pin LQFP
( Top View )
Input
Output
I / O
Power
***
SDIN5 / JX0
XTO
SDOUT6 / DIT / GPO3
[AK7738A]
017007316-J-00-PB 2017/06
- 9 -
■ ピン機能説明
No.
Pin Name
I/O
Function
1
AOUT2R
O
DAC2 Rch アナログ出力ピン
・パワーダウン時の出力は“Hi-Z”です。
2
AOUT2L
O
DAC2 Lch アナログ出力ピン
・パワーダウン時の出力は“Hi-Z”です。
3
TESTI
I
テスト入力ピン
・“L”にしてください。
4
LRCK5
I/O
LR チャネル選択 5 ピン
5
SDOUT5
O
シリアルディジタルデータ出力 5 ピン
GPO2
O
プログラマブル出力 2 ピン (DSP2 の GPO0 出力)
6
BICK5
I/O
シリアルビットクロック 5 ピン
7
CLKO
O
マスタクロック出力ピン
8
SDOUT6
O
シリアルディジタルデータ出力 6 ピン
DIT
O
ディジタルトランスミットチャネル出力ピン
GPO3
O
プログラマブル出力 3 ピン (DSP2 の GPO1 出力)
9
SDIN5
I
シリアルディジタルデータ入力 5 ピン
JX0
I
外部条件ジャンプ入力 0 ピン
10
SDIN6
I
シリアルディジタルデータ入力 6 ピン
11
XTO
O
発振回路出力ピン
・水晶振動子を使用する場合、水晶振動子を XTI Pin と XTO Pin に接続して
ください。
・水晶振動子を使用しない場合は、オープンにしてください。
12
XTI
I
発振回路入力ピン
・水晶振動子を使用する場合、水晶振動子を XTI Pin と XTO Pin に接続して
ください。
・水晶振動子を使用しない場合は、外部クロック又は DVSS1 に接続してく
ださい。
13
VDD33
-
ディジタル IO 用 3.3V 電源ピン 3.0～3.6V (typ.3.3V)
14
DVSS1
-
ディジタルグランド 1 ピン 0V (基板電位）
15
TVDD1
-
ディジタル IO 電源 1 ピン 1.7～3.6V (typ.3.3V)
16
LRCK2
I/O
LR チャネル選択 2 ピン
17
BICK2
I/O
シリアルビットクロック 2 ピン
18
SDOUT2
O
シリアルディジタルデータ出力 2 ピン
GPO0
O
プログラマブル出力 0 ピン (DSP1 の GPO0 出力)
19
SDIN2
I
シリアルディジタルデータ入力 2 ピン
JX0
I
外部条件ジャンプ入力 0 ピン
20
LRCK1
I/O
LR チャネル選択 1 ピン
21
BICK1
I/O
シリアルビットクロック 1 ピン
22
SDOUT1
O
シリアルディジタルデータ出力 1 ピン
23
SDIN1
I
シリアルディジタルデータ入力 1 ピン
[AK7738A]
017007316-J-00-PB 2017/06
- 10 -
No.
Pin Name
I/O
Function
24
SDIN3
I
シリアルディジタルデータ入力 3 ピン
JX1
I
外部条件ジャンプ入力 1 ピン
25
SDIN4
I
シリアルディジタルデータ入力 4 ピン
26
LRCK3
I/O
LR チャネル選択 3 ピン
JX2
I
外部条件ジャンプ入力 2 ピン
27
BICK3
I/O
シリアルビットクロック 3 ピン
JX3
I
外部条件ジャンプ入力 3 ピン
28
LRCK4
I/O
LR チャネル選択 4 ピン
29
BICK4
I/O
シリアルビットクロック 4 ピン
30
TVDD2
-
ディジタル IO 電源 2 ピン 1.7～3.6V (typ.3.3V)
31
DVSS2
-
ディジタルグランド 2 ピン 0V (基板電位）
32
SDOUT3
O
シリアルディジタルデータ出力 3 ピン
GPO1
O
プログラマブル出力 1 ピン (DSP1 の GPO1 出力)
33
STO
O
ステータス信号出力ピン
・パワーダウン時の出力は“L”です。
RDY
O
RDY 信号出力ピン
SDOUT4
O
シリアルディジタルデータ出力 4 ピン
34
CSN
I
SPI モード
SPI インタフェース用のチップセレクト N ピン
・パワーダウン状態、またはマイコンとのインタフェースを行わない時は
“H”にしてください。
I
I
2
C モード
I
2
C インタフェース用のチップアドレス N ピン
・プルアップ、またはプルダウンで使用してください。
35
SO
O
SPI インタフェース用シリアルデータ出力ピン
・パワーダウン時の出力は“Hi-Z”です。
SDA
I/O
I
2
C インタフェース用シリアルデータ入出力ピン
・パワーダウン時の出力は“Hi-Z”です。
36
SCLK
I
SPI インタフェース用シリアルデータクロック入力ピン
SCL
I
I
2
C インタフェース用シリアルデータクロック入力ピン
37
SI
I
SPI インタフェース用シリアルデータ入力ピン
I2CFIL
I
I
2
C インタフェースモード選択入力ピン
・I2CFIL = “L”固定: Fast Mode (400kHz)
・I2CFIL = “H”固定: Fast Mode Plus (1MHz) (TVDD2 固定にしてください。)
38
PDN
I
パワーダウン N ピン
・AK7738A をパワーダウンするのに使用します。
・電源立ち上げ時は“L”にしてください。
39
AVDRV
O
LDO 出力ピン
・2.2uF のセラミックコンデンサを DVSS3 との間に接続してください。
・外部回路には使用しないで下さい。
40
LVDD
-
ディジタルコア電源ピン 3.0～3.6V (typ.3.3V)
41
DVSS3
-
ディジタルグランド 3 ピン 0V (基板電位）
[AK7738A]
017007316-J-00-PB 2017/06
- 11 -
No.
Pin Name
I/O
Function
42
AINMN
I
ADCM 差動反転入力ピン
43
AINMP
I
ADCM 差動非反転入力ピン
AINM
I
ADCM シングルエンド入力ピン
44
AIN5R
I
ADC2 Rch 疑似差動入力 5 ピン
45
GNDIN5
I
ADC2 疑似差動グランド入力 5 ピン
46
AIN5L
I
ADC2 Lch 疑似差動入力 5 ピン
47
AIN2RN
I
ADC2 Rch 差動反転入力 2 ピン
AIN4R
I
ADC2 Rch シングルエンド入力 4 ピン
48
AIN2RP
I
ADC2 Rch 差動非反転入力 2 ピン
AIN3R
I
ADC2 Rch シングルエンド入力 3 ピン
49
AIN2LN
I
ADC2 Lch 差動反転入力 2 ピン
AIN4L
I
ADC2 Lch シングルエンド入力 4 ピン
50
AIN2LP
I
ADC2 Lch 差動非反転入力 2 ピン
AIN3L
I
ADC2 Lch シングルエンド入力 3 ピン
51
INN2
I
ADC1 Rch 差動反転入力 2 ピン
52
AIN1R
I
ADC1 Rch シングルエンド入力 1 ピン
INP2
I
ADC1 Rch 差動非反転入力 2 ピン
53
INN1
I
ADC1 Lch 差動反転入力 1 ピン
54
AIN1L
I
ADC1 Lch シングルエンド入力 1 ピン
INP1
I
ADC1 Lch 差動非反転入力 1 ピン
55
MPREF
O
マイクパワー電源 リップルフィルタピン
・1uF のセラミックコンデンサを AVSS との間に接続してください。
・外部回路には使用しないで下さい。
56
MPWR1
O
マイク用電源出力 1 ピン
・パワーダウン時の出力は“Hi-Z”です。
57
MPWR2
O
マイク用電源出力 2 ピン
・パワーダウン時の出力は“Hi-Z”です。
58
AVDD
-
アナログ電源ピン 3.0～3.6V (typ.3.3V)
59
AVSS
-
アナロググランドピン 0V (基板電位）
60
VCOM
O
アナログ部コモン電圧出力ピン
・2.2uF のセラミックコンデンサを AVSS との間に接続してください。
・外部回路には使用しないで下さい。
・パワーダウン時の出力は“L”です。
61
VREFH
I
アナログハイレベルリファレンス電圧入力ピン。
・AVDD と接続してください。
62
VREFL
I
アナログローレベルリファレンス電圧入力ピン。
・AVSS と接続してください。
63
AOUT1R
O
DAC1 Rch アナログ出力ピン
・パワーダウン時の出力は“Hi-Z”です。
64
AOUT1L
O
DAC1 Lch アナログ出力ピン
・パワーダウン時の出力は“Hi-Z”です。
[AK7738A]
017007316-J-00-PB 2017/06
- 12 -
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理してください。
Classification
Pin Name
Setting
Analog
MPREF, MPWR1, MPWR2, AIN1L/INP1, INN1, AIN1R/INP2,
INN2, AIN2LP/AIN3L, AIN2LN/AIN4L, AIN2RP/AIN3R,
AIN2RN/AIN4R, AIN5L, GNDIN5, AIN5R, AINMP/AINM,
AINMN, AOUT1L, AOUT1R, AOUT2L, AOUT2R
オープン
Digital
CLKO, XTO, SDOUT1, SDOUT2/GPO0, SDOUT3/GPO1,
STO/RDY/SDOUT4, SDOUT5/GPO2, SDOUT6/DIT/GPO3
オープン
XTI , SDIN6, SDIN5/JX0, SDIN4, SDIN3/JX1, SDIN2/JX0, SDIN1,
LRCK1, BICK1, LRCK2, BICK2, LRCK3/JX2, BICK3/JX3, LRCK4,
BICK4, LRCK5, BICK5, TESTI
DVSS1 ~ 3に接続
Table 1. 使用しない入力ピンの処理
Note 2. LRCK1, BICK1, LRCK2, BICK2, LRCK3/JX2, BICK3/JX3, LRCK4, BICK4, LRCK5, BICK5 pinを使
用しない場合、DVSS1～3に接続することを薦めますが、プルダウン抵抗付きピンのため、オー
プンにしても問題ありません。
■ プルダウン抵抗付ピンの状態
I/O pinの場合、パワーダウン状態時とパワーダウン状態解除時、プルダウン抵抗の状態が異なります。
Table 2. プルダウン抵抗付ピンの状態
No
Pin Name
I/O
パワーダウン状態
PDN pin = “L”
パワーダウン状態解除
PDN pin = “H”
(I/O pin = Input設定時)
パワーダウン状態解除
PDN pin = “H”
(I/O pin = Output設定時)
3
TESTI
I
プルダウン(25kΩ)
プルダウン(25kΩ)
プルダウン(25kΩ)
4
LRCK5
I/O
プルダウン(50kΩ)
プルダウン(46kΩ)
出力
5
SDOUT5/GPO2
O
プルダウン(50kΩ)
出力
出力
6
BICK5
I/O
プルダウン(50kΩ)
プルダウン(46kΩ)
出力
7
CLKO
O
プルダウン(50kΩ)
出力
出力
8
SDOUT6/DIT/GPO3
O
プルダウン(50kΩ)
出力
出力
16
LRCK2
I/O
プルダウン(50kΩ)
プルダウン(46kΩ)
出力
17
BICK2
I/O
プルダウン(50kΩ)
プルダウン(46kΩ)
出力
18
SDOUT2/GPO0
O
プルダウン(50kΩ)
出力
出力
20
LRCK1
I/O
プルダウン(50kΩ)
プルダウン(46kΩ)
出力
21
BICK1
I/O
プルダウン(50kΩ)
プルダウン(46kΩ)
出力
22
SDOUT1
O
プルダウン(50kΩ)
出力
出力
26
LRCK3/JX2
I/O
プルダウン(50kΩ)
プルダウン(46kΩ)
出力
27
BICK3/JX3
I/O
プルダウン(50kΩ)
プルダウン(46kΩ)
出力
28
LRCK4
I/O
プルダウン(50kΩ)
プルダウン(46kΩ)
出力
29
BICK4
I/O
プルダウン(50kΩ)
プルダウン(46kΩ)
出力
32
SDOUT3/GPO1
O
プルダウン(50kΩ)
出力
出力
33
STO/RDY/SDOUT4
O
プルダウン(50kΩ)
出力
出力
39
AVDRV
O
プルダウン(70Ω)
出力
出力
[AK7738A]
017007316-J-00-PB 2017/06
- 13 -
■ パワーダウン時、出力ピンの状態
No
Pin Name
I/O
パワーダウン
時の状態
No
Pin Name
I/O
パワーダウン
時の状態
60
VCOM
O
“L”出力
35
SO/SDA
I/O
“Hi-Z”出力
55
MPREF
O
“L”出力
22
SDOUT1
O
“L”出力 (プルダウン)
56
MPWR1
O
“Hi-Z”出力
18
SDOUT2/GPO0
O
“L”出力 (プルダウン)
57
MPWR2
O
“Hi-Z”出力
32
SDOUT3/GPO1
O
“L”出力 (プルダウン)
64
AOUT1L
O
“Hi-Z”出力
33
STO/RDY/SDOUT4
O
“L”出力 (プルダウン)
63
AOUT1R
O
“Hi-Z”出力
5
SDOUT5/GPO2
O
“L”出力 (プルダウン)
2
AOUT2L
O
“Hi-Z”出力
8
SDOUT6/DIT/GPO3
O
“L”出力 (プルダウン)
1
AOUT2R
O
“Hi-Z”出力
7
CLKO
O
“L”出力 (プルダウン)
20
LRCK1
I/O
Input
11
XTO
O
“H”出力
21
BICK1
I/O
Input
39
AVDRV
O
“L”出力 (プルダウン)
16
LRCK2
I/O
Input
17
BICK2
I/O
Input
26
LRCK3/JX2
I/O
Input
27
BICK3/JX3
I/O
Input
28
LRCK4
I/O
Input
29
BICK4
I/O
Input
4
LRCK5
I/O
Input
6
BICK5
I/O
Input
Table 3. パワーダウン時、出力ピンの状態
■ 各ディジタルピンとディジタル電源の関連
電源ピン
ディジタルピン
TVDD1
SDIN1, SDIN2/JX0, SDOUT1, SDOUT2/GPO0, LRCK1, BICK1, LRCK2, BICK2
TVDD2
SDIN3/JX1, SDIN4, SDOUT3/GPO1, STO/RDY/SDOUT4, LRCK3/JX2, BICK3/JX3,
LRCK4, BICK4, PDN, SCLK/SCL, SO/SDA, CSN, SI/I2CFIL
VDD33
SDIN5/JX0, SDIN6, SDOUT5/GPO2, SDOUT6/DIT/GPO3, LRCK5, BICK5, CLKO,
TESTI, XTO, XTI
Table 4. ディジタルピンとディジタル電源の関連
[AK7738A]
017007316-J-00-PB 2017/06
- 14 -
6. 絶対最大定格
(AVSS=DVSS1=DVSS2=DVSS3=0V; Note 3)
Parameter
Symbol
Min.
Max.
Unit
電源電圧
Analog
Digital1(Core)
Digital2(I/F)
Digital3(I/F)
Digital4(I/F)
Difference (AVSS, DVSS1 ~ 3) (Note 3)
AVDD
LVDD
TVDD1
TVDD2
VDD33
ΔGND
-0.3
-0.3
-0.3
-0.3
-0.3
-0.3
4.3
4.3
4.3
4.3
4.3
0.3
V
V
V
V
V
V
入力電流(除: 電源ピン)
IIN
－
±10
mA
アナログ入力電圧 (Note 4)
VINA
-0.3
(AVDD+0.3) or 4.3
V
ディジタル入力電圧 (Note 5)
VIND1
-0.3
(TVDD1+0.3) or 4.3
V
ディジタル入力電圧 (Note 6)
VIND2
-0.3
(TVDD2+0.3) or 4.3
V
ディジタル入力電圧 (Note 7)
VIND3
-0.3
(VDD33+0.3) or 4.3
V
動作周囲温度
Ta
-40
85
C
保存温度
Tstg
-65
150
C
Note 3. すべての電圧はグランドに対する値です。AVSS, DVSS1 ~ DVSS3は同電位にして下さい。
Note 4. アナログ入力電圧のmax値は、(AVDD+0.3)Vまたは4.3Vのどちらか低い方です。
Note 5. SDIN1, SDIN2/JX0, LRCK1, BICK1, LRCK2, BICK2 pinのディジタル入力電圧のmax値は、
(TVDD1+0.3)Vまたは4.3Vのどちらか低い方です。
Note 6. SDIN3/JX1, SDIN4, LRCK3/JX2, BICK3/JX3, LRCK4, BICK4, PDN, SCLK/SCL, SO/SDA, CSN,
SI/I2CFIL pinのディジタル入力電圧のmax値は、(TVDD2+0.3)Vまたは4.3Vのどちらか低い方で
す。
Note 7. SDIN5/JX0, SDIN6, LRCK5, BICK5, TESTI, XTI pinのディジタル入力電圧のmax値は、
(VDD33+0.3)Vまたは4.3Vのどちらか低い方です。
注意：この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は
保証されません。
7. 推奨動作条件
(AVSS=DVSS1=DVSS2=DVSS3=0V; Note 3)
Parameter
Symbol
Min.
Typ.
Max.
Unit
電源電圧
Analog
Digital1(Core)
Digital2(I/F)
Digital3(I/F)
Digital4(I/F)
AVDD
LVDD
TVDD1
TVDD2
VDD33
3.0
3.0
1.7
1.7
3.0
3.3
3.3
3.3
3.3
3.3
3.6
3.6
3.6
3.6
3.6
V
V
V
V
V
Note 8. AVDD, LVDD, TVDD1, TVDD2, VDD33の立ち上げ順の規定はありません。PDN pin = “L”の状
態で各電源を立ち上げ、全ての電源が立ち上がった後、PDN pin = “H”にしてください。
Note 9. 周辺デバイスが電源ONの状態でAK7738Aの電源をOFFにしないで下さい。また、I
2
Cインタフ
ェースを使用する場合、SDA, SCL pinのプルアップ抵抗の接続先はTVDD2以下にして下さい。
注意：本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますの
で十分ご注意下さい。
[AK7738A]
017007316-J-00-PB 2017/06
- 15 -
8. 電気的特性
■ アナログ特性
1. MIC AMPゲイン
(Ta=25C; AVDD=LVDD=TVDD1=TVDD2=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V)
MIC
AMP
Parameter
Min.
Typ.
Max.
Unit
入力インピーダンス
14
20
26
kΩ
ゲイン
MGNL[3:0]bits=0h, MGNR[3:0]bits=0h
-1
0
1
dB
MGNL[3:0]bits=1h, MGNR[3:0]bits=1h
1
2
3
MGNL[3:0]bits=2h, MGNR[3:0]bits=2h
3
4
5
MGNL[3:0]bits=3h, MGNR[3:0]bits=3h
5
6
7
MGNL[3:0]bits=4h, MGNR[3:0]bits=4h
7
8
9
MGNL[3:0]bits=5h, MGNR[3:0]bits=5h
9
10
11
MGNL[3:0]bits=6h, MGNR[3:0]bits=6h
11
12
13
MGNL[3:0]bits=7h, MGNR[3:0]bits=7h
13
14
15
MGNL[3:0]bits=8h, MGNR[3:0]bits=8h
15
16
17
MGNL[3:0]bits=9h, MGNR[3:0]bits=9h
17
18
19
MGNL[3:0]bits=Ah, MGNR[3:0]bits=Ah
20
21
22
MGNL[3:0]bits=Bh, MGNR[3:0]bits=Bh
23
24
25
MGNL[3:0]bits=Ch, MGNR[3:0]bits=Ch
26
27
28
MGNL[3:0]bits=Dh, MGNR[3:0]bits=Dh
29
30
31
MGNL[3:0]bits=Eh, MGNR[3:0]bits=Eh
32
33
34
MGNL[3:0]bits=Fh, MGNR[3:0]bits=Fh
35
36
37
2. MIC Bias出力
(Ta=25C; AVDD=LVDD=TVDD1=TVDD2=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V; 測定帯域
=20Hz ~ 20kHz)
MIC Bias
Parameter
Min.
Typ.
Max.
Unit
出力電圧
2.3
2.5
2.7
V
負荷抵抗
2
kΩ
負荷容量
30
pF
出力ノイズ(A-weighted)
-114
-108
dBV
[AK7738A]
017007316-J-00-PB 2017/06
- 16 -
3. MIC AMP + ADC1
(Ta=25C; AVDD=LVDD=TVDD1=TVDD2=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V; 信号周波
数=1kHz; 24bit Data; BICK=64fs; fs=48kHz時、測定周波数=20Hz ~ 20kHz; fs=96kHzとfs=192kHz時、測定
周波数=20Hz ~ 40kHz; 差動入力)
Note 10. -1dBFSの信号を入力した場合のLch-Rch間のアイソレーションです。
Note 11. MGNL/R[3:0] bits = 0h (0dB)。入力フルスケール電圧はAVDDに比例(0.7×AVDD)します。
Note 12. MGNL/R[3:0] bits = 9h (+18dB)。入力フルスケール電圧はAVDDに比例(0.088×AVDD)します。
Note 13. fs=192kHz、尚且つADC1のディジタルフィルタをSlow Roll-OffフィルタまたはShort Delay
Slow Roll-Offフィルタに設定した場合、-0.7dBFSが出力されます。
Note 14. fs=192kHz、尚且つADC1のディジタルフィルタをSlow Roll-OffフィルタまたはShort Delay
Slow Roll-Offフィルタに設定した場合の-1.6dBFS入力時の特性値です。
Note 15. 差動入力モードを使う場合、片側だけに信号を入力するような疑似差動信号入力は禁止です。
MIC AMP
+ ADC1
Parameter
Min.
Typ.
Max.
Unit
分解能
24
bit
入力フルスケ
ール電圧
(Note 13)
差動入力 (Note 11, Note 15)
±2.1
±2.3
±2.5
Vpp
差動入力 (Note 12, Note 15)
±0.264
±0.290
±0.315
シングルエンド入力 (Note 11)
2.1
2.3
2.5
Vpp
シングルエンド入力 (Note 12)
0.264
0.290
0.315
S/(N+D)
(-1dBFS)
fs=48kHz (Note 11)
80
90
dB
fs=48kHz (Note 12)
82
fs=96kHz (Note 11)
87
fs=96kHz (Note 12)
79
fs=192kHz (Note 11, Note 14)
87
fs=192kHz (Note 12, Note 14)
79
Dynamic Range
(-60dBFS)
fs=48kHz (A-weighted) (Note 11)
94
102
dB
fs=48kHz (A-weighted) (Note 12)
90
fs=96kHz (Note 11)
95
fs=96kHz (Note 12)
87
fs=192kHz (Note 11)
95
fs=192kHz (Note 12)
87
S/N
fs=48kHz (A-weighted) (Note 11)
94
102
dB
fs=48kHz (A-weighted) (Note 12)
90
fs=96kHz (Note 11)
95
fs=96kHz (Note 12)
87
fs=192kHz (Note 11)
95
fs=192kHz (Note 12)
87
チャネル間アイソレーション (Note 10)
90
105
dB
チャネル間ゲインミスマッチ
0.0
0.3
dB
[AK7738A]
017007316-J-00-PB 2017/06
- 17 -
4. ADC2
(Ta=25C; AVDD=LVDD=TVDD1=TVDD2=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V; 信号周波
数=1kHz; 24bit Data; BICK=64fs; fs=48kHz時、測定周波数=20Hz ~ 20kHz; fs=96kHzとfs=192kHz時、測定
周波数=20Hz ~ 40kHz; 差動入力)
Note 16. 対象となる入力ピンはAIN2LP, AIN2LN, AIN2RP, AIN2RNです。差動入力モードを使う場合、
片側だけに信号を入力するような疑似差動信号入力は禁止です。
Note 17. 対象となる入力ピンはAIN3L, AIN3R, AIN4L, AIN4Rです。
Note 18. 対象となる入力ピンはAIN5L, AIN5Rです。
Note 19. fs=192kHz、尚且つADC2のディジタルフィルタをSlow Roll-OffフィルタまたはShort Delay
Slow Roll-Offフィルタに設定した場合、-0.7dBFSが出力されます。
Note 20. fs=192kHz、尚且つADC2のディジタルフィルタをSlow Roll-OffフィルタまたはShort Delay
Slow Roll-Offフィルタに設定した場合の-1.6dBFS入力時の特性値です。
ADC2
Parameter
Min.
Typ.
Max.
Unit
分解能
24
bit
入力インピーダンス
14
20
26
kΩ
入力フルスケー
ル電圧
(Note 19)
差動入力 (Note 16)
±2.1
±2.3
±2.5
Vpp
シングルエンド入力 (Note 17)
2.1
2.3
2.5
疑似差動入力 (Note 18)
2.1
2.3
2.5
S/(N+D)
(-1dBFS)
fs=48kHz
80
90
dB
fs=96kHz
87
fs=192kHz (Note 20)
87
Dynamic Range
(-60dBFS)
fs=48kHz (A-weighted)
94
102
dB
fs=96kHz
95
fs=192kHz
95
S/N
fs=48kHz (A-weighted)
94
102
dB
fs=96kHz
95
fs=192kHz
95
チャネル間アイソレーション (Note 10)
90
105
dB
チャネル間ゲインミスマッチ
0.0
0.3
dB
[AK7738A]
017007316-J-00-PB 2017/06
- 18 -
5. ADCM
(Ta=25C; AVDD=LVDD=TVDD1=TVDD2=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V; 信号周波
数=1kHz; 24bit Data; BICK=64fs; fs=48kHz時、測定周波数=20Hz ~ 20kHz; fs=96kHzとfs=192kHz時、測定
周波数=20Hz ~ 40kHz; 差動入力)
Note 21. 対象となる入力ピンはAINMP, AINMNです。差動入力モードを使う場合、片側だけに信号を
入力するような疑似差動信号入力は禁止です。
Note 22. 対象となる入力ピンはAINMです。
Note 23. fs=192kHz、尚且つADCMのディジタルフィルタをSlow Roll-OffフィルタまたはShort Delay
Slow Roll-Offフィルタに設定した場合、-0.7dBFSが出力されます。
Note 24. fs=192kHz、尚且つADCMのディジタルフィルタをSlow Roll-OffフィルタまたはShort Delay
Slow Roll-Offフィルタに設定した場合の-1.6dBFS入力時の特性値です。
6. DAC
(Ta=25C; AVDD=LVDD=TVDD1=TVDD2=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V; 信号周波
数=1kHz; 32bit Data; BICK=64fs; fs=48kHz時、測定周波数=20Hz ~ 20kHz; fs=96kHzとfs=192kHz時、測定
周波数=20Hz ~ 40kHz)
DAC1
DAC2
Parameter
Min.
Typ.
Max.
Unit
分解能
32
Bit
出力電圧 (Note 25)
2.55
2.83
3.11
Vpp
S/(N+D)
(0dBFS)
fs=48kHz
80
91
dB
fs=96kHz
89
fs=192kHz
89
Dynamic Range
(-60dBFS)
fs=48kHz (A-weighted)
100
108
dB
fs=96kHz
101
fs=192kHz
101
S/N
fs=48kHz (A-weighted)
100
108
dB
fs=96kHz
101
fs=192kHz
101
チャネル間アイソレーション (fin=1kHz) (Note 26)
90
110
dB
チャネル間ゲインミスマッチ
0.0
0.7
dB
負荷抵抗 (Note 27)
10
kΩ
負荷容量
30
pF
Note 25. フルスケール出力電圧です。出力電圧はAVDDに比例 (AVDD x 0.86)します。
Note 26. 0dBFSの信号を入力した場合のAOUT1L, AOUT1R間、AOUT2L, AOUT2R間のアイソレーシ
ョンです。
Note 27. AC負荷に対して。
ADCM
Parameter
Min.
Typ.
Max.
Unit
分解能
24
bit
入力インピーダンス
14
20
26
kΩ
入力フルスケー
ル電圧 (Note 23)
差動入力 (Note 21)
±2.1
±2.3
±2.5
Vpp
シングルエンド入力 (Note 22)
2.1
2.3
2.5
S/(N+D)
(-1dBFS)
fs=48kHz
80
90
dB
fs=96kHz
87
fs=192kHz (Note 24)
87
Dynamic Range
(-60dBFS)
fs=48kHz (A-weighted)
94
102
dB
fs=96kHz
95
fs=192kHz
95
S/N
fs=48kHz (A-weighted)
94
102
dB
fs=96kHz
95
fs=192kHz
95
[AK7738A]
017007316-J-00-PB 2017/06
- 19 -
7. SRC
(Ta=25C; AVDD=LVDD=TVDD1=TVDD2=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V; 信号周波
数=1kHz; 24bit Data; 測定周波数=20Hz ~ FSO/2)
SRC
Parameter
Symbol
Min.
Typ.
Max.
Unit
Resolution
24
Bit
Input Sample Rate
FSI
8
192
(Note 28)
kHz
Output Sample Rate
FSO
8
192
kHz
THD+N (Input=1kHz, 0dBFS)
Audio Mode
FSO/FSI=192kHz/48kHz
FSO/FSI=44.1kHz/48kHz
FSO/FSI=48kHz/88.2kHz
FSO/FSI=48kHz/96kHz
FSO/FSI=44.1kHz/96kHz
FSO/FSI=48kHz/192kHz
FSO/FSI=8kHz/48kHz
Voice Mode
FSO/FSI=24kHz/32kHz
FSO/FSI=16kHz/24kHz
FSO/FSI=24kHz/44.1kHz
FSO/FSI=16kHz/44.1kHz
FSO/FSI=8kHz/32kHz
-122
-125
-122
-133
-116
-133
-130
-95
-98
-78
-69
-130
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
Dynamic Range (Input=1kHz, -60dBFS)
Audio Mode
FSO/FSI=192kHz/48kHz
FSO/FSI=44.1kHz/48kHz
FSO/FSI=48kHz/88.2kHz
FSO/FSI=48kHz/96kHz
FSO/FSI=44.1kHz/96kHz
FSO/FSI=48kHz/192kHz
FSO/FSI=8kHz/48kHz
Voice Mode
FSO/FSI=24kHz/32kHz
FSO/FSI=16kHz/24kHz
FSO/FSI=24kHz/44.1kHz
FSO/FSI=16kHz/44.1kHz
FSO/FSI=8kHz/32kHz
132
136
135
136
136
136
130
132
135
132
128
130
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
Dynamic Range
(Input=1kHz, -60dBFS, A-weighted)
FSO/FSI=44.1kHz/48kHz
137
dB
Ratio between Input and Output Sample Rate
FSO/FSI
0.167
6
-
Note 28. SRC1~SRC4のうち、動作するSRCのFSIの周波数の合計が384kHz以下になるように設定して
ください。例えば、FSIの周波数が96kHzの場合、SRCは4個同時に動作できますが、FSIの周
波数が192kHzの場合、同時に2個までしか使えません。
[AK7738A]
017007316-J-00-PB 2017/06
- 20 -
8. FSCONV
(Ta=25C; AVDD=LVDD=TVDD1=TVDD2=VDD33=3.3V; AVSS=DVSS1=DVSS2=DVSS3=0V; 信号周波
数=1kHz; 24bit Data; 測定周波数=20Hz ~ FSO/2)
FSCONV
Parameter
Symbol
Min.
Typ.
Max.
Unit
Resolution
24
bit
Input Sample Rate
FSI
44.1
48
kHz
Output Sample Rate
FSO
8
16
kHz
THD+N (Input=1kHz, 0dBFS)
FSO/FSI=16kHz/48kHz
FSO/FSI=16kHz/44.1kHz
FSO/FSI=8kHz/48kHz
FSO/FSI=8kHz/44.1kHz
-114
-95
-115
-97
dB
dB
dB
dB
Dynamic Range (Input=1kHz, -60dBFS)
FSO/FSI=16kHz/48kHz
FSO/FSI=16kHz/44.1kHz
FSO/FSI=8kHz/48kHz
FSO/FSI=8kHz/44.1kHz
114
114
114
114
dB
dB
dB
dB
Dynamic Range
(Input=1kHz, -60dBFS, A-weighted)
FSO/FSI=8kHz/48kHz
117
dB
Ratio between Input and Output Sample Rate
FSO/FSI
0.167
0.363
-
■ 消費電流
(Ta=25C; AVDD=3.0~3.6V(typ=3.3V, max=3.6V); LVDD=3.0~3.6V(typ=3.3V, max=3.6V);
TVDD1=1.7~3.6V(typ=3.3V, max=3.6V); TVDD2=1.7~3.6V(typ=3.3V, max=3.6V);
VDD33=3.0~3.6V(typ=3.3V, max=3.6V); AVSS=DVSS1=DVSS2=DVSS3=0V;
fs=192kHz; BICK=64fs; SDOUT1~6/LRCK1~5/BICK1~5=Output; C
L
=20pF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
動作時消費電流 (Note 29)
(PDN pin= “H”)
AVDD
26
37
mA
LVDD
70
140
mA
TVDD1
1.6
2.4
mA
TVDD2
1.6
2.4
mA
VDD33
4
6
mA
パワーダウン時消費電流
(PDN pin= “L”)
AVDD
0.01
mA
LVDD
0.01
mA
TVDD1
0.01
mA
TVDD2
0.01
mA
VDD33
0.01
mA
Note 29. LVDDの消費電流値は使用周波数およびDSPプログラム内容によって変化します。
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
-
24
-
25
-
26
-
27
-
28
-
29
-
30
-
31
-
32
-
33
-
34
-
35
-
36
-
37
-
38
-
39
-
40
-
41
-
42
-
43
-
44
-
45
-
46
-
47
-
48
