AKM AK4619VN 仕様

[AK4619]

200900082-J-00 2021/06

-1-

1. 概要

AK4619は、192 kHz対応オーディオコーデック（CODEC）です。ゲインアンプを内蔵し、シングルエ

ンド、差動入力、擬似差動入力対応4チャンネル、24ビットADCとシングルエンドのアナログ出力対応

4チャネル、32ビットDACで構成されています。

AK4619とAKMのDSPコンポーネントと組み合わせることにより、カーオーディオシステムに必要なオ

ーディオと音声の処理を行うアプリケーションに適用が可能です。

AK4619は−40°C〜 105°Cで動作し、省スペースの32ピンQFNパッケージで提供されます。

2. 特長

4ch ADC: 24-bit ADC with MIC Gain Amplifiers

- Sampling Frequency: fs = 8 kHz to 192 kHz

- Channel Independent Analog MIC Gain Amplifiers : −6 to +27 dB, 3 dB Step

- Differential-Inputs, Single-ended Inputs or Pseudo-differential inputs

- ADC Characteristics S/N: 106 dB (fs = 48 kHz, Differential-Input, Gain = 0 dB)

- Channel Independent Digital Volume Control (+24 to −103 dB, 0.5 dB Step, Mute)

- Digital HPF for DC Offset Cancelling

- 5 types of Digital Filter for Sound Color and Voice Selection

4ch DAC: Advanced 32-bit DAC

- Sampling Frequency: fs = 8 kHz to 192 kHz

- Single-ended Output

- DAC Characteristics S/N: 108 dB (fs = 48 kHz)

- Channel Independent Digital Volume Control (+12 to −115 dB, 0.5 dB Step, Mute)

- 4 types of Digital Filter for Sound Color Selection

Audio Serial Interface:

- Slave operation

- Interface Data Format

32 / 24 / 20 / 16-bit I

2

S/MSB justified, PCM Short/Long Frame

- 4ch TDM Format Supported

Digital loop back path:

- 4:1 multiplexers (MUX)

Control Interface: SPI (7 MHz max), I

2

C-bus (max 400 kHz, Fast Mode)

Power Supply:

- AVDD(Analog): 3.0 to 3.6 V (typ. 3.3 V)

- TVDD (Digital I/F, LDO): 1.7 to 3.6 V (typ. 3.3 V)

Operating Temperature Range: Ta = −40 to 105°C

Package: 32-pin QFN (5mm × 5mm, 0.5mm pitch)

192 kHz 4-ch Audio CODEC

AK4619

[AK4619]

200900082-J-00 2021/06

- 2 -

3. 目次

1. 概要 ..................................................................................................................................................... 1

2. 特長 ..................................................................................................................................................... 1

3. 目次 ..................................................................................................................................................... 2

4. ブロック図とブロック説明 ................................................................................................................. 4

5. ピン配置と機能説明 ............................................................................................................................ 6

5.1. ピン配置 .................................................................................................................................... 6

5.2. ピン機能説明 ............................................................................................................................. 7

5.3. 使用しないピンの処理 .............................................................................................................. 8

6. 絶対最大定格 ....................................................................................................................................... 9

7. 推奨動作条件 ....................................................................................................................................... 9

8. 電気的特性 ........................................................................................................................................ 10

8.1. アナログ特性 ........................................................................................................................... 10

1. MIC Gain AMP ........................................................................................................................... 10

2. MIC Gain AMP + ADC ............................................................................................................... 11

3. DAC ........................................................................................................................................... 12

4. 消費電流 .................................................................................................................................... 12

8.2. ディジタルフィルタ特性 ........................................................................................................ 13

1. ADC 1/2部 .................................................................................................................................. 13

2. DAC 1/2部 .................................................................................................................................. 18

8.3. DC特性 .................................................................................................................................... 22

8.4. スイッチング特性 ................................................................................................................... 23

1. システムクロック ...................................................................................................................... 23

2. パワーダウン ............................................................................................................................. 25

3. オーディオシリアルデータインタフェース(SDIN1, SDIN2, SDOUT1, SDOUT2) .................. 26

4. SPIインタフェース .................................................................................................................... 28

5. I

2

Cインタフェース ..................................................................................................................... 30

9. 機能説明 ............................................................................................................................................ 31

9.1. LDO回路 .................................................................................................................................. 31

9.2. システムクロック ................................................................................................................... 31

9.3. オーディオインタフェースフォーマット ............................................................................... 32

9.4. 動作状態、電源立ち上げ／下げシーケンス ........................................................................... 38

1. 動作状態 .................................................................................................................................... 38

2. 電源立ち上げ／下げシーケンス ................................................................................................ 39

3. システムクロック、レジスタ設定変更 ..................................................................................... 41

9.5. MIC Gain AMPの設定 ............................................................................................................. 42

9.6. アナログ入力ピンのスタートアップ時間 ............................................................................... 42

9.7. アナログ入力モード ................................................................................................................ 43

9.8. ADC部 (ADC1、ADC2) ........................................................................................................... 45

1. ADC部ハイパスフィルタ ........................................................................................................... 45

2. ADCディジタルボリューム ....................................................................................................... 45

3. ADCソフトミュート .................................................................................................................. 47

4. ADCディジタルフィルタの選択 ................................................................................................ 48

9.9. DAC source multiplexer .......................................................................................................... 49

9.10. DAC部 (DAC1、DAC2) ........................................................................................................... 50

1. DAC ディジタルボリューム ...................................................................................................... 50

2. DACソフトミュート .................................................................................................................. 51

3. DACディジタルフィルタの選択 ................................................................................................ 52

4. ディエンファシスフィルタコントロール ................................................................................. 52

9.11. μPインタフェース設定とピン状態 ......................................................................................... 53

[AK4619]

200900082-J-00 2021/06

- 3 -

9.12. SPIインタフェース ................................................................................................................. 54

1. 構成 ............................................................................................................................................ 54

2. コマンドコード.......................................................................................................................... 55

3. レジスタの読み書き .................................................................................................................. 55

4. エコーバック ............................................................................................................................. 56

9.13. I

2

C-bus コントロールインタフェース .................................................................................... 57

9.14. レジスタマップ ....................................................................................................................... 60

1. レジスタマップ概要 .................................................................................................................. 60

2. レジスタ一覧 ............................................................................................................................. 60

3. レジスタ詳細説明 ...................................................................................................................... 61

10. 外部接続回路例 ................................................................................................................................. 67

11. パッケージ ........................................................................................................................................ 70

11.1. 外形寸法図(単位：mm) ........................................................................................................... 70

11.2. 材質・メッキ仕様 ................................................................................................................... 70

11.3. マーキング .............................................................................................................................. 71

12. オーダリングガイド .......................................................................................................................... 72

13. 改訂履歴 ............................................................................................................................................ 72

[AK4619]

200900082-J-00 2021/06

- 4 -

4. ブロック図とブロック説明

Figure 1. AK4619 ブロック図

TVDD

VSS4

MPRF

MIC Power

Supply

PMMB

MICBIAS

MIN/MINP

MINN

AIN4L

AIN1RP

AIN1RN

+

-

AIN2RP

AIN2RN

+

-

AIN3RP

AIN3RN

+

-

AIN4R

PMDA3

AOUT3P

AOUT3N

MONO

DAC

+

-

D

V

O

L

D

V

O

L

D

V

O

L

ADC2R

ADC2L

ADC1R

MONO

ADC

AIN2P

AIN2N

+

-

AIN3P

AIN3N

+

-

AIN4P

AIN4N

+

-

SDTI3

LDO

VREFL

VREFH

TVDD

VSS2

AVDRV

IOVDD

(3.3V or 1.8V)

Logic core

(1.2V)

PDN

DVO2R

AIN4P/AIN3R

AIN4N/AIN4R

+

-

ADC2R

ADCDT1L

ADCDT1R

ADCDT2L

ADCDT2R

Line Out

PMDA2

AOUT2L

SDOUT2

AOUT2R

SDOUT1

DAC2L

DAC2R

VOLDA2

PMDAC

PMADC

BICK

LRCK

MCLK

ADCDT

1

ADCDT2

Control

Interface

(I

2

C / SPI)

VREFH

PMDA1

AOUT1L

AOUT1R

DAC1L

DAC1R

VOLDA1

VSS3

MIXVOL1

AIN1L+AIN1R→AIN1M

AIN2L+AIN2R→AIN2M

AIN1M→AOUT1 diff-out

AIN2M→AOUT2 diff-out

SI

SCL/SCLK

CAD/CSN

SDA/SO

CAD

AIN2LP/AIN3L

AIN2LN/AIN4L

+

-

ADC2L

L

R

AIN2RP/AIN3R

AIN2RN/AIN4R

+

-

ADC2R

DVO2L

DVO2R

ADC1R

IN1P/AIN1L/AIN3L

IN1N/AIN2L/GND3L

ADC1L

PMAD1

ADC2R

ADC2L

PMAD2

SDTI1

SDTI2

VREFH2

VREFL2

Audio

Serial

Interface

(TDM

/ I

2

S

/ LJ

/ PCM）

Audio

Serial

Interface

（TDM

/ I

2

S

/ LJ

/ PCM）

Audio

Clock

Interface

Multiplexer

VREFL

IN2P/AIN1R/AIN3R

IN2N/AIN2R/GND3R

IN3P/AIN4L/AIN6L

IN3N/AIN5L/GND6L

IN4P/AIN4R/AIN6R

IN4N/AIN5R/GND6R

VOLAD1

VOLAD2

MIC Gain AMP

REFBLK

VCOM

VSS1

AVDD

+

-

+

-

+

-

+

-

+

-

SDIN2

SDIN1

MIC Gain AMP

[AK4619]

200900082-J-00 2021/06

- 5 -

ブロック説明

ブロック

機能

REFBLK

基準電圧を生成

LDO

内部ディジタル回路用の電源電圧1.2V (typ.)を生成

Control Interface

レジスタ設定用のSPI / I

2

Cインタフェースとコントロールレジスタ

MIC Gain AMP

アナログ入力信号の増幅

ADC1/2

アナログ信号をディジタルデータに変換

DAC1/2

ディジタルデータをアナログ信号に変換

VOLAD1/2

VOLDA1/2

Digital Volume

Multiplexer

Serial Data Multiplexers (4 : 1 multiplexer)

Audio Clock Interface

ADC部、DAC部動作用のクロックインタフェース

Audio Serial Interface

ADC部、DAC部データ入出力インタフェース

[AK4619]

200900082-J-00 2021/06

- 6 -

5. ピン配置と機能説明

5.1. ピン配置

25

26

27

28

29

30

24

23

22

21

20

19

1

2

3

4

5

6

14

13

12

11

10

9

IN4N/AIN5R/GND6R

IN4P/AIN4R/AIN6R

IN3P/AIN4L/AIN6L

IN3N/AIN5L/GND6L

IN2P/AIN1R/AIN3R

IN2N/AIN2R/GND3R

Top View

IN1N/AIN2L/GND3L

31

32

7

8

16

15

18

17

AOUT1R

AOUT1L

VREFH

VREFL

VSS1

AVDD

VCOM

Exposed pad

IN1P/AIN1L/AIN3L

AOUT2L

TVDD

VSS2

AVDRV

LRCK

BICK

MCLK

SDIN1

SDIN2

SI

PDN

CAD/CSN

SCL/SCLK

SDA/SO

SDOUT1

AOUT2R

SDOUT2

Figure 2. Pin Configurations

[AK4619]

200900082-J-00 2021/06

- 7 -

5.2. ピン機能説明

No.

Pin Name

I/O

Function

Power Down

State

(PDN pin = “L”)

1

SDIN1

I

Audio Serial Data Input 1 Pin,

Hi-Z

2

SDIN2

I

Audio Serial Data Input 2 Pin

Hi-Z

3

TVDD

-

Digital I/F & LDO Power Supply Pin, 1.7 to 3.6V

-

4

VSS2

-

Digital Ground Pin

-

5

AVDRV

O

LDO (1.2 V) Output Pin

This pin should be connected to VSS2 pin through a

2.2 µF (±50 %) capacitor in series. This pin must not

be connected to any other devices.

Pull-down

(500)

6

LRCK

I

Audio Serial Frame Sync Clock Pin

Hi-Z

7

BICK

I

Audio Serial Data Clock Pin

Hi-Z

8

MCLK

I

External Master Clock Input Pin

Hi-Z

9

IN4N

I

Negative Analog Input 4 Pin

Hi-Z

AIN5R

I

Single-ended Rch Analog Input 5 Pin

GND6R

I

Pseudo-differential Rch Ground Input 6 Pin

10

IN4P

I

Positive Analog Input 4 Pin

Hi-Z

AIN4R

I

Single-ended Rch Analog Input 4 Pin

AIN6R

I

Pseudo-differential Rch Analog Input 6 Pin

11

IN3N

I

Negative Analog Input 3 Pin

Hi-Z

AIN5L

I

Single-ended Lch Analog Input 5 Pin

GND6L

I

Pseudo-differential Lch Ground Input 6 Pin

12

IN3P

I

Positive Analog Input 3 Pin

Hi-Z

AIN4L

I

Single-ended Lch Analog Input 4 Pin

AIN6L

I

Pseudo-differential Lch Analog Input 6 Pin

13

IN2N

I

Negative Analog Input 2 Pin

Hi-Z

AIN2R

I

Single-ended Rch Analog Input 2 Pin

GND3R

I

Pseudo-differential Rch Ground Input 3 Pin

14

IN2P

I

Positive Analog Input 2 Pin

Hi-Z

AIN1R

I

Single-ended Rch Analog Input 1 Pin

AIN3R

I

Pseudo-differential Rch Analog Input 3 Pin

15

IN1N

I

Negative Analog Input 1 Pin

Hi-Z

AIN2L

I

Single-ended Lch Analog Input 2 Pin

GND3L

I

Pseudo-differential Lch Ground Input 3 Pin

16

IN1P

I

Positive Analog Input 1 Pin

Hi-Z

AIN1L

I

Single-ended Lch Analog Input 1 Pin

AIN3L

I

Pseudo-differential Lch Analog Input 3 Pin

[AK4619]

200900082-J-00 2021/06

- 8 -

No.

Pin Name

I/O

Function

Power Down

State

(PDN pin = “L”)

17

VCOM

O

Common Voltage Output Pin (1/2 × AVDD)

This pin should be connected to VSS1 pin through a

2.2 µF (±50 %) ceramic capacitor in series. This pin

must not be connected to other devices.

Pull-down

(500)

18

AVDD

-

Analog Power Supply Pin, 3.0 to 3.6V

-

19

VSS1

-

Analog Ground Pin

-

20

VREFL

I

Low Level Voltage Reference Input Pin,

VREFL is connected externally to VSS1

Hi-Z

21

VREFH

I

High Level Voltage Reference Input Pin,

VREFH is connected externally to AVDD

Hi-Z

22

AOUT1L

O

DAC1 Lch Analog Output Pin

Hi-Z

23

AOUT1R

O

DAC1 Rch Analog Output Pin

Hi-Z

24

AOUT2L

O

DAC2 Lch Analog Output Pin

Hi-Z

25

AOUT2R

O

DAC2 Rch Analog Output Pin

Hi-Z

26

PDN

I

Power down Pin

“L”: Power-down, “H”: Power-Up

Hi-Z(Low)

27

CAD

I

2

C Chip Address Pin

Hi-Z

CSN

I

Chip Select Pin for SPI Interface

28

SCL

I

2

C Serial Data Clock Pin

Hi-Z

SCLK

I

Serial Clock Input Pin for SPI Interface

29

SI

I

Serial Data Input Pin for SPI Interface

Hi-Z

30

SDA

I/O

I

2

C Serial Data Input/output Pin

Hi-Z

SO

O

Serial Data Output Pin for SPI Interface

31

SDOUT1

O

Audio Serial Data Output 1 Pin

Pull-down

(50k)

32

SDOUT2

O

Audio Serial Data Output 2 Pin

Pull-down

(50k)

-

Exposed

Pad

The Exposed Pad on the bottom surface of the package

must be open or connected to VSS1. It is recommended

that the Exposed Pad be connected to VSS1.

-

Notes

*1. Do not connect a load to the AVDRV pin and the VCOM pin.

5.3. 使用しないピンの処理

The unused I/O pins must be connected appropriately.

区分

ピン名

設定

Analog

IN1P/AIN1L/AIN3L, IN1N/AIN2L/GND3L,

IN2P/AIN1R/AIN3R, IN2N/AIN2R/GND3R

IN3P/AIN4L/AIN6L, IN3N/AIN5L/GND6L,

IN4P/AIN4R/AIN6R, IN4N/AIN5R/GND6R

AOUT1L, AOUT1R, AOUT2L, AOUT2R

Open

Digital

SDOUT1, SDOUT2

Open

SDIN1, SDIN2, SI

Connect to VSS2

[AK4619]

200900082-J-00 2021/06

- 9 -

6. 絶対最大定格

(VSS1 = VSS2 = 0 V; *2, *3)

Parameter

Symbol

Min.

Max.

Unit

Power

Analog

AVDD

−0.3

4.3

V

Supplies

Digital I/F & LDO

TVDD

−0.3

4.3

V

Input Current, Any Pin Except Supplies

IIN

-

±10

mA

Analog Input Voltage *4

VINA

−0.3

(AVDD + 0.3)

or 4.3

V

Digital Input Voltage *5

VIND

−0.3

(TVDD + 0.3)

or 4.3

V

Ambient Temperature (powered applied)

When Exposed Pad is connected to VSS1.

Ta

−40

105

C

Ambient Temperature (powered applied)

When Exposed Pad is open.

Ta

−40

85

C

Storage Temperature

Tstg

−65

150

C

Notes

*2. 電圧は全てグランドピンに対する値です。

*3. VSS1, VSS2 は同じアナロググランドに接続してください。

*4. IN1P/AIN1L/AIN3L, IN1N/AIN2L/GND3L, IN2P/AIN1R/AIN3R, IN2N/AIN2R/GND3R,

IN3P/AIN4L/AIN6L, IN3N/AIN5L/GND6L, IN4P/AIN4R/AIN6R, IN4N/AIN5R/GND6R pins

Max値はAVDD + 0.3 Vまたは4.3 Vのどちらか低い方の値です。

*5. MCLK, BICK, LRCK, SDIN1, SDIN2, CAD/CSN, SCL/SCLK, SI, SDA/SO, PDN pins;

Max値は(TVDD + 0.3) Vまたは4.3 Vのどちらか低い方の値です。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、通常の動作

は保証されません。

7. 推奨動作条件

(VSS1 = VSS2 = 0 V;*6)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Power Supplies

*7

Analog

AVDD

3.0

3.3

3.6

V

Digital I/F & LDO

TVDD

1.7

3.3

3.6

V

Notes

*6. 電圧は全てグランドピンに対する値です。

*7. 各電源の立ち上げ/下げシーケンスを考慮する必要はありません。電源立ち上げ時に内部回路が不定

になることを避けるためPDN pin = “L”の状態で各電源を立ち上げ、全ての電源が立ち上がった後、

PDN pin = “H”にしてください。

*8. 周辺デバイスが電源 ON の状態で AK4619の電源を OFFにしないでください。AK4619内部の保

護ダイオードを通して SDA pin, SCL pinが 0V に接続されるため同じ I2C Bus上のデバイスは通

信ができなくなります。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任を負いかねます

ので、十分ご注意ください。

[AK4619]

200900082-J-00 2021/06

- 10 -

8. 電気的特性

8.1. アナログ特性

1. MIC Gain AMP

(Ta = 25 C; AVDD = VREFH = TVDD = 3.3 V; VSS1 = VSS2 = VREFL = 0 V)

Parameter

Min.

Typ.

Max.

Unit

Gain Setting

−6

-

+27

dB

Step Width

2

3

4

dB

[AK4619]

200900082-J-00 2021/06

- 11 -

2. MIC Gain AMP + ADC

(Ta = 25 C; AVDD = VREFH = TVDD = 3.3 V; VSS1 = VSS2 = VREFL = 0 V;

Signal frequency =1 kHz; 24-bit Data; BICK = 64fs; Measurement frequncy BW = 20Hz to 20kHz @fs =

48 kHz, BW = 20 Hz to 40 kHz @fs = 96 kHz,192 kHz); MGNL/R[3:0] bits = 2h (0dB);

Notes

*9. -1dBFSの信号を入力した場合の、Lch-Rch間のアイソレーションです。

*10. AVDDおよびVREFHに1 kHz, 50 mVppの正弦波を重畳した場合。

*11. 差動入力の両方に1 kHz, 100 mVppの正弦波を重畳した場合の同相信号除去比。

差動入力に1 kHz,±100 mVppの正弦波を入れた場合を基準とする。

*12. 疑似差動入力時。疑似差動入力および疑似差動グランド入力に1 kHz, 100 mVppの正弦波を

重畳した場合の同相信号除去比。疑似差動入力に 100 mVpp の正弦波を入れた場合を基準とす

る。

*13. 対象となる入力ピンはIN1P, IN1N, IN2P, IN2N, IN3P, IN3N, IN4P, IN4Nです。入力フルスケール

電圧はAVDDに比例(0.858×AVDD)します。

*14. 対象となる入力ピンはAIN1L, AIN1R, AIN2L, AIN2R, AIN3L, AIN3R, AIN4L, AIN4R, AIN5L,

AIN5R, AIN6L, AIN6Rです。入力フルスケール電圧はAVDDに比例(0.858×AVDD)します。

ADC1

ADC2

Parameter

Min.

Typ.

Max.

Unit

Resolution

24

bit

Input Impedance

17

25

33

kΩ

Differential Input

Full-scale Input Voltage *13

±2.55

±2.83

±3.11

Vpp

S/(N+D)

(-1dBFS)

fs = 48 kHz

85

95

dB

fs = 96 kHz

92

fs = 192 kHz

92

Dynamic Range

(-60dBFS)

fs = 48 kHz (A-weighted)

106

dB

fs = 96 kHz

99

fs = 192 kHz

99

S/N

fs = 48 kHz (A-weighted)

98

106

dB

fs = 96 kHz

99

fs = 192 kHz

99

Interchannel Isolation *9

90

105

dB

Channel Gain Mismatch

0.0

0.3

dB

Power Supply Rejection Ratio (PSRR) *10

50

dB

Common Mode Rejection Ratio (CMRR) *11

60

80

dB

Single-ended Input, Pseudo-differential Input

Full-scale Input Voltage *14

2.55

2.83

3.11

Vpp

S/(N+D)

(-1dBFS)

fs = 48 kHz

85

95

dB

fs = 96 kHz

92

fs = 192 kHz

92

Dynamic Range

(-60dBFS)

fs = 48 kHz (A-weighted)

104

dB

fs = 96 kHz

97

fs =192 kHz

97

S/N

fs = 48 kHz (A-weighted)

96

104

dB

fs = 96 kHz

97

fs = 192 kHz

97

Interchannel Isolation *9

90

105

dB

Channel Gain Mismatch

0.0

0.3

dB

Power Supply Rejection Ratio (PSRR) *10

50

dB

Common Mode Rejection Ratio (CMRR) *12

55

75

dB

[AK4619]

200900082-J-00 2021/06

- 12 -

3. DAC

(Ta = 25 C; AVDD = VREFH = TVDD = 3.3 V; VSS1 = VSS2 = VREFL = 0 V;

Signal frequency =1 kHz; 32-bit Data; BICK = 64fs; Measurement frequncy BW = 20 Hz to 20 kHz @fs

= 48 kHz; Measurement frequncy BW = 20 Hz to 40 kHz @fs = 96 kHz, 192 kHz)

DAC1

DAC2

Parameter

Min.

Typ.

Max.

Unit

Resolution

32

bit

Output Voltage *15

2.55

2.83

3.11

Vpp

S/(N+D)

(0dBFS)

fs = 48 kHz

80

91

dB

fs = 96 kHz

89

fs = 192 kHz

89

Dynamic

Range

(-60dBFS)

fs = 48 kHz (A-weighted)

108

dB

fs = 96 kHz

101

fs = 192 kHz

101

S/N

fs = 48 kHz (A-weighted)

100

108

dB

fs = 96 kHz

101

fs = 192 kHz

101

Interchannel Isolation (fin = 1 kHz) *16

90

110

dB

Channel Gain Mismatch

0.0

0.7

dB

Load Resistance *17

10

kΩ

Load Capacitance

30

pF

Power Supply Rejection Ratio (PSRR) *10

50

dB

Notes:

*15. フルスケール出力電圧です。出力電圧はAVDDに比例 (AVDD x 0.858)します。

*16. 0dBFSの信号を入力した場合のAOUT1L, AOUT1R間、AOUT2L, AOUT2R間のアイソレーション

です。

*17. AC負荷に対して。

4. 消費電流

(Ta = 25C; AVDD = VREFH = TVDD = 3.3V, VSS1 = VSS2 = VREFL = 0V; fs = 192 kHz, MCLK =

128fs, BICK = 64fs, C

L

= 20 pF)

Parameter

Symbol

Min.

Typ.

Max.

Unit

動作時消費電流

(PDN pin= “H”)

AVDD

20

30

mA

TVDD

10

20

mA

パワーダウン時消費電流

(PDN pin= “L”,

All digital input pins = VSS2)

AVDD

1

10

A

TVDD

1

10

A

[AK4619]

200900082-J-00 2021/06

- 13 -

8.2. ディジタルフィルタ特性

1. ADC 1/2部

(Ta = −40 to 105C; AVDD = VREFH = 3.0 to 3.6V, TVDD = 1.7 to 3.6V; VSS1 = VSS2 = VREFL =

0V)

1-1 Sharp Roll-Off Filter (ADxVO bit = “0”, ADSD bit = “0”, ADxSL bit = “0”, x=1, 2)

fs = 48 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHARP ROLL-OFF

Passband *18

0 dB / −0.06 dB

PB

0

-

22.1

kHz

−3.0 dB

-

23.7

-

kHz

Stopband *18

SB

27.8

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 20 kHz

GD

-

0

-

1/fs

Group Delay *19

GD

-

22

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

0.9

-

Hz

fs = 96 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHARP ROLL-OFF

Passband *18

0 dB / −0.06 dB

PB

0

-

44.2

kHz

−3.0 dB

-

47.5

-

kHz

Stopband *18

SB

55.6

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 40 kHz

GD

-

0

-

1/fs

Group Delay *19

GD

-

22

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

1.9

-

Hz

fs = 192 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHARP ROLL-OFF

Passband *18

0 dB / −0.04 dB

PB

0

-

83.7

kHz

−3.0 dB

-

96.0

-

kHz

Stopband *18

SB

122.9

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 40 kHz

GD

-

0

-

1/fs

Group Delay *19

GD

-

18

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

3.8

-

Hz

Notes:

*18. 各振幅特性の周波数はfs(サンプリングレート)に比例します。ハイパスフィルタの特性は含まれ

ていません。

*19. Group Delay(群遅延)は、ディジタルフィルタによる演算遅延で、アナログ入力信号が入力されて

からシリアルデータ出力ピンに該当データのMSBが出力されるまでの時間です。最大+1[1/fs]の

誤差を生じる可能性があります。HPFによる群遅延も含みます。

[AK4619]

200900082-J-00 2021/06

- 14 -

1-2 Slow Roll-Off Filter (ADxVO bit = “0”, ADSD bit = “0”, ADSL bit = “1”, x=1, 2)

fs = 48 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SLOW ROLL-OFF

Passband *18

0 dB / −0.074 dB

PB

0

-

12.5

kHz

−3.0 dB

-

19.2

-

kHz

Stopband *18

SB

36.5

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 20 kHz

GD

-

0

-

1/fs

Group Delay *19

GD

-

10

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

0.9

-

Hz

fs = 96 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SLOW ROLL-OFF

Passband *18

0 dB / −0.074 dB

PB

0

-

25

kHz

−3.0 dB

-

38.5

-

kHz

Stopband *18

SB

73

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 40 kHz

GD

-

0

-

1/fs

Group Delay *19

GD

-

10

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

1.9

-

Hz

fs = 192 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SLOW ROLL-OFF

Passband *18

0 dB / −0.1 dB

PB

0

-

31.1

kHz

−3.0 dB

-

62.3

-

kHz

Stopband *18

SB

145.9

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 40 kHz

GD

-

0

-

1/fs

Group Delay *19

GD

-

11

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

3.8

-

Hz

[AK4619]

200900082-J-00 2021/06

- 15 -

1-3 Short Delay Sharp Roll-Off Filter (ADxVO bit = “0”, ADSD bit = “1”, ADSL bit = “0” x=1, 2)

fs = 48 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHORT DELAY, SHARP ROLL-OFF

Passband *18

0 dB / −0.06 dB

PB

0

-

22.1

kHz

−3.0 dB

-

23.7

-

kHz

Stopband *18

SB

27.8

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 20 kHz

GD

-

2.6

1/fs

Group Delay *19

GD

-

8

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

0.9

-

Hz

fs = 96 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHORT DELAY, SHARP ROLL-OFF

Passband *18

0 dB / −0.06 dB

PB

0

-

44.2

kHz

−3.0 dB

-

47.5

-

kHz

Stopband *18

SB

55.6

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 40 kHz

GD

-

2.6

1/fs

Group Delay *19

GD

-

8

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

1.9

-

Hz

fs = 192 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHORT DELAY, SHARP ROLL-OFF

Passband *18

0 dB / −0.04 dB

PB

0

-

83.7

kHz

−3.0 dB

-

96.0

-

kHz

Stopband *18

SB

122.9

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 40 kHz

GD

-

0

0.2

1/fs

Group Delay *19

GD

-

9

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

3.8

-

Hz

[AK4619]

200900082-J-00 2021/06

- 16 -

1-4 Short Delay Slow Roll-Off Filter (ADxVO bit = “0”, ADSD bit = “1”, ADSL bit = “1” x=1, 2)

fs = 48kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHORT DELAY, SLOW ROLL-OFF

Passband *18

0 dB / −0.074 dB

PB

0

-

12.5

kHz

−3.0 dB

-

19.2

-

kHz

Stopband *18

SB

36.5

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 20 kHz

GD

-

2.6

1/fs

Group Delay *19

GD

-

8

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

0.9

-

Hz

fs = 96kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHORT DELAY, SLOW ROLL-OFF

Passband *18

0 dB / −0.074 dB

PB

0

-

25

kHz

−3.0 dB

-

38.5

-

kHz

Stopband *18

SB

73

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 40 kHz

GD

-

2.6

1/fs

Group Delay *19

GD

-

8

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

1.9

-

Hz

fs = 192kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHORT DELAY, SLOW ROLL-OFF

Passband *18

0 dB / −0.1 dB

PB

0

-

31.1

kHz

−3.0 dB

-

63.2

-

kHz

Stopband *18

SB

145.9

-

kHz

Stopband Attenuation

SA

85

-

dB

Group Delay Distortion: 0 Hz to 40 kHz

GD

-

0.6

1/fs

Group Delay *19

GD

-

9

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

3.8

-

Hz

[AK4619]

200900082-J-00 2021/06

- 17 -

1-5 Voice Filter (ADxVO bit = “1” x=1, 2)

fs = 16 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

VOICE

Passband *18

−0.5 dB / +0.5 dB

PB

0

-

6.3

kHz

−3.0 dB

-

6.9

-

kHz

Stopband *18

SB

8.0

-

kHz

Stopband Attenuation

SA

60

-

dB

Group Delay Distortion: 0 Hz to 8 kHz

GD

-

0

-

1/fs

Group Delay *19

GD

-

22

-

1/fs

ADC Digital Filter (HPF)

Frequency Response

−3.0 dB

FR

-

0.3

-

Hz

[AK4619]

200900082-J-00 2021/06

- 18 -

2. DAC 1/2部

(Ta = −40 to 105C; AVDD = VREFH = 3.0 to 3.6 V, TVDD = 1.7 to 3.6 V; VSS1 = VSS2 = VREFL = 0

V)

2-1 Sharp Roll-Off Filter (DAxSD bit = “0”, DAxSL bit = “0” , x=1, 2)

fs =48 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHARP ROLL-OFF

Passband *20

±0.05 dB

PB

0

21.7

kHz

−3.0 dB

23.4

kHz

Passband Ripple

PR

−0.0032

0.0032

dB

Stopband *20

SB

26.3

kHz

Stopband Attenuation *22 *23

SA

80

dB

Group Delay *21

GD

-

29.3

-

1/fs

Digital Filter + SCF + SMF *22

Frequency Response: 0 to 20.0 kHz

-0.3

0.1

dB

fs=96 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHARP ROLL-OFF

Passband *20

±0.05 dB

PB

0

43.5

kHz

−3.0 dB

46.8

kHz

Passband Ripple

PR

-0.0032

0.0032

dB

Stopband *20

SB

52.5

kHz

Stopband Attenuation *22 *23

SA

80

dB

Group Delay *21

GD

-

29.3

-

1/fs

Digital Filter + SCF + SMF *22

Frequency Response: 0 to 40.0 kHz

-0.5

0.1

dB

fs = 192 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHARP ROLL-OFF

Passband *20

±0.05 dB

PB

0

87.0

kHz

−3.0 dB

93.6

kHz

Passband Ripple

PR

-0.0032

0.0032

dB

Stopband *20

SB

105

kHz

Stopband Attenuation *22 *23

SA

80

dB

Group Delay *21

GD

-

29.3

-

1/fs

Digital Filter + SCF + SMF *22

Frequency Response: 0 to 80.0 kHz

-1.9

0.1

dB

Notes:

*20. 通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、

“PB = 0.4535 × fs, SB = 0.5465 × fs” です。

*21. Group Delay(群遅延)は、ディジタルフィルタによる演算遅延で、16/20/24/32ビットのインパルス

データが入力レジスタにセットされてからアナログ信号のピークが出力されるまでの時間です。

最大+1[1/fs]の誤差を生じる可能性があります。

*22. 入力に1 kHz、0 dBのサイン波を与えたときの出力レベルを0 dBとします。

*23. DC(0 Hz)  fsまでの特性です。

[AK4619]

200900082-J-00 2021/06

- 19 -

2-2 Slow Roll-Off Filter (DAxSD bit = “0”, DAxSL bit = “1”, x=1, 2)

fs = 48 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SLOW ROLL-OFF

Passband *25

±0.05 dB

PB

0

8.8

kHz

−3.0 dB

19.8

kHz

Passband Ripple

PR

−0.043

0.043

dB

Stopband *20

SB

42.7

kHz

Stopband Attenuation *22 *23

SA

73

dB

Group Delay *21

GD

-

8.8

-

1/fs

Digital Filter + SCF + SMF *22

Frequency Response: 0 to 20.0 kHz

−5.0

0.1

dB

fs = 96 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SLOW ROLL-OFF

Passband *25

±0.05 dB

PB

0

17.7

kHz

−3.0 dB

39.5

kHz

Passband Ripple

PR

−0.043

0.043

dB

Stopband *20

SB

85.3

kHz

Stopband Attenuation *22 *23

SA

73

dB

Group Delay *21

GD

-

8.8

-

1/fs

Digital Filter + SCF + SMF *22

Frequency Response: 0 to 40.0 kHz

−5.2

0.1

dB

fs = 192 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SLOW ROLL-OFF

Passband *25

±0.05 dB

PB

0

35.5

kHz

−3.0 dB

79.0

kHz

Passband Ripple

PR

−0.043

0.043

dB

Stopband *20

SB

171

kHz

Stopband Attenuation *22 *23

SA

73

dB

Group Delay *21

GD

-

8.8

-

1/fs

Digital Filter + SCF + SMF *22

Frequency Response: 0 to 80.0 kHz

−5.9

0.1

dB

Note:

*24. 通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、

“PB=0.185 × fs, SB=0.888 × fs” です。

[AK4619]

200900082-J-00 2021/06

- 20 -

2-3 Short Delay Sharp Roll-Off Filter (DAxSD bit = “1”, DAxSL bit = “0” , x=1, 2)

fs = 48 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHORT DELAY SHARP ROLL-OFF

Passband *20

0.05 dB

PB

0

21.7

kHz

−3.0 dB

23.4

kHz

Passband Ripple

PR

−0.0031

0.0031

dB

Stopband *20

SB

26.3

kHz

Stopband Attenuation *22 *23

SA

80

dB

Group Delay *21

GD

-

8.3

-

1/fs

Digital Filter + SCF + SMF *22

Frequency Response: 0 to 20.0 kHz

−0.3

0.1

dB

fs = 96 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHORT DELAY SHARP ROLL-OFF

Passband *20

0.05 dB

PB

0

43.5

kHz

−3.0 dB

46.8

kHz

Passband Ripple

PR

−0.0031

0.0031

dB

Stopband *20

SB

52.5

kHz

Stopband Attenuation *22 *23

SA

80

dB

Group Delay *21

GD

-

8.3

-

1/fs

Digital Filter + SCF + SMF *22

Frequency Response: 0 to 40.0 kHz

−0.5

0.1

dB

fs = 192 kHz

Parameter

Symbol

Min.

Typ.

Max.

Unit

SHORT DELAY SHARP ROLL-OFF

Passband *20

0.05 dB

PB

0

87.0

kHz

−3.0 dB

93.6

kHz

Passband Ripple

PR

−0.0031

0.0031

dB

Stopband *20

SB

105

kHz

Stopband Attenuation *22 *23

SA

80

dB

Group Delay *21

GD

-

8.3

-

1/fs

Digital Filter + SCF + SMF *22

Frequency Response: 0 to 80.0 kHz

−1.9

0.1

dB

ページを読み込んでいます...

AKM AK4619VN 仕様

AKM AK4619VN 仕様

関連論文

その他の書類