[AKD7736A-A]
<KM113102> 2012/12
- 1 -
概 要
AKD7736A-Aは2chSRCを内蔵したシグナルプロセッサ AK7736Aの評価用ボードです。このボードは
メインボードとサブボードの2枚構成となっており、PCのUSBポートを介して、各種設定のコントロ
ールが可能です。ディジタルインタフェースにも対応しており、光コネクタやADC-PORT、
DAC-PORT、EXT-PORTを介してディジタルオーディオ機器とのインタフェースが可能です。
オーダリングガイド
AKD7736A-A --- AK7736A評価用ボード
AKD77XX-HF-CONTROL-BOX
コントロールソフトを同梱。
機 能
AK7736Aのプログラム、係数、オフセットREG、コントロールレジスタの書き込み、読み出し
2種類のディジタル・オーディオ・インタフェース
- 光入力1系統, 光出力1系統
- 外部とのインタフェース用44ピンヘッダー(1系統)+10ピンヘッダー(2系統)
ボード制御用USBコントロールボックス付き
FPGA
(XC95288XL)
ADC DAC
10 Pin Header
Regulator
GND+3.3V
1.8V
CONTROL
Opt In
Opt Out
AK4118A
EXT
44 Pin Header
10 Pin Header
AK7736A
Figure 1. AKD7736A-A
AK7736A評価ボードRev.0
AKD7736A-A
[AKD7736A-A]
<KM113102> 2012/12
- 2 -
ボード概略図
概略図
Figure 2. AKD7736A-A
(1)
(2)
(3) (5) (6)
(4)
(7)
(8)
(9)
(13)
(12)
(14)
(10)
(11)
(15)
(16)
(17)
(18)
(19)
[AKD7736A-A]
<KM113102> 2012/12
- 3 -
説明
No. Name Function
(1) AKD7736A-A-SUB
AKD7736A-A-SUBボードを装着します。
(2) Interface select
(3 pin header x 13)
AK7736Aの接続を選択します。
EXT：EXT port;
xilinx：ADCport,DACport;
No Name AK7736A
JP15 DI4 SDIN4
JP18 DI3 SDIN3
JP11 DI2C SDIN2C
JP10 DI2B SDIN2B
JP9 DI2A SDIN2A
JP8 DI1 SDIN1
JP20 LR3 LRCLKI3
JP19 BTI3 BITCLKI3
JP17 LR2 LRCLKI2/JX2
JP16 BTI2 BITCLKI2/JX1
JP14 LR1 LRCLK1
JP13 BT1 BITCLK1
JP12 XT1 XTI
(3) EXT port
J1(44 pin header)
外部とのインターフェース用44ピンヘッダーです。
接続する信号は(2)でxilinx側にショートする必要があります。
(4) XC95288XL
U6(xilinx)
データパスコントロール用のFPGAです。コントロールソフトの設定により、
様々な動作実験が可能です。
(5) DAC port
JP3(10 pin header)
外部とのインターフェース用10ピンヘッダーです。外部ディジタルオーディオ
機器とのインターフェースが可能です。
Pin I/O Function Pin I/O Function
1 O MCLK 2 P GND
3 O BITCLK 4 P GND
5 O LRCLK 6 O SDTI1
7 - Open 8 O SDTI2
9 O SDTI4 10 O SDTI3
(6) ADC port
JP2(10 pin header)
外部とのインターフェース用10ピンヘッダーです。外部ディジタルオーディオ
機器とのインターフェースが可能です。
Pin I/O Function Pin I/O Function
1 I/O MCLK 2 P GND
3 I/O BITCLK 4 P GND
5 I/O LRCLK 6 - Open
7 I SDTO1 8 - Open
9 I SDTO2 10 - open
(7) JTAG port
JP21(10 pin header)
Xilinx書き込み用10ピンヘッダーです。
使用しないでください。
(8) CONTROL port
JP1(10 pin header)
AK7736Aコントロール用10ピンヘッダーです。
通常はPCとUSB経由でAKD77XX-HF-CONTROL-BOXを接続します。
Pin I/O Function Pin I/O Function
1 P GND 2 P +3.3V
3 I HOST 4 I RQN
5 I SCK/SCL 6 I SI
7 I/O XCS/SDA 8 O SO
9 I CSN 10 - RESET
(9)
5連DIP Switch
S2
AK7736Aのピン設定(L/H)をするDIPスイッチです。
No Name AK7736A
[AKD7736A-A]
<KM113102> 2012/12
- 4 -
1 TESTI3 TESTI3(6 pin)
2 TESTI1 TESTI1(1 pin)
3 TESTI2 TESTI2(46 pin)
4 JX0 JX0(43 pin)
5 I2C I2CSEL(19 pin)
(10) VDD Jumper
JP6(2 pin header)
AK7736A-VDDピンへの電源供給を選択するジャンパです。
Open：VDDテストピン供給
Short：+3.3V
(11) P-TVDD Jumper
JP5(3 pin header)
S2とレベルシフタへの電源供給を選択するジャンパです。
3.3VShort：+3.3V
1.8VShort：+1.8V
(12)
光コネクタ
PORT1,PORT2
SPDIF-IN(入力)：AK4118Aに光ディジタル信号(Fs：8～48kHz)を入力しま
す。
SPDIF-OUT(出力)：AK4118Aからの光ディジタル信号(Fs：8～48kHz)を出
力します。
(13) AK4118A
U1
AK4118A(ディジタルオーディオトランシーバ)です。
(14)
7連DIP Switch
S1
AK4118Aのピン設定(L/H)をするDIPスイッチです。詳細は「AK4118A設定」
を参照ください。
No Name AK4118A
1 CM0 CM0(32 pin)
2 CM1 CM1(33 pin)
3 OCKS0 OCKS0(35 pin)
4 OCKS1 OCKS1(34 pin)
5 DIF0 DIF0(3 pin)
6 DIF1 DIF1(5 pin)
7 DIF2 DIF2(7 pin)
(15) Toggle Switch
SW1
AK4118A-XTIへのクロックソース選択トグルスイッチです。
XTL：水晶クロック
TX-CLK：外部クロック
(16) P-DVDD Jumper
JP7(2 pin header)
AK7736A以外のICへの電源供給を選択するジャンパです。
Open：P-DVDDテストピン供給
Short：+3.3V
(17) +3.3V power supply
TM1
電源供給コネクタです。+3.3Vを供給してください。
(18) GND
TM2
GNDと接続してください。
(19) TVDD Jumper
JP4(2 pin header)
AK7736A-TVDDピンへの電源供給を選択するジャンパです。
Open：TVDDテストピン供給
Short：P-TVDD選択
Table 1. Main Board Functions (Bold: Default Setting)
[AKD7736A-A]
<KM113102> 2012/12
- 5 -
評価ボードマニュアル
操作手順
(1) 電源の配線
ジャンパ設定
JP4
TVDD
(Short)
JP6
VDD
(
Short
)
JP7
P-DVDD
(
Short
)
JP5
PIC-VDD-SEL
1.
8
V3.3V
電源の接続
名称 色 電圧 内訳 備考
+3.3V 赤 +3.3V レギュレータ、
入出力バッファ
必ず接続して下さい
GND 黒 0V グランド 必ず接続して下さい
Table 2. 電源の配線
配線は電源の根本から分けて下さい。ボード上、3.3V⇒1.8Vレギュレータにより、AK7736A-TVDD
への電圧が選択可能です。
(2) 評価モード、ジャンパピン類、コネクタの設定 (以下参照)
(3) 同梱のAKD77XX-HF-CONTROL-BOXで、AKD7736A-AをPCと接続して下さい。
ボードを正しく認識されるために、一度CONTROL-BOXのリセットボタン(黄色のボタン)を押して、
USBチップを初期化する必要があります。
(4) 電源投入
(5) 制御ソフトの起動、PC経由でコントロールレジスタの設定 (以下参照)
評価モード
AK4118Aを使用してAK7736Aを評価する際は、必ずAK7736AとAK4118Aのオーディオインタフェースを
一致させて下さい。AK7736Aのオーディオインタフェースフォーマットに関しては、AK7736Aのデータ
シート、AK4118Aのオーディオインタフェースフォーマットは「ジャンパピンとスイッチの設定」
Xをそ
れぞれご参照下さい。
対応可能な評価モード
(1) ADC-PORT,DAC-PORTを使用したDtoD評価 : CKM Master Mode = 0/1
(2) ADC-PORT,DAC-PORTを使用したDtoD評価 : CKM Slave Mode = 2/3/4/5
評価ボード上のFPGA/ AK4118Aの設定とAK7736Aのコントロールレジスタの設定は「コントロールソフ
トの説明」の項とAK7736Aのデータシートをご参照下さい。
[AKD7736A-A]
<KM113102> 2012/12
- 6 -
ADC-PORT,DAC-PORTを使用したDtoD評価：CKM Master Mode = 0/1
ADC-PORTとDAC-PORTを使用します。AK7736AのクロックモードをCKM Master Mode 0 (12.288MHz)
または1(18.432MHz)に設定します。FPGAの設定により、AK7736AはBITCLKO pin, LRCLKO pinを
ADC-PORTとDAC-PORTに供給します。ADC-PORTはSDIN1 pinまたはSDIN2A pinまたはSDIN2B pinま
たはSDIN2C pinまたはSDIN3 pinまたはSDIN4 pinへデータを入力し、DAC-PORTはSDOUT1 pin、
SDOUT2A pinまたはSDOUT2B pin、SDOUT3 pin、SDOUT4 pinからのデータを出力します。
[JPの設定]
JP1
XTI-SEL
CRY EXT
DAC-PORTの代わりにSPDIF-OUTを使用する場合は以下の設定をしてください。 FPGAの設定も変更
してください。AK4118Aの設定の詳細は「AK4118A設定」を参照ください。
メインボード側
Jumper / Switch Setting (Default)
SW1 (AK4118A Clock) “TX-CLK”
S1(AK4118A Setting) 1->7=LHLLLHH
Table 3. Configure the AK4118A switch at the Master Mode
(1) ADC-PORT,DAC-PORTを使用したDtoD評価：CKM Slave Mode = 2/3/4/5
ADC-PORTとDAC-PORTを使用します。AK7736AのクロックモードをCKM Slave Mode 2/3/4/5に設定
します。ADC-PORTからMCLK, BICK, LRCKとディジタルデータをAK7736Aに供給します。
(MCLKはCKM Slave Mode = 2の時のみ、必要です。)
[JPの設定]
JP10
XTI-SEL
CRY EXT
(CKM Slave Mode = 2の場合のみ、必要になります)
ADC-PORT,DAC-PORTの代わりにSPDIF-IN,SPDIF-OUTを使用する場合は以下の設定をしてくださ
い。 FPGAの設定も変更してください。AK4118Aの設定の詳細は「AK4118A設定」を参照ください。
メインボード側
Jumper / Switch Setting (Default)
SW1 (AK4118A Clock) “XTL”
S1(AK4118A Setting) 1->7=LHLLLLH
Table 4. Configure the AK4118A switch at the Slave Mode
[AKD7736A-A]
<KM113102> 2012/12
- 7 -
ボード制御
AKD7736A-AはPCのUSBポートを通して、コントロール可能です。同梱のAKD77XX-HF-CONTROL-BOX
を10 pin flat cableでCONTROL-PORTとPCのUSBポートを接続して下さい。10 pin flat cableコネクタの向き
はMAINボード上「CONTROL」の文字側に突起が向くように接続してください。
Figure 3. Direction of the 10 pin flat cable
AK7736A-I2CSEL pinとCONTROL-BOXのジャンパ設定で使用するインタフェースを設定します。
SPI(Serial)設定 I2C設定
Figure 4. Configure the CONTROL-BOX
インタフェースによって使用するコントロールソフトウェアが異なります。
ソフトウェア操作手順は評価ボードマニュアルに含まれます。
LEDの表示
[LED] D1: AK7736AのPDN pinの状態を表示します。‘L’： 点灯、‘H’ ： 消灯。
CONTROL
Open
Short
Open
Short
Short
Open
Short
Open
[AKD7736A-A]
<KM113102> 2012/12
- 8 -
ジャンパピンとスイッチの設定
メインボード側
Jumper / Switch Setting (Default) Note
SW1 (AK4118A Clock) “TX-CLK”
AK4118Aの Clock ソースの設定
“XTL”：水晶Clock
“TX-CLK”：External Clock
S1(AK4118A Setting) 1->7=LHLLLHH
AK4118A設定参照
S2(AK7736A Setting) 1->5=LLLLL
説明(9)参照
JP4 (TVDD) Short
AK7736A のTVDD
JP5 (P-TVDD) “3.3V”
説明(11)参照
JP6 (VDD) Short
AK7736A のVDD
JP7 (P-DVDD) Short
周辺回路のDVDD
JP8 (DI1)
“Xilinx”
説明(2)参照
JP9 (DI2A)
“Xilinx”
JP10 (DI2B)
“Xilinx”
JP11 (DI2C)
“Xilinx”
JP12 (XTI)
“Xilinx”
JP13 (BTI1)
“Xilinx”
JP14 (LR1)
“Xilinx”
JP15 (DI4)
“Xilinx”
JP16 (BTI2)
“Xilinx”
JP17 (LR2)
“Xilinx”
JP18 (DI3)
“Xilinx”
JP19 (BTI3)
“Xilinx”
JP20 (LR3)
“Xilinx”
Table 5. Configure of the Jumper pin main board
サブボード側
Jumper / Switch Setting (Default) Note
JP1 (XTI-SEL) “CRY”
AK7736Aの Clockソースの設定
“CRY”：水晶Clock
“EXT”：External Clock
Table 6. Configure of the Jumper pin sub board
[AKD7736A-A]
<KM113102> 2012/12
- 9 -
AK4118A設定
OCKS1 OCKS0 MCKO1 MCKO2 X’tal Fs(max)
0 0 256fs L 256fs 96kHz default
0 1 256fs L 256fs 96kHz
1 0 512fs L 512fs 48kHz
1 1 128fs L 128fs 192kHz
Table 7. AK4118A-OCKS[1:0]
CM1 CM0
Clock
source
MCKO1 MCKO2 SDTO
0 0 PLL PLL L RX
0 1 X’tal X’tal X’tal DAUX
1 0 PLL PLL L RX default
1 1 X’tal X’tal X’tal DAUX
Table 8. AK4118A-CM[1:0]
DIF2 DIF1 DIF0 DAUX SDTO LRCK BICK
0 0 0 24bit,Left justified 16bit,Right justified H/L
O
64fs
O
0 0 1 24bit,Left justified 18bit,Right justified H/L
O
64fs
O
0 1 0 24bit,Left justified 20bit,Right justified H/L
O
64fs
O
0 1 1 24bit,Left justified 24bit,Right justified H/L
O
64fs
O
1 0 0 24bit,Left justified 24bit,Left justified L/H
O
64fs
O
1 0 1 24bit,I2S 24bit,I2S H/L
O
64fs
O
1 1 0 24bit,Left justified 24bit,Left justified L/H
I
64fs
I
default
1 1 1 24bit,I2S 24bit,I2S H/L
I
64fs
I
Table 9. AK4118A-DIF[2:0]
[AKD7736A-A]
<KM113102> 2012/12
- 10 -
ディジタル入力回路(外部DIR:PORT1)
Figure 5. Digital input circuit
ディジタル入力SPDIF-INには、光コネクタ：PORT1を使用します。
ディジタル出力回路(外部DIT:PORT2)
Figure 6. Digital output circuit
ディジタル出力SPDIF-OUTには、光コネクタ：PORT2を使用します。
[AKD7736A-A]
<KM113102> 2012/12
- 11 -
コントロールソフトマニュアル
評価ボードとコントロールソフトの設定
(1) AKD7736A-Aを前項参照の上、適宜、設定して下さい。
(2) AKD7736A-AとCONTROL-BOXとPCを接続し、電源を供給した後、CONTROL-BOXのリセットボタ
ン(黄色ボタン)を押して、USBコントロールチップを初期化してください。
(3) インタフェースに対応した “AK7736A.exe”を実行し、コントロールソフトを立上げて下さい。
AK7736A.exe：AKD7736A-A用コントロールソフト
(4) 後は下記を参照して評価して下さい。
操作手順
下記の手順を守って下さい。
(1) 上記に従って、コントロールソフトを立ち上げて下さい。
(2) 適宜、ダイアログを立ち上げ、各設定を入力して、評価して下さい。（コントロールソフトの使用中
にUSBケーブルを一度外すと、再使用の際にソフトを立ち上げ直す必要があります。）
[AKD7736A-A]
<KM113102> 2012/12
- 12 -
コントロールソフトの説明
(1) メイン画面
Figure 7. startup screen
コントロールソフトは、ダウンロード、レジスタ設定、FPGA設定、スクリプト処理が行えます。これらは、
上部のタブで切り替えられます。頻繁に使用する制御ボタンや初期化ボタン等は、切り替え画面の外側に設
置しています。また、ソフトが対応したマイコンインタフェース、“Serial (SPI)”か“I2C”を「Control I/F」
欄に表示します。
[JX]: JXコード設定。
[Board Init]: パワーダウンを掛け、現在ソフト上で設定しているレジスタの値を再設定します。
[PDN Pin]: パワーダウン。AK7736Aの初期化に使用します。
[SRESET]: システムリセット。
[DSP]: DSPリセット。
[CK]: クロックリセット。パワーダウンせずに、CKMモードの変更および入力クロック周
波数の変更を行う場合はクロックリセットを実行する必要があります。レジスタは初期化
されません。
[DLRDY]: システムクロックがない場合にDSPプログラムのダウンロードを行いたいときに使用しま
す。
[READ]: レジスタの値を読み出して、Register欄に表示します。
[AKD7736A-A]
<KM113102> 2012/12
- 13 -
(2) 「DownLoad」タブ画面
Figure 8. 「DownLoad」
Source欄、Program欄、CRAM欄、OFREG欄の「refer」ボタンを押すか、デスクトップ上でドラッグ＆ドロッ
プをして、ファイルを選択します。
CRAM write@operating欄、OFREG write@operating欄の「refer」を押せば、CRAMとOFREGファイルを選択し
て、CRAM, OFREGに、RUN中書き込みができます。「write」を押すと、RUN中、CRAM、OFREGの特定の
アドレスにデータを書き込みます。
[Assemble]: ボタンを押すと、アセンブルが行われ、自動的にProgram欄に出力ファイルが選択されます。
[Write]: ボタンを押すと、ダウンロード処理が行われます。
[Assemble Write]: ボタンを押すと、アセンブルとダウンロードの一連の処理を行います。
[PRAM read]: PRAMのデータをテンポラリーファイルに読み出します。
[CRAM read]: CRAMのデータをテンポラリーファイルに読み出します。
[OFREG read]: OFREGのデータをテンポラリーファイルに読み出します。
[CRAM SAVE]: CRAMのデータを読み出して、ファイルに保存します。
[OFREG SAVE]: OFREGのデータを読み出して、ファイルに保存します。
[MICR1～4]: プログラム実行中、MIR1～MIR4レジスタのデータを画面に読み出します。
[CRC-Check]: チェックされた場合、ファイルをダウンロードする際、CRCを用いて簡易書き込みエラー
チェックが行われます。
[Auto RUN]: チェックされた場合、ファイルのダウンロードが終わったら、各リセットを解除し、すぐ
実行に入ります。チェックされてない場合は、ファイルのダウンロードが終わったら、シ
ステムリセット状態になります。
[AKD7736A-A]
<KM113102> 2012/12
- 14 -
(3) 「REG」タブ画面
Figure 9. 「REG１」
REG1～REG4タブ画面で、レジスタ設定が行えます。（TESTとReserved項目は設定不可になっています）
各ボタンをチェックすると、書き込み処理が行われます。CKMを設定するとSRESETとCKRSTがリセット状
態になりますので、手動でリセット解除してください。
各レジスタについては、データシートの「コントロールレジスタ設定」を参照してください。
[AKD7736A-A]
<KM113102> 2012/12
- 15 -
(4) 「FPGA」タブ画面
Figure 10. 「FPGA1」
FPGA1/FPGA2タブのコントロールにより、AK7736Aのデータパスの入出力が設定できます。
FPGA設定表：（太字の項目はデフォルト設定になります）
[AKD7736A-A]
<KM113102> 2012/12
- 16 -
Bit
機能 機能説明
D[47:36] Reserved
D[35:34]
SEL20
EXT-XTI
Slaveモードのとき、AK7736AのXTI pinへの出力クロ
ック選択
00 : AK4118A-RX-CLK
01 : ADC-MCLK
10 : Low
11 : Low
D[33]
SEL19
BICK1/LRCK1
In/Out
AK7736AのBITCLK1/LRCLK1 pinのI/O設定
0 : output
1 : input
D[32:31]
SEL18
BICK1/LRCK1
AK7736AのBITCLK1/LRCLK1 pinへの出力クロック
選択
00 : AK4118A-BICK/LRCK
01 : ADC-BICK/LRCK
10 : Low
11 : Low
D[30:29]
SEL17
BICK2/JX1
AK7736AのBITCLKI2/JX1 pinへの出力データの選
択
00 : AK4118A-BICK
01 : ADC-BICK
10 : Low
11 : High
D[28:27]
SEL16
LRCK2/JX2
AK7736AのLRCLKI2/JX2 pinへの出力データの選択
00 : AK4118A-LRCK
01 : ADC-LRCK
10 : Low
11 : High
D[26:25]
SEL15
BICK3/LRCK3
AK7736AのBITCLKI3/LRCLKI3 pinへの出力クロッ
ク選択
00 : AK4118A-BICK/LRCK
01 : ADC-BICK/LRCK
10 : Low
11 : Low
D[24:23]
SEL14
SDIN1
AK7736AのSDIN1 pinへの出力データ選択
00 : AK4118A
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
D[22:21]
SEL13
SDIN2A
AK7736AのSDIN2A pinへの出力データ選択
00 : AK4118A
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
D[20:19]
SEL12
SDIN2B
AK7736AのSDIN2B pinへの出力データ選択
00 : AK4118A
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
D[18:17]
SEL11
SDIN2C
AK7736AのSDIN2C pinへの出力データ選択
00 : AK4118A
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
D[16:15]
SEL10
SDIN3
AK7736AのSDIN3 pinへの出力データ選択
00 : AK4118A
[AKD7736A-A]
<KM113102> 2012/12
- 17 -
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
D[14:13]
SEL9
SDIN4
AK7736AのSDIN4 pinへの出力データ選択
00 : AK4118A
01 : ADC-SDTO1
10 : ADC-SDTO2
11 : Low
D[12:11]
SEL8
CAD[1:0]
AK7736AのCAD pin設定
00 : Low,Low
01 : Low,High
10 : High,Low
11 : High,High
D[10]
SEL7
TRX-PDN
AK4118A-PDN pinのHigh/Low選択
0 : Low
1 : High
D[9]
SEL6
TX-CLK
AK4118AのXTI pinへの出力クロック選択
0 : AK7736A-CLKO
1 : Low
D[8]
SEL5
TRX-BICK/LRCK
In/Out
AK4118AのBICK/LRCK pinのI/O設定
0 : output
1 : AK7736A-BITCLKO/LRCLKO input
D[7:5]
SEL4
TX-DAT
AK4118AのDAUX pinへの出力データの選択
000 : AK7736A-SDOUT1
001 : AK7736A-SDOUT2A
010 : AK7736A-SDOUT2B
011 : AK7736A-SDOUT3
100 : AK7736A-SDOUT4
101 : Low
110 : Low
111 : Low
D[4]
SEL3
ADC-MCLK In/Out
ADC-PORTのMCLK pinのI/O設定
0 : MCLK output
1 : AK7736A-CLKO input
D[3]
SEL2
ADC-BICK/LRCK
In/Out
ADC-PORTのBICK/LRCK pinのI/O設定
0 : output
1 : input
D[2:1]
SEL1
ADC-BICK/LRCK
ADC-PORTのBICK/LRCK pinへの出力クロック選択
00 : AK7736A-BITCLKO/LRCLKO
01 : AK7736A-BITCLK1/LRCLK1
10 : Low
11 : Low
D[0]
SEL0
DAC-SDTI2
DAC-PORTのSDTI pinへの出力データ選択
0 : AK7736A-SDOUT2A
1 : AK7736A-SDOUT2B
Table 10. FPGA
[AKD7736A-A]
<KM113102> 2012/12
- 18 -
(5) 「SCRIPT」タブ画面
Figure 11. 「SCRIPT」
ファイルを選択するとスクリプトが実行されます。「Repeat」ボタンを押すと、現在選択されているスクリ
プトファイルが再実行されます。
スクリプトコマンドについて
コマンド 説明
[SCRIPT]
スクリプトファイルのヘッダーです。これがないと、エラーとなります。
;注釈 セミコロン以降は注釈として無視されます。
W,< command>,<data>
W,0xC0,0x00
レジスタへの書き込みを行います。コマンド、データ共に、byte(8bit)指定
です。
WL,<command>,<address>,<data>,…
WL,0x82,0x0022,0x4000,0x4000,0x4000
連続データの書き込みを行います。CRAMのRUN中書き換えなどに使用で
きます。コマンドはbyte指定、以降のデータはword指定です。
WS,<command>,<address>,<data>,…
WS,0x81,0x00,0x22,0x40,0x00,0x40,0x00
連続データの書き込みを行います。CRAMのRUN中書き換えなどに使用で
きます。コマンド、アドレス、データ共に、byte指定です。
RI : H / RI : L RS : H / RS : L
RD: H / RD : L RC: H / RC : L
PDNを制御します。 SRESETを制御します。
DSP-RESETを制御します。 CKRESETを制御します。
X,<address>,<data>
FPGAへの書き込みを行います。
P,<message>
メッセージを表示させ、スクリプト処理を一時停止させます。
T,<wait>
T,50mS
mS単位のウエイトをいれます。
実際には、それ以上のウエイトが入る場合があります。
LP:<filename>
DSPのPRAMに、プログラムダファイルのウンロードを行います。
LC:<filename>
DSPのCRAMに、係数ファイルのダウンロードを行います。
LO:<filename>
DSPのOFREGに、オフセットファイルのダウンロードを行います。
Table 11. Script command table
[AKD7736A-A]
<KM113102> 2012/12
- 19 -
改訂履歴
重要な注意事項
z 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更することがありま
す。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるい
は弊社特約店営業担当にご確認ください。
z 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応
用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、ソフトウェアおよ
びこれらに関連する情報を使用される場合は、お客様の責任において行ってください。本書に記載された周辺
回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお客様または第三者に生じた損害
に対し、弊社はその責任を負うものではありません。また、当該使用に起因する、工業所有権その他の第三者の
所有する権利に対する侵害につきましても同様です。
z 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に該当する場合、輸出す
る際に同法に基づく輸出許可が必要です。
z 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、直接ま
たは間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性
を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意をお取りくだ
さい。
z この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責任を
一切負うものではありませんのでご了承ください。
z お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害等
が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
Date
(yy/mm/dd)
Manual
Revision
Board
Revision
Reason Page Contents
12/07/09 KM110500 0
初版
12/07/27 KM110501 0
誤記修正
1
42ピンヘッダー -> 44ピンヘッダー
14
タグ画面 -> タブ画面
追加
29
AKD7736-A-SUB回路図追加
12/12/10 KM113102 0
デバイス名変更
AK7736 -> AK7736A
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
Title
Size Document Number Rev
Date: Sheet of
TOP
0
AKD7736A-A-MAIN
A3
19Friday, December 07, 2012
Title
Size Document Number Rev
Date: Sheet of
TOP
0
AKD7736A-A-MAIN
A3
19Friday, December 07, 2012
Title
Size Document Number Rev
Date: Sheet of
TOP
0
AKD7736A-A-MAIN
A3
19Friday, December 07, 2012
CONTROL
CONTROL
CTRL-RESET
CTRL-RQN
CTRL-CSN
CTRL-SCK/SCL
CTRL-SI
CTRL-SO
CTRL-HOST
CTRL-XCS/SDA
DIP-TESTI1
DIP-TESTI2
DIP-TESTI3
DIP-JX0
DIP-I2C
SELECTOR
SELECTOR
SEL-SDIN1
SEL-EXT-SDIN1
SEL-LRCLKI2/JX2
SEL-EXT-BITCLKI2/JX1
SEL-EXT-SDIN2A
SEL-EXT-LRCLK1
SEL-EXT-SDIN2B
SEL-BITCLK1
SEL-EXT-LRCLKI2/JX2
SEL-EXT-XTI
SEL-EXT-SDIN2C
SEL-X-BITCLKI2/JX1
SEL-X-XTI
SEL-EXT-LRCLKI3
SEL-EXT-BITCLKI3
SEL-X-LRCLKI2/JX2
SEL-BITCLKI3
SEL-X-SDIN3
SEL-X-SDIN4
SEL-X-BITCLKI3
SEL-SDIN2A
SEL-EXT-SDIN3
SEL-LRCLK1
SEL-SDIN2B
SEL-EXT-SDIN4
SEL-XTI
SEL-SDIN2C
SEL-X-SDIN2A
SEL-LRCLKI3
SEL-EXT-BITCLK1
SEL-X-LRCLKI3
SEL-X-SDIN2C
SEL-BITCLKI2/JX1
SEL-SDIN3
SEL-SDIN4
SEL-LS-SDIN2B
SEL-LS-LRCLK1
SEL-LS-BITCLK1
SEL-LS-SDIN1
XILINX
XILINX
X-SDIN1
X-SDIN2B
X-LRCLKI2/JX2
X-BITCLKI2/JX1
X-SDA
X-BITCLK1
X-SDIN4
X-SCLK/SCL
X-LRCLK1
X-SI/CAD0
X-SDOUT2A
X-STO
X-SDOUT2B
X-EXPDN
X-CLKO
X-SO
X-BITCLKO
X-LRCLKO
X-RDY
X-SDOUT1
X-SDOUT3
X-SDOUT4
X-XTI
X-LRCLKI3
X-SDIN3
X-BITCLKI3
X-SDIN2A
X-SDIN2C
X-PDN
X-I2CSEL
X-CTRL-SCLK/SCL
X-CTRL-SO
X-CTRL-HOST
X-CTRL-RESET
X-CTRL-SI
X-CTRL-RQN
X-CTRL-CSN
X-ADC-LRCK
X-ADC-BICK
X-DAC-SDTI2
X-ADC-MCLK
X-ADC-SDTO1
X-ADC-SDTO2
X-CTRL-XCS/SDA
X-TX-DAT
X-RX-CLK2
X-RX-DAT
X-TRX-LRCK
X-TRX-BICK
X-TRX-PDN
X-TX-CLK
X-RX-CLK
X-RQN/CAD1
X-EXTCLK
X-CONFIG-BITLRIO
EXT
EXT
DAC-SDTI2
ADC-MCLK
ADC-SDTO1
EXT-SDOUT2A
EXT-LRCLKI3
ADC-SDTO2
EXT-SDOUT2B
EXT-LRCLKO
EXT-BITCLKI2/JX1
EXT-XTI
ADC-LRCK
EXT-BITCLKO
EXT-SDIN2A
ADC-BICK
EXT-SDIN2B
EXT-SDOUT1
EXT-BITCLKI3
EXT-SDIN2C
EXT-BITLK1
EXT-SDIN1
EXT-SDOUT3
EXT-LRCLKI2/JX2
EXT-CLKO
EXT-SDOUT4
EXT-SDIN3
EXT-LRLK1
EXT-SDIN4
DAC-SDTI1
EXT-EXTCLK
LEVELSHIFT
LEVELSHIFT
LS-BITCLK1
LS-LRCLK1
LS-X-SDIN2B
LS-X-LRCLK1
LS-X-SDOUT1
LS-X-BITCLK1
LS-SDIN2B
LS-SDIN1
LS-SDOUT2B
LS-SDOUT1
LS-X-SDOUT2B
LS-X-SDIN1
LS-X-CONFIG-BITLRIO
POWER
POWER
AK4118A
AK4118A
TRX-BICK
TRX-LRCK
TRX-PDN
TX-CLK
TX-DAT
RX-CLK2
RX-DAT
RX-CLK
AK7736A
AK7736A
DSP-SDIN3
DSP-BITCLKI3
DSP-LRCLKI3
DSP-SDIN2C
DSP-JX0
DSP-EXPDN
DSP-SDIN2A
DSP-CLKO
DSP-BITCLKO
DSP-LRCLKO
DSP-PDN
DSP-I2CSEL
DSP-RDY
DSP-SDOUT2A
DSP-SDOUT3
DSP-SDOUT4
DSP-SDOUT2B
DSP-SDOUT1
DSP-SDIN1
DSP-SDIN2B
DSP-LRCLK1
DSP-BITCLK1
DSP-SCLK/SCL
DSP-SI/CAD0
DSP-SDA
DSP-SDIN4
DSP-BITCLKI2/JX1
DSP-LRCLKI2/JX2
DSP-SO
DSP-STO
DSP-XTI
DSP-TESTI2
DSP-TESTI1
DSP-TESTI3
DSP-RQN/CAD1
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
/