AKM AK7707VQ 仕様

[AK7707]

016011589-J-01-PB 2018/05

- 1 -

1. 概要

AK7707はサンプリング周波数192kHzまで対応の6系統ステレオSRC、 DIR、DITに加え、Audio処理や

Voice処理に対応した2種類のDSPを内蔵したLSIです。DSP1はC言語対応可能なCoreクロック295MHz

対応のDSPです。DSP2,3は4608step/fs (48kHzサンプリング時)の演算能力を持ちます。DSP1とDSP2,3

は異なるサンプリング周波数で動作可能のため、音響処理と同時に、ハンズフリー(HF)処理をすること

も可能です。RAMベースDSPのため、プログラムを書き換えることで、ユーザの要望に合わせた音響処

理や独自開発の高性能HF機能を実現させることができます。64-pin HTQFPパッケージの採用により省

スペースを実現できます。

2. 特長

 DSP1(Tensilica Hifi2):

- 対応データ幅: 64-bit

- 動作クロック: 294.912MHz(DSP1高速モード)

- IRAM: 128KB

- DRAM: 384KB

- GPIO: 8 ports

- SPIコントロールマスタポート 1組

- JTAG for On-chip debugging

 DSP2,3(AKM DSP)

- データ幅: 28-bit (Data RAM: 略式浮動小数点対応)

- 動作クロック 221.184MHz (4608steps, fs= 48kHz時 DSP2/3高速モード)

- 乗算器: 24 x 24 → 48-bit (倍精度演算可)

- 除算器: 24 / 24 → 24-bit (浮動小数正規化機能付き)

- ALU: 52-bit算術演算 (with overflow margin 4-bit)

- プログラムRAM (PRAM): 10kword x 36-bit (DSP2+DSP3 Total)

- 係数RAM (CRAM): 10kword x 24-bit (DSP2+DSP3 Total)

- データRAM (DRAM): 10kword x 28-bit (DSP2+DSP3 Total)

- 遅延用RAM(DLRAM): 24kword x 28-bit (DSP2+DSP3 Total)

- JX pins (Interrupt)

 SRC

- 2ch x 6系統

- FSI = 8kHz ~ 192kHz, FSO= 8kHz ~ 192kHz (FSO/FSI= 0.167 ~ 6.0)

Multi Core DSP with SRC

AK7707

[AK7707]

016011589-J-01-PB 2018/05

- 2 -

 DIR部

- S/PDIF, IEC60958, AES/EBU, EIAJ CP1201対応

- アンプ内蔵: 1系統

- ディエンファシスフィルタ内蔵(32, 44.1, 48, 96kHz対応オン/オフ機能付き)

- Non-PCMデータストリーム検出機能

- DTS-CDデータストリーム検出機能

- サンプリング周波数検出機能(32kHz, 44.1kHz, 48kHz, 88.2kHz 96kHz)

- Unlock & Parity Error検出機能

- Validity検出レジスタリードバック機能

- チャネルステータスワードの先頭42-bit分のバッファ内蔵

- CD Qsubcode用バッファ内蔵

 DIT部

- S/PDIF, IEC60958, AES/EBU, EIAJ CP1201 民生モード対応

- 24-bit 1系統

 Digital Interfaces

- ディジタル入力8ポート (Max. 64ch, TDM使用時)

- ディジタル出力8ポート (Max. 64ch, TDM使用時)

- 独立LRCK/BICK入出力ポート x 5系統

- データフォーマット: 前詰32, 24-bit/ 後詰24, 20, 16-bit/ I

2

S

- Shot/ Long Frame対応

- TDM入出力モード対応

- ディジタルマイク入力ポート (2ch x 2系統)

 セルフブート機能対応

 ディジタルミキサー回路内蔵

 PLL回路内蔵

 µPインタフェース: SPI (7MHz Max.) / I

2

C (1MHz Fast Mode plus)

 電源電圧:

Digital: VDD12: 1.14V ~ 1.3V (Typ. 1.2V)

I/F: VDD33: 3.13V ~ 3.47V (Typ. 3.3V)

TVDD1: 1.7V ~ 3.47V (Typ. 3.3V)

TVDD2: 1.7V ~ 3.47V (Typ. 3.3V)

AVDD: 3.13V ~ 3.47V (Typ. 3.3V)

 動作温度範囲: Ta= -40 ~ 85ºC

 パッケージ: 64-pin HTQFP (10mm x 10mm, 0.5mm pitch)

[AK7707]

016011589-J-01-PB 2018/05

- 3 -

3. 目次

1. 概要................................................................................................................................................ 1

2. 特長................................................................................................................................................ 1

3. 目次................................................................................................................................................ 3

4. ブロック図 ........................................................................................................................................ 4

■ デバイスブロック図 ...........................................................................................................................4

■ DSP1部ブロック図 ............................................................................................................................5

■ DSP2部ブロック図 ............................................................................................................................6

■ DSP3部ブロック図 ............................................................................................................................7

5. ピン配置と機能説明 .......................................................................................................................... 8

■ ピン配置図 .........................................................................................................................................8

■ 機能説明 .............................................................................................................................................9

■ 使用しないピンの処理について .......................................................................................................12

■ 入出力ピンとディジタル電源の関連 ...............................................................................................12

■ パワーダウン時のピンの状態一覧 ...................................................................................................13

6. 絶対最大定格 ................................................................................................................................... 14

7. 推奨動作条件 ................................................................................................................................... 15

8. 電気的特性 ...................................................................................................................................... 16

■ SRC ..................................................................................................................................................16

■ SPDIF特性 ........................................................................................................................................17

■ デジタルマイクインタフェース .......................................................................................................17

■ 消費電流 ...........................................................................................................................................17

9. ディジタルフィルタ特性 ................................................................................................................ 18

■ SRC 部 .............................................................................................................................................18

10. DC特性 ............................................................................................................................................ 20

■ DC特性 .............................................................................................................................................20

11. スイッチング特性 ........................................................................................................................... 21

■ システムクロック .............................................................................................................................21

■ パワーダウン ....................................................................................................................................21

■ シリアルデータインタフェース(SDIN1 ~ SDIN8, SDOUT1 ~ SDOUT8) .......................................22

■ SPIインタフェース ..........................................................................................................................25

■ I

2

Cインタフェース ...........................................................................................................................27

■ Master SPIインタフェース ..............................................................................................................28

■ JTAGインタフェース .......................................................................................................................28

12. 外部接続回路例 ............................................................................................................................... 29

■ 接続図 ...............................................................................................................................................29

■ 周辺回路 ...........................................................................................................................................30

13. パッケージ ...................................................................................................................................... 31

■ 外形寸法図 .......................................................................................................................................31

■ 材質・メッキ仕様 .............................................................................................................................31

■ マーキング .......................................................................................................................................32

14. オーダリングガイド ........................................................................................................................ 32

■ オーダーリングガイド .....................................................................................................................32

重要な注意事項 ........................................................................................................................................ 33

[AK7707]

016011589-J-01-PB 2018/05

- 4 -

4. ブロック図

■ デバイスブロック図

Figure 1. AK7707全体ブロック図

SCL / SCLK

I2CFIL / SI

CSN

SDA/SO

TESTI2

TVDD1

CLKO

CLKGEN & CONT

XTI

XTO

PDN

WDTERRN1

DSP1

GPIO32

DIN104

DIN106

DOUT104

DIN105

DOUT106

DOUT105

DIN103

DOUT101

DIN102

DOUT103

DOUT102

DIN101

DSP3

DIN304

DIN306

DOUT304

DIN305

DOUT306

DOUT305

DIN303

DOUT301

DIN302

DOUT303

DOUT302

DIN301

SRC1~4

TVDD2

MICIF & CTRL

BICKA

LRCKA

BICKB

LRCKB

LRCKC

BICKC

BICKD/DMCLK2

LRCKD/DMCLK1

BICKE

LRCKE

SDIN1

SDIN2

SDIN3

SDIN4/DMDAT1

SDIN5/DMDAT2

SDIN6 / RX1

Serial IF

SDOUT1

SDOUT2

SDOUT5 / GPO3

Serial IF

SDOUT4

CLK

Serial Signal Bus

Serial IF

SDOUT3 / GPO2

VSS

6

VDD33

Serial IF

SDOUT6 / DIT

DIT

DIR

HiFi2 Core

AK77Core

RX0

STO / RDY

TESTI1

SRC5~6

DSP I/O IF

GPIO00 / SDIN7

GPIO01 / SDOUT7

GPIO02 / SDIN8

GPIO03 / SDOUT8

ESDI / GPIO06

ESDO / GPIO04

ESCLK / GPIO05

ECSO / GPIO07

VDD12

3

PLL

TESTA1

DIRINT / RDY / GPO0

TESTA2

TDO / GPO1

TMS / JX2

TCK / JX1

TDI / JX3

TRST / JX0

32bit FIFO x 16

DOUT110

DOUT112

DOUT111

DOUT107

DOUT109

DOUT108

DIN110

DIN112

DIN111

DIN109

DIN108

DIN107

Mixer A,B

WDTERRN2

DSP2

DIN204

DIN206

DOUT204

DIN205

DOUT206

DOUT205

DIN203

DOUT201

DIN202

DOUT203

DOUT202

DIN201

GP20,GP21

JX20~23

SELE

DOUT113

DOUT114

DOUT115

DOUT116

DIN114

DIN116

DIN115

DIN113

Merger1~16

Divider1~8

AVDD

WDTERRN3

GP30,GP31

JX30~33

[AK7707]

016011589-J-01-PB 2018/05

- 5 -

■ DSP1部ブロック図

Figure 2. DSP1のブロック図

DSP1

(Hifi

2)

Core

IRAM0

128KB

DRAM0

128KB

DRAM1

256KB

XLMI-Arbiter

Audio I/O Buffer 1/2

2KB

Slave-SPI I/O Buffer

2KB

Watchdog Timer

32-bit

Master-SPI I/O Buffer

256-bit

Status

24-bit

JTAG

Slave-SPI

GPIO

Interrupt

Audio-Bus

Slave-SPI

Master-SPI

[AK7707]

016011589-J-01-PB 2018/05

- 6 -

■ DSP2部ブロック図

TMP 8 × 28bit

SDOUT3

CP0, CP1

DP0, DP1

Data RAM (DRAM)

6~8kw x 28-bit(24.4f)

MPX24

X Y

Multiply

24×24 → 48-bit

Micon I/F

Control

Program RAM (PRAM)

6~8kw×36-bit

DEC

PC

Stack : 8 Level(Max.)

MUL DBUS

SHIFT

A B

ALU

52-bit

Overflow Margin: 4-bit

DR0



3

Over Flow Data

Generator

Division

2424→24

Peak Detector

Serial I/F

CBUS(24-bit)

DBUS(28-bit)

48-bit

28-bit

52-bit

12~24kw x 28-bit(24.4f)

PTMP(LIFO) 6×28-bit

DLP0, DLP1

52-bit

TMP 12×28-bit

OFREG

64w x 15-bit

DeLay RAM (DLRAM)

Coefficient RAM (CRAM)

6~8kw×24-bit

Pointer

32-bit x fifo16 DTMP (DSP3 と接続)

2 x 32-bit DIN6

2 x 32-bit DIN5

2 x 32-bit DIN4

2 x 32-bit DIN3

2 x 32-bit DIN2

2 x 32-bit DIN1

2 x 32-bit DOUT6

2 x 32-bit DOUT5

2 x 32-bit DOUT4

2 x 32-bit DOUT3

2 x 32-bit DOUT2

2 x 32-bit DOUT1

Figure 3. DSP2のブロック図

[AK7707]

016011589-J-01-PB 2018/05

- 7 -

■ DSP3部ブロック図

TMP 8 × 28bit

SDOUT3

CP0, CP1

DP0, DP1

Data RAM (DRAM)

2~4kw x 28-bit(24.4f)

MPX24

X Y

Multiply

24×24 → 48-bit

Micon I/F

Control

Program RAM (PRAM)

2~4kw×36-bit

DEC

PC

Stack : 8 Level(Max.)

MUL DBUS

SHIFT

A B

ALU

52-bit

Overflow Margin: 4-bit

DR0



3

Over Flow Data

Generator

Division

2424→24

Peak Detector

Serial I/F

CBUS(24-bit)

DBUS(28-bit)

48-bit

28-bit

52-bit

0~12kw x 28-bit(24.4f)

PTMP(LIFO) 6×28-bit

DLP0, DLP1

52-bit

TMP 12×28-bit

OFREG

64w x 15-bit

DeLay RAM (DLRAM)

Coefficient RAM (CRAM)

2~4kw×24-bit

Pointer

32-bit x fifo16 DTMP (DSP2 と接続)

2 x 32-bit DIN6

2 x 32-bit DIN5

2 x 32-bit DIN4

2 x 32-bit DIN3

2 x 32-bit DIN2

2 x 32-bit DIN1

2 x 32-bit DOUT6

2 x 32-bit DOUT5

2 x 32-bit DOUT4

2 x 32-bit DOUT3

2 x 32-bit DOUT2

2 x 32-bit DOUT1

Figure 4. DSP3のブロック図

[AK7707]

016011589-J-01-PB 2018/05

- 8 -

5. ピン配置と機能説明

■ ピン配置図

VSS3

TVDD1

CLKO

VDD12

(TOP VIEW)

64pin LQFP

GPIO02

GPIO03

***は、プルダウン抵抗付ピンです。***:ピン名

1

49

GPIO01

I2CFIL / SI

TESTI2

TMS / JX2

VSS6

TRST / JX0

TESTA2

RX0

50

51

52

53

54

55

56

57

58

59

60

61

62

63

64

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

32

31

30

29

28

27

26

25

24

23

22

21

20

19

18

17

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

VDD33

SDIN6 / RX1

AVDD

VSS5

Input

Output

I / O

Power

GPIO07

GPIO06

CSN

GPIO04

GPIO05

PDN

TDO / GPO1

VSS2

TVDD1

AVDD

VDD33

SDOUT7

SDIN8

SDOUT8

ESDO

ESCLK

ESDI

ECSO

TCK / JX1

VSS1

SDOUT4

SDOUT5 / GPO3

VDD12

BICKE

LRCKE

DIRINT / RDY / GPO0

SDIN5 / DMAT2

SDIN4 / DMAT1

SDOUT3 / GPO2

BICKD

LRCKD

SDIN3

LRCKC

DMCLK1

DMCLK2

SELE

VSS4

VDD12

SDIN1

BICKA

LRCKA

SDOUT1

SDIN2

SDOUT2

LRCKB

BICKB

XTI

XTO

STO / RDY

SO

SDA

TVDD2

GPIO00

SDIN7

BICKC

TVDD2

SDOUT6 / DIT

TDI / JX3

TESTI1

SCL / SCLK

先に記載されている方がdefaultピンになります

（defaultピン例 1-pin SDOUT6, 32-pin SCL, 33-pinSDA, 64-pin TDI）

TESTA1

[AK7707]

016011589-J-01-PB 2018/05

- 9 -

■ 機能説明

No.

Pin Name

I/O

Function

供給電源

1

SDOUT6

O

シリアルディジタルデータ出力 6 ピン

VDD33

DIT

O

DIT 出力ピン

2

TESTI1

I

テスト入力 1 ピン (プルダウン抵抗付き)

“L”にしてください。

VDD33

3

BICKE

I/O

シリアルビットクロック E ピン (Input プルダウン抵抗付き)

VDD33

4

LRCKE

I/O

LR チャネル選択 E ピン (Input プルダウン抵抗付き)

VDD33

5

SDOUT5

O

シリアルディジタルデータ出力 5 ピン

VDD33

GPO3

O

汎用出力 3 ピン (DSP3-GP1)

6

DIRINT

O

DIR 割り込み出力通知ピン

VDD33

RDY

O

RDY ピン

GPO0

O

汎用出力 0 ピン (DSP2-GP0)

7

VDD12

-

ディジタル電源ピン Typ. 1.2V (1.14V ~ 1.3V)

-

8

VSS1

-

グラウンド 1 ピン 0V

-

9

SDIN5

I

シリアルディジタルデータ入力 5 ピン

TVDD2

DMDAT2

I

ディジタルマイク用 DATA2

10

SDIN4

I

シリアルディジタルデータ入力 4 ピン

TVDD2

DMDAT1

I

ディジタルマイク用 DATA1

11

BICKD

I/O

シリアルビットクロック D ピン (Input プルダウン抵抗付き)

TVDD2

DMCLK2

O

ディジタルマイク用クロック出力 2 ピン

12

LRCKD

I/O

LR チャネル選択 D ピン (Input プルダウン抵抗付き)

TVDD2

DMCLK1

O

ディジタルマイク用クロック出力 1 ピン

13

SDOUT4

O

シリアルディジタルデータ出力 4 ピン

TVDD2

14

SDOUT3

O

シリアルディジタルデータ出力 3 ピン

TVDD2

GPO2

O

汎用出力 2 ピン (DSP3-GP0)

15

SDIN3

I

シリアルディジタルデータ入力 3 ピン

TVDD2

16

LRCKC

I/O

LR チャネル選択 C ピン (Input プルダウン抵抗付き)

TVDD2

17

BICKC

I/O

シリアルビットクロック C ピン (Input プルダウン抵抗付き)

TVDD2

18

GPIO00

I/O

DSP1 GPIO Pin (Input プルダウン抵抗付き)

DSP1のプログラムでコントロールします。

TVDD2

SDIN7

I

シリアルディジタルデータ入力 7 ピン

19

GPIO01

I/O

DSP1 GPIO Pin (Inputプルダウン抵抗付き)

DSP1のプログラムでコントロールします。

TVDD2

SDOUT7

O

シリアルディジタルデータ出力 7 ピン

20

TVDD2

-

ディジタル IO 電源 2 ピン Typ. 3.3V (1.7V ~ 3.47V)

-

21

VSS2

-

グラウンド 2 ピン 0V

-

22

VDD12

-

ディジタル電源 12 ピン Typ. 1.2V (1.14V ~ 1.3V)

-

23

GPIO02

I/O

DSP1 GPIO2 Pin (Inputプルダウン抵抗付き)

DSP1のプログラムでコントロールします。

TVDD2

SDIN8

I

シリアルディジタルデータ入力 8 ピン (プルダウン抵抗付き)

24

GPIO03

I/O

DSP1 GPIO Pin (Input プルダウン抵抗付き)

DSP1のプログラムでコントロールします。

TVDD2

SDOUT8

O

シリアルディジタルデータ出力8ピン

25

ESDO

O

外部デバイスの SPI コントロール用データ出力ピン

(相手側 SI)

TVDD2

GPIO04

I/O

DSP1 GPIO4 Pin (Inputプルダウン抵抗付き)

DSP1のプログラムでコントロールします。

[AK7707]

016011589-J-01-PB 2018/05

- 10 -

No.

Pin Name

I/O

Function

供給電源

26

ESCLK

O

外部デバイスの SPI コントロール用データ出力ピン

(相手側 SCLK)

TVDD2

GPIO05

I/O

DSP1 GPIO5 Pin (Input プルダウン抵抗付き)

DSP1のプログラムでコントロールします。

27

ESDI

I

外部デバイスの SPI コントロール用データ入力ピン

(相手側 SO) (プルダウン抵抗付き)

TVDD2

GPIO06

I/O

DSP1 GPIO6 Pin (Input プルダウン抵抗付き)

DSP1のプログラムでコントロールします。

28

ECSO

O

外部デバイスの SPI コントロール用データ出力ピン

(相手側 CS)

TVDD2

GPIO07

I/O

DSP1 GPIO7 Pin (Input プルダウン抵抗付き)

DSP1のプログラムでコントロールします。

29

PDN

I

パワーダウン N ピン

・AK7707 をパワーダウンするのに使用します。

・電源立ち上げ時は“L”にしてください。

TVDD1

30

CSN

I

2

Cモード：I

2

Cインタフェース用バスアドレスNピン

・プルアップ、またはプルダウンで使用してください。

極性を反転したものをバスアドレスとして使用します。

TVDD1

I

SPI モード：SPI インタフェース用チップセレクト N ピン

・パワーダウン状態、またはマイコンとのインタフェースを行

わない場合は “H”にして下さい。

31

I2CFIL

I

2

C インタフェースモード選択入力ピン

・I2CFIL = “L”固定: Fast Mode (400kHz)

・I2CFIL = “H”固定: Fast Mode Plus (1MHz) (TVDD1 固定にし

てください)

TVDD1

SI

I

SPI インタフェース用シリアルデータ入力ピン

32

SCL

I

2

C インタフェース用シリアルデータクロック入力ピン

TVDD1

SCLK

I

SPI インタフェース用シリアルデータクロック入力ピン

33

SDA

I/O

I

2

C インタフェース SDA ピン

TVDD1

SO

O

SPI インタフェース用シリアルデータ出力ピン

34

STO

O

ステータス出力ピン

TVDD1

RDY

O

RDY Pin

35

SELE

I

セルフブートイネーブルピン

TVDD1

36

CLKO

O

クロック出力ピン

TVDD1

37

VSS3

-

グラウンド 3 ピン 0V）

-

38

TVDD1

-

ディジタル IO 電源 1 ピン Typ. 3.3V (1.7V ~ 3.47V)

-

39

BICKB

I/O

シリアルビットクロック B ピン (Input プルダウン抵抗付き)

TVDD1

40

LRCKB

I/O

LR チャネル選択 B ピン (Input プルダウン抵抗付き)

TVDD1

41

SDOUT2

O

シリアルディジタルデータ出力 2 ピン

TVDD1

42

SDIN2

I

シリアルディジタルデータ入力 2 ピン

TVDD1

43

VSS4

-

グラウンド 4 ピン 0V

-

44

VDD12

-

ディジタル電源 12 ピン Typ. 1.2V (1.14V ~ 1.3V)

-

45

SDIN1

I

シリアルディジタルデータ入力 1 ピン

TVDD1

46

SDOUT1

O

シリアルディジタルデータ出力 1 ピン

TVDD1

47

LRCKA

I/O

LR チャネル選択 A ピン (Input プルダウン抵抗付き)

TVDD1

48

BICKA

I/O

シリアルビットクロック A ピン (Input プルダウン抵抗付き)

TVDD1

[AK7707]

016011589-J-01-PB 2018/05

- 11 -

No.

Pin Name

I/O

Function

供給電源

49

XTO

O

発振回路出力ピン

・水晶振動子を使用する場合、水晶振動子を XTI Pin と XTO Pin

に接続してください。

・水晶振動子を使用しない場合は、オープンにしてください。

AVDD

50

XTI

I

発振回路入力ピン

・水晶振動子を使用する場合、水晶振動子を XTI Pin と XTO Pin

に接続してください。

・水晶振動子を使用しない場合は、外部クロック又は VSS5 に

接続してください。

AVDD

51

AVDD

-

アナログ用電源ピン Typ. 3.3V (3.13V ~ 3.47V)

-

52

VSS5

-

グラウンド 5 ピン 0V）

-

53

TESTA1

I/O

テスト用入出力ピン (オープンにしてください)

AVDD

54

TESTA2

I/O

テスト用入出力ピン (オープンにしてください)

AVDD

55

TESTI2

I

テスト入力 2 ピン (プルダウン抵抗付き)

VSS6に接続してください。

VDD33

56

RX0

I

DIR データ入力 0 ピン

VDD33

57

VSS6

-

グラウンド 6 ピン 0V

-

58

VDD33

-

ディジタル電源 33 ピン Typ. 3.3V (3.13V ~ 3.47V)

-

59

SDIN6

I

シリアルディジタルデータ入力 6 ピン

VDD33

RX1

I

DIR データ入力 1 ピン

60

TRST

I

JTAG 入力ピン

VDD33

JX0

I

JX 入力 0 ピン (DSP2/3-JX0)

61

TCK

I

JTAG 入力ピン

VDD33

JX1

I

JX 入力 1 ピン (DSP2/3-JX1)

62

TDO

O

JTAG 出力ピン

VDD33

GPO1

O

汎用出力 1 ピン (DSP2-GP1)

63

TMS

I

JTAG 入力ピン

VDD33

JX2

I

JX 入力 2 ピン (DSP2/3-JX2)

64

TDI

I

JTAG 入力ピン

VDD33

JX3

I

JX 入力 3 ピン (DSP2/3-JX3)

※ 放熱のために裏面タブは必ず基板と半田接続してください。

[AK7707]

016011589-J-01-PB 2018/05

- 12 -

■ 使用しないピンの処理について

使用しない入出力ピンは下記の設定を行い、適切に処理してください。

Classification

Pin Name (Pin No.)

Setting

Digital

SDOUT6/DIT(1), SDOUT5/GPO3(5), DIRINT/RDY/GPO0(6),

SDOUT4(13), SDOUT3/GPO2(14),

ESDO/GPIO04(25),ESCLK/GPIO05(26),

ECSO/GPIO07(28),SO/SDA(33), STO/RDY(34), CLKO(36),

SDOUT2(41), SDOUT1(46), TDO/GPO1(62)

オープン

BICKE(3), LRCKE(4), SDIN5/DMDAT2(9), SDIN4/DMDAT1(10),

BICKD/DMCLK2(11), LRCKD/DMCLK1(12), SDIN3(15),

LRCKC(16), BICKC(17), GPIO00/SDIN7(18),

GPIO01/SDOUT7(19), GPIO02/SDIN8(23),

GPIO03/SDOUT8(24), ESDI/GPIO06(27), , CSN(30),

I2CFIL/SI(31), SCL/SCLK(32), SELE(35), BICKB(39),

LRCKB(40), SDIN2(42), SDIN1(45), LRCKA(47), BICKA(48),

TESTI1(55), RX0(56), TESTI2(57), SDIN6/RX1(59),

TRST/JX0(60), TCK/JX1(61), TMS/JX2(63), TDI/JX3(64),

VSS1 ~ 4,6に接続

Analog

XTO(49), TESTA1(53),TESTA2(54)

オープン

XTI(50)

VSS5に接続

Table 1. 使用しない入力ピンの処理

■ 入出力ピンとディジタル電源の関連

電源ピン

入出力ピン

TVDD1

(1.7~3.3V)

BICKA(48), LRCKA(47), SDOUT1(46), SDIN1(45), SDIN2(42), SDOUT2(41),

LRCKB(40), BICKB(39), CLKO(36), SELE(35),STO/RDY(34), SDA/SO(33),

SCL/SCLK(32), I2CFIL/SI(31), CSN(30), PDN(29)

TVDD2

(1.7~3.3V)

SDIN5/DMDAT2(9),SDIN4/DMDAT1(10),BICKD/DMCLK2(11),LRCKD/DMCLK1(12),

SDOUT4(13),SDOUT3/GPO2(14),SDIN3(15),LRCKC(16),BICKC(17),

GPIO00/SDIN7(18),GPIO01/SDOUT7(19),GPIO02/SDIN8(23),GPIO03/SDOUT8(24),

ESDO/GPIO04(25), ESCLK/GPIO05(26), ESDI/GPIO06(27), ECSO/GPIO07(28)

VDD33

(3.3V)

TESTI2(55), RX0(56) , SDIN6/RX1(59), TRST/JX0(60), TCK/JX1(61), TDO/GPO1(62),

TMS/JX2(63) , TDI/JX3(64) , SDOUT6/DIT(1) , TESTI1(2), BICKE(3) , LRCKE(4),

SDOUT5/GPO3(5),DIRINT/GPO0(6)

AVDD

(3.3V)

XTO(49), XTI(50), TESTA1(53), TESTA2(54)

Table 2. 入出力ピンとディジタル電源の関連

[AK7707]

016011589-J-01-PB 2018/05

- 13 -

■ パワーダウン時のピンの状態一覧

No

Pin Name

I/O

パワーダウン

時の状態

No

Pin Name

I/O

パワーダウン

時の状態

1

SDOUT6

O

“L”出力

32

SCL

I

Input

2

TESTI1

I

Input(プルダウン)

33

SDA

I/O

Input

3

BICKE

I/O

Input(プルダウン)

34

STO

O

“L”出力

4

LRCKE

I/O

Input(プルダウン)

35

SELE

I

Input

5

SDOUT5

O

“L”出力

36

CLKO

O

出力

6

DIRINT

O

“L”出力

39

BICKB

I/O

Input(プルダウン)

9

SDIN5

I

Input

40

LRCKB

I/O

Input(プルダウン)

10

SDIN4

I

Input

41

SDOUT2

O

“L”出力

11

BICKD

I/O

Input(プルダウン)

42

SDIN2

I

Input

12

LRCKD

I/O

Input(プルダウン)

45

SDIN1

I

Input

13

SDOUT4

O

“L”出力

46

SDOUT1

O

“L”出力

14

SDOUT3

O

“L”出力

47

LRCKA

I/O

Input(プルダウン)

15

SDIN3

I

Input

48

BICKA

I/O

Input(プルダウン)

16

LRCKC

I/O

Input(プルダウン)

49

XTO

O

SELE= “L”: “H”出力

SELE= “H”: XTIの反転

出力

17

BICKC

I/O

Input(プルダウン)

50

XTI

I

Input

18

GPIO00

I/O

Input(プルダウン)

53

TESTA1

I/O

“Hi-Z”出力

19

GPIO01

I/O

Input(プルダウン)

54

TESTA2

I/O

“Hi-Z”出力

23

GPIO02

I/O

Input(プルダウン)

55

TESTI2

I

Input(プルダウン)

24

GPIO03

I/O

Input(プルダウン)

56

RX0

I

Input

25

ESDO

I/O

“L”出力

59

SDIN6

I

Input

26

ESCLK

I/O

“L”出力

60

TRST

I

Input(プルダウン)

27

ESDI

I/O

Input(プルダウン)

61

TCK

I

Input(プルダウン)

28

ECSO

I/O

“H”出力

62

TDO

O

“L”出力

29

PDN

I

Input “L”入力

63

TMS

I

Input(プルダウン)

30

CSN

I

Input

64

TDI

I

Input(プルダウン)

31

I2CFIL

I

Input

Table 3. パワーダウン時のピンの状態一覧（電源立ち上げ後）

[AK7707]

016011589-J-01-PB 2018/05

- 14 -

6. 絶対最大定格

(VSS1~6 = 0V; * 1)

Parameter

Symbol

Min.

Max.

Unit

電源電圧

Analog

Digital1(Core)

Digital2(I/F)

Digital3(I/F)

Digital4(I/F)

Difference (VSS1 ~ VSS6) (* 1)

AVDD

VDD12

TVDD1

TVDD2

VDD33

ΔGND

-0.3

3.9

1.4

3.9

0.3

V

入力電流（除：電源ピン）

IIN

-

±10

mA

アナログ入力電圧 (* 2)

VINA

-0.3

(AVDD+0.3) or 3.9

V

ディジタル入力電圧 (* 3)

VIND1

-0.3

(TVDD1+0.3) or 3.9

V

ディジタル入力電圧 (* 4)

VIND2

-0.3

(TVDD2+0.3) or 3.9

V

ディジタル入力電圧 (* 5)

VIND3

-0.3

(VDD33+0.3) or 3.9

V

動作周囲温度

Ta

-40

85

ºC

保存温度

Tstg

-65

150

ºC

Notes:

* 1. すべての電圧はグラウンドに対する値です。VSS1 ~ VSS6は同電位にして下さい。

* 2. XTI pin のアナログ入力電圧のMax.値は,(AVDD+0.3)Vまたは3.9Vのどちらか低い方です。

* 3. SDIN1, SDIN2, LRCKA, BICKA, LRCKB, BICKB, SELE, SO/SDA, CSN, SI/I2CFIL, SCLK/SCL, PDN

pinsのディジタル入力電圧のMax.値は、(TVDD1+0.3)Vまたは3.9Vのどちらか低い方です。

* 4. SDIN3, , SDIN4/DMDAT1,SDIN5/DMDAT2, LRCKD/DMCLK2, BICKD/DMCLK1, GPIO00/SDIN7,

GPIO01/SDOUT7, GPIO02/SDIN8, GPIO03/SDOUT8, ESDO/GPIO04, ESCLK/GPIO05,

ESDI/GPIO06, ECSO/GPIO07, LRCKC, BICKC, pinsのディジタル入力電圧のMax.値は、

(TVDD2+0.3)Vまたは3.9Vのどちらか低い方です。

* 5., SDIN6/RX1, RX0, , TDI/JX3, TMS/JX2, TCK/JX1, TRST/JX0, LRCKE, BICKE, TESTI1, TESTI2

pinsのディジタル入力電圧のMax.値は、(VDD33+0.3)Vまたは3.9Vのどちらか低い方です。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は保

証されません。

[AK7707]

016011589-J-01-PB 2018/05

- 15 -

7. 推奨動作条件

(VSS1~6 = 0V; * 1)

Parameter

Symbol

Min.

Typ.

Max.

Unit

電源電圧

Analog

Digital (3.3V , I/F)

Digital (1.2V Core)

Digital (I/F)

AVDD

VDD33

VDD12

TVDD1

TVDD2

3.13

1.14

1.7

3.3

1.2

3.3

3.47

1.3

3.47

V

Notes:

* 6. TVDD2は最初に立ち上げる電源から供給してください。

* 7. すべての電源端子に電源を供給してください。

* 8. PDN pin = “L”の状態で各電源を立ち上げ、全ての電源が立ち上がった後、PDN pin = “H”にしてくだ

さい。

* 9. TVDD1, TVDD2の電圧供給レベルを変更する場合（例えば 1.8V→3.3V）は最初から立上げシーケ

ンスをやり直してください。

* 10. I

2

Cインタフェースを使用する場合、周辺デバイスが電源ONの状態でAK7707の電源をOFFにしな

いで下さい。また、SDA, SCL pinのプルアップ抵抗の接続先はTVDD1以下にして下さい。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので

ご注意下さい。

[AK7707]

016011589-J-01-PB 2018/05

- 16 -

8. 電気的特性

■ SRC

(Ta= 25C; VDD12= 1.2V, AVDD= VDD33= TVDD1= TVDD2= 3.3V; VSS1 ~ 6= 0V; 信号周波数= 1kHz;

24-bit Data; 測定周波数=20Hz ~ FSO/2)

SRC

Parameter

Symbol

Min.

Typ.

Max.

Unit

Resolution

24

bit

Input Sample Rate

FSI

8

192

(* 11)

kHz

Output Sample Rate

FSO

8

192

kHz

THD+N (Input=1kHz, 0dBFS)

Audioモード

FSO/FSI=192kHz/48kHz

FSO/FSI=44.1kHz/48kHz

FSO/FSI=48kHz/88.2kHz

FSO/FSI=48kHz/96kHz

FSO/FSI=44.1kHz/96kHz

FSO/FSI=48kHz/192kHz

FSO/FSI=8kHz/48kHz

Voiceモード

FSO/FSI=24kHz/32kHz

FSO/FSI=16kHz/24kHz

FSO/FSI=24kHz/44.1kHz

FSO/FSI=16kHz/44.1kHz

FSO/FSI=8kHz/32kHz

-122

-125

-122

-133

-116

-133

-130

-95

-98

-78

-69

-130

dB

Dynamic Range (Input=1kHz, -60dBFS)

Audioモード

FSO/FSI=192kHz/48kHz

FSO/FSI=44.1kHz/48kHz

FSO/FSI=48kHz/88.2kHz

FSO/FSI=48kHz/96kHz

FSO/FSI=44.1kHz/96kHz

FSO/FSI=48kHz/192kHz

FSO/FSI=8kHz/48kHz

Voiceモード

FSO/FSI=24kHz/32kHz

FSO/FSI=16kHz/24kHz

FSO/FSI=24kHz/44.1kHz

FSO/FSI=16kHz/44.1kHz

FSO/FSI=8kHz/32kHz

132

136

135

136

130

132

135

132

128

130

dB

Dynamic Range

(Input=1kHz, -60dBFS, A-weighted)

FSO/FSI=44.1kHz/48kHz

137

dB

Ratio between Input and Output Sample Rate

FSO/FSI

0.167

6

-

Note:

* 11. SRC1 ~ SRC4は、192kHzで動作させる場合、同時に2個までしか動作しません。

[AK7707]

016011589-J-01-PB 2018/05

- 17 -

■ SPDIF特性

(Ta= -40 ~ 85ºC, VDD33= 3.13 ~ 3.47V)

Parameter

Synmol

Min.

Typ.

Max.

Unit

RX0 input voltage level

(internally biased at VDD33 /2)

Input Hysteresis

Input Reference Voltage

Input resistance

Input Sampling Frequency

VIH

VIL

VTY

INVREF

Zin

fs

100

-INVREF

8

50

VDD33 /2

10

VDD33

-100

96

mV

V

k

kHz

■ デジタルマイクインタフェース

(AVDD=3.0~3.6V, TVDD=1.7~3.6V, VDD12=1.14~1.3V, AVSS=DVSS=0V, Ta= -40ºC ~ 85ºC;

CL=100pF)

Parameter

Symbol

Min.

Typ.

Max.

Unit

DMDAT1,DMDAT2

シリアルデータ入力ラッチセットアップ時間

tDMDS

50

ns

シリアルデータ入力ラッチホールド時間

tDMDH

0

ns

DMCLK1,DMCLK2

クロック周波数 (* 12)

fDMCK

0.5

64fs

6.2

MHz

デューティ比

dDMCK

40

50

60

%

Note:

* 12. クロック周波数は、SDDMIC1[2:0]bits/ SDDMIC2[2:0]bits/で選択されたサンプリングレート(fs)

で決まります。

■ 消費電流

(Ta= 25ºC; AVDD=3.0~3.47V(Typ.=3.3V, Max.=3.47V); VDD33=3.0 ~ 3.47V(Typ.=3.3V, Max.=3.47V);

VDD12=1.14 ~ 1.3V(Typ.=1.2V, Max.=1.3V); TVDD1=1.7 ~ 3.47V(Typ.=3.3V, Max.=3.47V);

TVDD2=1.7 ~ 3.47V(Typ.=3.3V, Max.=3.47V); VSS1 ~ 6= 0V)

Parameter

Symbol

Min.

Typ.

Max.

Unit

動作時消費電流 (* 13)

(PDN pin= “H”)

AVDD

8

15

mA

VDD33

6

12

mA

VDD12

220

650

mA

TVDD1

17

24

mA

TVDD2

12

18

mA

パワーダウン時消費電流

(PDN pin= “L”)

AVDD

100

uA

VDD33

10

uA

VDD12

3

mA

TVDD1

10

uA

TVDD2

10

uA

Note:

* 13. 消費電流値は使用周波数およびDSPプログラム内容によって変化します。

[AK7707]

016011589-J-01-PB 2018/05

- 18 -

9. ディジタルフィルタ特性

■ SRC 部

Audioモード

(Ta= -40 ~ 85ºC; VDD12=1.14 ~ 1.3V; AVDD=3.13 ~ 3.47V; VDD33=3.13 ~ 3.47V; TVDD1=1.7 ~ 3.47V;

TVDD2=1.7 ~ 3.47V; VSS1 ~ 6= 0V)

Notes:

* 14. SRCブロック単体での値です。入力と出力の位相ずれがない時の、SRCへデータが入力された後の入力

側LRCKの立ち上がりから、データを出力する前の出力側LRCK立ち上がりまでの時間です。

Parameter

Symbol

Min.

Typ.

Max.

Unit

通過域

-0.01dB

0.980≦FSO/FSI≦6.000

PB

0

0.4583FSI

kHz

-0.01dB

0.900≦FSO/FSI＜0.990

PB

0

0.4167FSI

kHz

-0.01dB

0.533≦FSO/FSI＜0.909

PB

0

0.2182FSI

kHz

-0.01dB

0.490≦FSO/FSI＜0.539

PB

0

0.2177FSI

kHz

-0.01dB

0.450≦FSO/FSI＜0.495

PB

0

0.1948FSI

kHz

-0.01dB

0.225≦FSO/FSI＜0.455

PB

0

0.1312FSI

kHz

-0.50dB

0.167≦FSO/FSI＜0.227

PB

0

0.0658FSI

kHz

阻止域

0.980≦FSO/FSI≦6.000

SB

0.5417FSI

kHz

0.900≦FSO/FSI＜0.990

SB

0.5021FSI

kHz

0.533≦FSO/FSI＜0.909

SB

0.2974FSI

kHz

0.490≦FSO/FSI＜0.539

SB

0.2812FSI

kHz

0.450≦FSO/FSI＜0.495

SB

0.2604FSI

kHz

0.225≦FSO/FSI＜0.455

SB

0.1802FSI

kHz

0.167≦FSO/FSI＜0.227

SB

0.0970FSI

kHz

通過域リップル

0.225≦FSO/FSI≦6.000

PR

±0.01

dB

0.167≦FSO/FSI＜0.227

PR

±0.50

dB

阻止域減衰量

0.450≦FSO/FSI≦6.000

SA

95.2

dB

0.167≦FSO/FSI＜0.455

SA

85.0

dB

群遅延 (Ts=1/fs)

(* 14)

GD

67

(55/FSI+12/FSO)

Ts

[AK7707]

016011589-J-01-PB 2018/05

- 19 -

Voiceモード

(Ta= -40 ~ 85ºC; VDD12=1.14 ~ 1.3V; AVDD=3.13 ~ 3.47V; VDD33=3.13 ~ 3.47V; TVDD1=1.7 ~ 3.47V;

TVDD2=1.7 ~ 3.47V; VSS1 ~ 6= 0V)

Echo Cancellerモード

(Ta= -40 ~ 85ºC; VDD12=1.14 ~ 1.3V; AVDD=3.13 ~ 3.47V; VDD33=3.13 ~ 3.47V; TVDD1=1.7 ~ 3.47V;

TVDD2=1.7 ~ 3.47V; VSS1 ~ 6= 0V)

Note:

* 15. 入力と出力の位相ずれがない時の、SRCへデータが入力された後の入力側LRCKの立ち上がりか

ら、データを出力する前の出力側LRCK立ち上がりまでの時間です。

Note:

* 16. SRCブロック単体での値です。入力と出力の位相ずれがない時の、SRCへデータが入力された後の

入力側LRCKの立ち上がりから、データを出力する前の出力側LRCK立ち上がりまでの時間です。

Parameter

Symbol

Min.

Typ.

Max.

Unit

通過域

-0.01dB

0.980≦FSO/FSI≦6.000

PB

0

0.4583FSI

kHz

-0.01dB

0.900≦FSO/FSI＜0.990

PB

0

0.4167FSI

kHz

-0.50dB

0.711≦FSO/FSI＜0.910

PB

0

0.3420FSI

kHz

-0.50dB

0.653≦FSO/FSI＜0.718

PB

0

0.3007FSI

kHz

-0.50dB

0.450≦FSO/FSI＜0.660

PB

0

0.2230FSI

kHz

-0.50dB

0.327≦FSO/FSI＜0.455

PB

0

0.1417FSI

kHz

-0.50dB

0.225≦FSO/FSI＜0.330

PB

0

0.1018FSI

kHz

-0.50dB

0.167≦FSO/FSI＜0.227

PB

0

0.0658FSI

kHz

阻止域

0.980≦FSO/FSI≦6.000

SB

0.5417FSI

kHz

0.900≦FSO/FSI＜0.990

SB

0.5021FSI

kHz

0.711≦FSO/FSI＜0.910

SB

0.3735FSI

kHz

0.653≦FSO/FSI＜0.718

SB

0.3320FSI

kHz

0.450≦FSO/FSI＜0.660

SB

0.2490FSI

kHz

0.327≦FSO/FSI＜0.455

SB

0.1660FSI

kHz

0.225≦FSO/FSI＜0.330

SB

0.1248FSI

kHz

0.167≦FSO/FSI＜0.227

SB

0.0970FSI

kHz

通過域リップル

0.900≦FSO/FSI≦6.000

PR

±0.01

dB

0.167≦FSO/FSI≦0.539

PR

±0.50

dB

阻止域減衰量

0.900≦FSO/FSI≦6.000

SA

95.2

dB

0.653≦FSO/FSI＜0.909

SA

90.0

dB

0.450≦FSO/FSI≦0.660

SA

70.0

dB

0.167≦FSO/FSI＜0.455

SA

60.0

dB

群遅延 (Ts=1/fs)

GD

67

(55FSI+12FSO)

Ts

Parameter

Symbol

Min.

Typ.

Max.

Unit

通過域

-0.01dB

0.167≦FSO/FSI≦6.000

PB

0

0.4583FSI

kHz

阻止域

0.167≦FSO/FSI≦6.000

SB

0.5417FSI

kHz

通過域リップル

0.167≦FSO/FSI≦6.000

PR

±0.01

dB

阻止域減衰量

0.167≦FSO/FSI≦6.000

SA

95.2

dB

群遅延 (Ts=1/fs)

GD

67

(55/FSI+12/FSO)

Ts

[AK7707]

016011589-J-01-PB 2018/05

- 20 -

10. DC特性

■ DC特性

(Ta= -40 ~ 85ºC; VDD12=1.14 ~ 1.3V; AVDD=3.13 ~ 3.47V; VDD33=3.13 ~ 3.47V; TVDD1=1.7 ~ 3.47V;

TVDD2=1.7 ~ 3.47V; VSS1 ~ 6= 0V)

Parameter

Symbol

Min.

Typ.

Max.

Unit

ハイレベル入力電圧1 (* 17)

VIH1

80%TVDD1

V

ローレベル入力電圧1 (* 17)

VIL1

20%TVDD1

V

ハイレベル入力電圧2 (* 18)

VIH2

80%TVDD2

V

ローレベル入力電圧2 (* 18)

VIL2

20%TVDD2

V

ハイレベル入力電圧2 DMDAT1/2

VIH2DM

65%TVDD2

V

ローレベル入力電圧2 DMDAT1/2

VIL2DM

35%TVDD2

V

ハイレベル入力電圧3 (* 19)

VIH3

80%VDD33

V

ローレベル入力電圧3 (* 19)

VIL3

20%VDD33

V

ハイレベル入力電圧A (* 20)

VIHA

80%AVDD

V

ローレベル入力電圧A (* 20)

VILA

20%AVDD

V

SCL, SDAハイレベル入力電圧

VIH4

70%TVDD1

V

SCL, SDAローレベル入力電圧

VIL4

30%TVDD1

V

ハイレベル出力電圧Iout= -100A (* 17)

VOH1

TVDD1-0.3

V

ローレベル出力電圧Iout= 100A (* 17)

VOL1

0.3

V

ハイレベル出力電圧Iout= -100A (* 18)

VOH2

TVDD2-0.3

V

ローレベル出力電圧Iout= 100A (* 18)

VOL2

0.3

V

ハイレベル出力電圧Iout= -100A (* 19)

VOH3

VDD33-0.3

V

ローレベル出力電圧Iout= 100A (* 19)

VOL3

0.3

V

SCL,SDA

ローレベル

出力電圧

Fast Mode

TVDD2≧2.0V (Iout= 3mA)

VOL4

0.4

V

TVDD2＜2.0V (Iout= 3mA)

VOL4

20%TVDD1

V

Fast Mode Plus

TVDD2≧2.0V (Iout= 10mA)

(* 21)

VOL4

0.4

V

TVDD2＜2.0V (Iout= 3mA)

VOL4

20%TVDD1

V

入力リーク電流 (* 22)

Iin

±10

A

入力リーク電流プルダウン抵抗付きピン (* 23)

Iid

80

A

43

kΩ

入力リーク電流 XTI pin

lix

±10

A

Notes:

* 17. SDIN1, SDIN2, SDOUT1, SDOUT2, LRCKA, BICKA, LRCKB, BICKB CLKO, PDN, SCLK, SO,

CSN, SI/I2CFIL, STO/RDY, SELE pinに対応します。SCL, SDA pinは除きます。

* 18. SDIN3, SDIN4/DMDAT1, SDIN5/DMDAT2, LRCKD/DMCLK1, BICKD/DMCLK2, SDOUT3/GPO2,

SDOUT4, SDIN5, LRCKC, BICKC, LRCKD, GPIO0/SDIN7, GPIO01/SDOUT7, GPIO02/SDIN8,

GPIO03/SDOUT8, ESDO/GPIO04, ESCLK/GPIO05, ESDI/GPIO06, ECSO/GPIO07 pinに対応しま

す。

* 19. TDO / GPO1, TDI/JX3, TMS/JX2, TCK/JX1, TRST/JX0, SDIN6/RX1, RX0, SDOUT5/GPO3,

DIRINT/GPO0, SDOUT6/DIT, LRCKE, BICKE, TESTI1, TESTI2 pinに対応します。

* 20. 外部入力時のXTI pinに対応します。

* 21. 347Ω以上の抵抗でプルアップしてTVDD2に接続してください。

* 22. プルダウン抵抗付ピン, XTI pinを除きます｡

* 23. プルダウン抵抗付ピン (Typ. 43 kΩ @3.3V))はTESTI1, BICKE, LRCKE, BICKD/DMCLK2,

LRCKD/DMCLK1, LRCKC, BICKC.GPIO00/SDIN7, GPIO01/SDOUT7, GPIO02/SDIN8,

GPIO03/SDOUT8, ESDO/GPIO04, ESCLK/GPIO05, ESDI/GPIO06, ECSO/GPIO07,

BICKB,LRCKB, LRCKA,BICKA, TESTI2, TRST/JX0, TCK/JX1, TMS/JX2, TDI,JX3 pinです｡

ページが読み込まれています...

AKM AK7707VQ 仕様

AKM AK7707VQ 仕様

関連論文

その他のドキュメント