2. AKM
  3. AK4556VT

AKM AK4556VT 仕様

  • こんにちは！AKM AK4556 データシートの内容を読み込みました。この高性能A/D、D/Aコンバータに関するご質問にお答えします。サンプリング周波数、S/N比、パッケージ、電源電圧、消費電流など、様々な仕様についてご質問ください。
  • AK4556のサンプリング周波数は？
    AK4556のS/N比は？
    AK4556のパッケージは？
    AK4556の電源電圧は？
    AK4556の消費電流は？
[AK4556]
MS0559-J-01 2015/10
- 1 -
概 要
AK4556はディジタルオーディオ機器用に開発された低電圧 24bit 192kHz対応のA/D, D/Aコンバータで
す。低電圧動作で、S/NはADC、DACそれぞれ103dB,106dBを達成しています。サンプリング周波数は
216kHzまでサポートしています。スイッチト・キャパシタフィルタ(SCF)技術の採用によりクロックジ
ッタによるS/Nの劣化は殆どありません。アナログ入出力はシングルエンドになっており、外付け部品
をほとんど必要としません。また、AK4556は20-pin TSSOPパッケージを採用しており、機器の小型化
には最適です。
特 長
シングルエンド ADC
- DC-offset キャンセル用HPF内蔵 (fc = 1Hz @ fs=48kHz)
- S/(N+D): 91dB@VA=3.0V
- Dynamic Range, S/N: 103dB@VA=3.0V
シングルエンド DAC
- ディジタルディエンファシスフィルタ内蔵(32kHz, 44.1kHz, 48kHz)
- S/(N+D): 90dB@VA=3.0V
- Dynamic Range, S/N: 106dB@VA=3.0V
オーディオ I/F フォーマット: MSB First, 2’s Complement
- ADC: 24bit MSB justified or I
2
S compatible
- DAC: 24bit MSB justified, 24bit LSB justified or I
2
S compatible
入出力レベル: ADC = 2.1Vpp @ VA=3.0V
DAC = 2.1Vpp @ VA=3.0V
マスタ / スレーブモード
サンプリングレート:
- Normal Speed: 8kHz to 54kHz (256fs or 512fs)
8kHz to 48kHz (384fs or 768fs)
- Double Speed: 54kHz to 108kHz (256fs)
48kHz to 96kHz (384fs)
- Quad Speed: 108kHz to 216kHz (128fs)
96kHz to 192kHz 192fs)
マスタクロック:
- スレーブモード: 256fs, 384fs, 512fs or 768fs (Normal Speed)
256fs or 384fs (Double Speed)
128fs or 192fs (Quad Speed)
- マスタモード: 256fs or 512fs (Normal Speed)
256fs (Double Speed)
128fs (Quad Speed)
電源電圧: 2.4 to 3.6V (Normal Speed, Double Speed)
2.7 to 3.6V (Quad Speed)
消費電流: 27.5mA
Ta = -40 to 85°C
小型パッケージ: 20-pin TSSOP
AK4552上位互換
3V 192kHz 24Bit  CODEC
AK4556
[AK4556]
MS0559-J-01 2015/10
- 2 -
Modulator
MCLK
VA
VSS
LOUT
LRCK
BCLK
VCOM

Modulator
Decimation
Filter
Serial I/O
Interface
Common Voltage
SDTO

Decimation
Filter
SDTI
CKS3
Clock
Divider
ROUT
8X
Interpolator
8X
Interpolator
Modulator
Modulator
PDN
LPF
LPF
CKS2
VD
CKS1
CKS0
DEM0
DEM1
Figure 1. Block Diagram
■ AK4552との主な相違点
1. 機能
Function
AK4552
AK4556
fs (max)
100kHz
216kHz
HFP Cut-off
3.7Hz @ fs = 48kHz
1Hz @ fs = 48kHz
HPF Disable
No
Yes
ADC
Input Level
0.617 x VA
0.7 x VA
Input Resistance
34k @ fs = 44.1kHz, 24k @ fs = 96kHz
8k@ fs = 48kHz, 96kHz, 192kHz
Init Cycle
2081/fs
4134/fs @ Normal Speed, Slave mode
S/(N+D)
89dB
91dB
DR, S/N
97dB
103dB
DF
SA
65dB
68dB
SB
29.4kHz
28kHz
GD
17/fs
18/fs
DAC
Output Level
0.583 x VA
0.7 x VA
Road Resistance
10k
5k
S/(N+D)
88dB
90dB
DR, S/N
100dB
106dB
DF
SA
43dB
54dB
GD
15.4/fs
21/fs
MCLK (Slave)
256/384/512/768fs @ Normal Speed
256/384/512/768fs @ Normal Speed
256/384fs @ Double Speed
128/192fs @ Double Speed Monitor
256/384fs @ Double Speed
64/96/128/192fs @ Quad Speed Monitor
128/192fs @ Quad Speed
Monitor Mode
Yes (Double / Quad)
No
M/S mode
Slave
Master / Slave
Audio I/F
ADC
24bit MSB justified
24bit MSB justified / I
2
S
DAC
24bit LSB justified
24bit MSB justified /24bit LSB justified / I
2
S
Idd (Vdd=3V)
14mA
27.5mA
VDD
2.4V to 4.0V
2.4V to 3.6V (Normal/Double Speed)
2.7V to 3.6V (Quad Speed)
Package
16TSSOP
(5.0mm x 6.4mm, 0.65mm Pitch)
20TSSOP
(6.5mm x 6.4mm, 0.65mm Pitch)
[AK4556]
MS0559-J-01 2015/10
- 3 -
2. ピン配置
1
RIN
LIN
VA
VSS
VD
DEM0
DEM1
SDTO
Top
View
2
3
4
5
6
7
8
ROUT
LOUT
PDN
BCLK
MCLK
LRCK
SDTI
20
19
18
17
16
15
14
13
VCOM
CKS0
CSK1
9
10
CKS3
CSK2
12
11
AK4552
AK4556
[AK4556]
MS0559-J-01 2015/10
- 4 -
■ オーダリングガイド
AK4556VT -40 +85C 20-pin TSSOP (0.65mm pitch)
AKD4556 AK4556評価用ボード
■ ピン配置
1
RIN
LIN
VA
VSS
VD
DEM0
DEM1
SDTO
Top
View
2
3
4
5
6
7
8
ROUT
LOUT
PDN
BCLK
MCLK
LRCK
SDTI
20
19
18
17
16
15
14
13
VCOM
CKS0
CSK1
9
10
CKS3
CSK2
12
11
[AK4556]
MS0559-J-01 2015/10
- 5 -
ピン／機能
No.
ピ ン 名
I/O
機 能
1
RIN
I
Rch Analog Input Pin
2
LIN
I
Lch Analog Input Pin
3
VSS
-
Ground Pin
4
VA
-
Analog Power Supply Pin
5
VD
-
Digital Power Supply Pin
6
DEM0
I
De-emphasis Control Pin
7
DEM1
I
De-emphasis Control Pin
8
SDTO
O
Audio Serial Data Output Pin
When PDN pin is “L”, SDTO pin outputs “L”.
9
CKS0
I
Mode Setting Pin #0
10
CSK1
I
Mode Setting Pin #1
11
CSK2
I
Mode Setting Pin #2
12
CSK3
I
Mode Setting Pin #3
13
SDTI
I
Audio Serial Data Input Pin
14
LRCK
I/O
Input/Output Channel Clock Pin
When PDN pin is “L”, LRCK outputs “L” in master mode.
15
MCLK
I
Master Clock Input Pin
16
BCLK
I/O
Audio Serial Data Clock Pin
When PDN pin is “L”, BCLK outputs “L” in master mode.
17
PDN
I
Power-Down & Reset Mode Pin
“L”: Power-down and Reset, “H”: Normal operation
The AK4556 should be reset once by bringing PDN pin = “L”.
18
VCOM
O
Common Voltage Output Pin, 0.5 x VA
19
LOUT
O
Lch Analog Output Pin
When PDN pin is “L”, LOUT pin becomes Hi-Z.
20
ROUT
O
Rch Analog Output Pin
When PDN pin is “L”, ROUT pin becomes Hi-Z.
Note: アナログ入力ピン(LIN, RIN)以外の全てのディジタル入力ピンは、フローティングにしないで下さい。
■ 使用しないピンの処理
使用しない入力ピンは下記の設定を行い、適切に処理して下さい。
区分
ピン名
設定
Analog Input
LIN, RIN
オープン
Analog Output
LOUT, ROUT
オープン
[AK4556]
MS0559-J-01 2015/10
- 6 -
絶対最大定格
(VSS=0V; Note 1)
Parameter
Symbol
Min.
Max.
Unit
Power Supplies
Analog
Digital
VA
VD
-0.3
-0.3
4.6
4.6
V
V
Input Current (Any Pin Except Supplies)
IIN
-
10
mA
Analog Input Voltage (LIN, RIN pin)
VINA
-0.3
VA+0.3
V
Digital Input Voltage (Note 2)
VIND
-0.3
VD+0.3
V
Ambient Temperature (power applied)
Ta
-40
85
C
Storage Temperature
Tstg
-65
150
C
Note 1. 電圧は全てグランドピンに対する値です。
Note 2. DEM1, DEM0, CKS3, CKS2, CKS1, CKS0, SDTI, LRCK, BCLK, MCLK, PDN pin
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また、通常の動作は保証されません。
推奨動作条件 (Normal/Double Speed)
(VSS=0V; Note 1)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Power Supplies (Note 3)
Analog
Digital
Difference
VA
VD
VD - VA
2.4
2.4
-
3.0
3.0
-
3.6
3.6
0.3
V
V
V
推奨動作条件(Quad Speed)
(VSS=0V; Note 1)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Power Supplies (Note 3)
Analog
Digital
Difference
VA
VD
VD - VA
2.7
2.7
-
3.0
3.0
-
3.6
3.6
0.3
V
V
V
Note 1. 電圧は全てグランドピンに対する値です。
Note 3. VAとVDの電源立ち上げシーケンスを考慮する必要はありません。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分
ご注意下さい。
[AK4556]
MS0559-J-01 2015/10
- 7 -
アナログ特性
(Ta=25C; VA=VD=3.0V; VSS=0V; fs=48kHz, 96kHz, 192kHz; Signal Frequency=1kHz; BCLK=64fs; Data=24bit
Measurement frequency=20Hz 20kHz at fs=48kHz, 40Hz 40kHz at fs=96kHz, 40Hz 40kHz at fs=192kHz; unless
otherwise specified)
Parameter
Min.
Typ.
Max.
Unit
ADC Analog Input Characteristics:
Resolution
-
-
24
Bits
Input Voltage (Note 4)
1.9
2.1
2.3
Vpp
S/(N+D)
fs=48kHz
1dBFS
82
91
-
dB
BW=20kHz
60dBFS
-
40
-
dB
fs=96kHz
1dBFS
80
90
-
dB
BW=40kHz
60dBFS
-
37
-
dB
fs=192kHz
1dBFS
-
90
-
dB
BW=40kHz
60dBFS
-
37
-
dB
DR (60dBFS with A-weighted)
95
103
-
dB
S/N (A-weighted)
95
103
-
dB
Input Resistance
6
8
-
k
Interchannel Isolation
90
110
-
dB
Interchannel Gain Mismatch
-
0.1
0.5
dB
Gain Drift
-
100
-
ppm/C
Power Supply Rejection (Note 8)
-
50
-
dB
DAC Analog Output Characteristics:
Resolution
-
-
24
Bits
Output Voltage (Note 5)
1.9
2.1
2.3
Vpp
S/(N+D)
fs=48kHz
0dBFS
80
90
-
dB
BW=20kHz
60dBFS
-
43
-
dB
fs=96kHz
0dBFS
78
88
-
dB
BW=40kHz
60dBFS
-
40
-
dB
fs=192kHz
0dBFS
-
88
-
dB
BW=40kHz
60dBFS
-
40
-
dB
DR (60dBFS with A-weighted)
98
106
-
dB
S/N (A-weighted)
98
106
-
dB
Load Capacitance (Note 6)
-
-
30
pF
Load Resistance (Note 7)
5
-
-
k
Interchannel Isolation
90
110
-
dB
Interchannel Gain Mismatch
-
0.1
0.5
dB
Gain Drift
-
100
-
ppm/C
Power Supply Rejection (Note 8)
-
50
-
dB
Note 4. アナログ入力電圧のフルスケール値（0dB）です。VA電圧に比例します。
Vin = 0.7 x VA (Vpp).
Note 5. アナログ出力電圧のフルスケール値（0dB）です。VA電圧に比例します。
Vout = 0.7 x VA (Vpp).
Note 6. LOUT/ROUTが容量性負荷を駆動する場合は、直列抵抗220を挿入して下さい。この場合、400pFま
で駆動可能です。
Note 7. AC負荷に対して。
Note 8. VCOM pin と VSS pinの間に、2.2Fと0.1Fを並列接続し、VA, VDに1kHz, 50mVppの正弦波を重畳し
た場合です。
[AK4556]
MS0559-J-01 2015/10
- 8 -
Parameter
Min.
Typ.
Max.
Unit
Power Supplies
Power Supply Current
Normal Operation (PDN pin = “H”)
VA
-
19.5
29
mA
VD
fs=48kHz
-
8
12
mA
(Note 9)
fs=96kHz
-
11
17
mA
fs=192kHz
-
14
21
mA
Power down mode (PDN pin = “L”) (Note 10)
VA+VD
-
10
100
A
Note 9. スレーブモード時の値です。マスタモード時は、8.3mA (typ.) @ fs=48kHz, 11.6mA (typ.) @ fs=96kHz,
15.2mA (typ.) @ fs=192kHzです。
Note 10.全てのディジタル入力ピンをVDまたはVSSに固定した時の値です。
フィルタ特性(fs=48kHz)
(Ta= -40 +85C; VA, VD=2.4 3.6V; DEM=OFF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
ADC Digital Filter (Decimation LPF):
Passband (Note 11)
0.1dB
0.2dB
3.0dB
PB
0
-
-
-
20.0
23.0
18.9
-
-
kHz
kHz
kHz
Stopband (Note 11)
SB
28
-
-
kHz
Passband Ripple
PR
-
-
0.04
dB
Stopband Attenuation
SA
68
-
-
dB
Group Delay Distortion
GD
-
0
-
s
Group Delay (Note 12)
GD
-
18
-
1/fs
ADC Digital Filter (HPF):
Frequency Response (Note 11)
3dB
0.1dB
FR
-
-
1.0
6.5
-
-
Hz
Hz
DAC Digital Filter (LPF):
Passband (Note 11)
0.06dB
6.0dB
PB
0
-
-
24.0
21.8
-
kHz
kHz
Stopband (Note 11)
SB
26.2
-
-
kHz
Passband Ripple
PR
-
-
0.02
dB
Stopband Attenuation
SA
54
-
-
dB
Group Delay Distortion
GD
-
0
-
s
Group Delay (Note 12)
GD
-
21
-
1/fs
DAC Digital Filter + Analog Filter:
Frequency Response (Note 13)
20kHz
FR
-
-0.1
-
dB
[AK4556]
MS0559-J-01 2015/10
- 9 -
フィルタ特性(fs=96kHz)
(Ta= -40 +85C; VA, VD=2.4 3.6V; DEM=OFF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
ADC Digital Filter (Decimation LPF):
Passband (Note 11)
0.1dB
0.2dB
3.0dB
PB
0
-
-
-
40.0
46.0
37.8
-
-
kHz
kHz
kHz
Stopband (Note 11)
SB
56
-
-
kHz
Passband Ripple
PR
-
-
0.04
dB
Stopband Attenuation
SA
68
-
-
dB
Group Delay Distortion
GD
-
0
-
s
Group Delay (Note 12)
GD
-
18
-
1/fs
ADC Digital Filter (HPF):
Frequency Response (Note 11)
3dB
0.1dB
FR
-
-
2.0
13.0
-
-
Hz
Hz
DAC Digital Filter (LPF):
Passband (Note 11)
0.06dB
6.0dB
PB
0
-
-
48.0
43.6
-
kHz
kHz
Stopband (Note 11)
SB
52.4
-
-
kHz
Passband Ripple
PR
-
-
0.02
dB
Stopband Attenuation
SA
54
-
-
dB
Group Delay Distortion
GD
-
0
-
s
Group Delay (Note 12)
GD
-
21
-
1/fs
DAC Digital Filter + Analog Filter:
Frequency Response (Note 13)
40kHz
FR
-
-0.3
-
dB
フィルタ特性(fs=192kHz)
(Ta= -40 +85C; VA, VD=2.7 3.6V; DEM=OFF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
ADC Digital Filter (Decimation LPF):
Passband (Note 11)
0.1dB
0.2dB
3.0dB
PB
0
-
-
-
57.0
90.3
56.6
-
-
kHz
kHz
kHz
Stopband (Note 11)
SB
112
-
-
kHz
Passband Ripple
PR
-
-
0.02
dB
Stopband Attenuation
SA
70
-
-
dB
Group Delay Distortion
GD
-
0
-
s
Group Delay (Note 12)
GD
-
18
-
1/fs
ADC Digital Filter (HPF):
Frequency Response (Note 11)
3dB
0.1dB
FR
-
-
4.0
26.0
-
-
Hz
Hz
DAC Digital Filter (LPF):
Passband (Note 11)
0.06dB
6.0dB
PB
0
-
-
96.0
87.0
-
kHz
kHz
Stopband (Note 11)
SB
104.9
-
-
kHz
Passband Ripple
PR
-
-
0.02
dB
Stopband Attenuation
SA
54
-
-
dB
Group Delay Distortion
GD
-
0
-
s
Group Delay (Note 12)
GD
-
21
-
1/fs
DAC Digital Filter + Analog Filter:
Frequency Response (Note 13)
40kHz
FR
-
-0.3
-
dB
[AK4556]
MS0559-J-01 2015/10
- 10 -
Note 11. 各振幅特性の周波数はfs (システムサンプリングレート)に比例します。例えば、fs=48kHz時の場合、
ADCの0.1dBにおけるPassbandは0.39375 fsです。DACの0.06dBにおけるPassbandは0.45412 x fsで
す。
Note 12. ディジタルフィルタによる遅延演算で、アナログ信号が入力されてから両チャネルの24ビットデー
タがADC出力レジスタにセットされるまでの時間です。DAC部は24bitデータが入力レジスタにセッ
トされてからアナログ信号が出力されるまでの時間です。
Note 13. 1kHzを基準にした値です。
DC 特性
(Ta=-40 +85C; VA, VD=2.4 3.6V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
High-Level Input Voltage
Low-Level Input Voltage
VIH
VIL
70VD
-
-
-
-
30VD
V
V
High-Level Output Voltage (Iout = -100A)
Low-Level Output Voltage (Iout = 100A)
VOH
VOL
VD-0.5
-
-
-
-
0.5
V
V
Input Leakage Current
Iin
-
-
10
A
[AK4556]
MS0559-J-01 2015/10
- 11 -
スイッチング特性
(Ta=-40 +85C; VA, VD=2.4 3.6V; C
L
=20pF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Master Clock Timing (MCLK)
Frequency: 128fs, 256fs, 512fs
192fs, 384fs, 768fs
Pulse Width Low
Pulse Width High
fCLK
fCLK
tCLKL
tCLKH
2.048
3.072
0.4/fCLK
0.4/fCLK
-
-
-
-
27.648
36.864
-
-
MHz
MHz
ns
ns
LRCK (VA, VD = 2.4V3.6V)
Frequency
Normal Speed: 256fs, 512fs
384fs, 768fs
fs
fs
8
8
-
-
54
48
kHz
kHz
Double Speed: 256fs
384fs
fs
fs
54
48
-
-
108
96
kHz
kHz
Duty Cycle
Slave mode
Master mode
45
-
-
50
55
-
%
%
LRCK (VA, VD = 2.7V3.6V)
Frequency
Quad Speed: 128fs
192fs
fs
fs
108
96
-
-
216
192
kHz
kHz
Duty Cycle
Slave mode
Master mode
45
-
-
50
55
-
%
%
Audio Interface Timing
Slave mode (VA, VD = 2.4V 2.7V)
BCLK Period: Normal Speed
Double Speed
BCLK Pulse Width Low
Pulse Width High
LRCK Edge to BCLK “” (Note 14)
BCLK “” to LRCK Edge (Note 14)
LRCK to SDTO (MSB) (Except I
2
S mode)
BCLK “” to SDTO
SDTI Hold Time
SDTI Setup Time
tBCK
tBCK
tBCKL
tBCKH
tLRB
tBLR
tDLR
tBSD
tSDH
tSDS
1/128fs
1/64fs
60
60
20
20
-
-
20
20
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
40
40
-
-
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Slave mode (VA, VD = 2.7V 3.6V)
BCLK Period: Normal Speed
Double / Quad Speed
BCLK Pulse Width Low
Pulse Width High
LRCK Edge to BCLK “” (Note 14)
BCLK “” to LRCK Edge (Note 14)
LRCK to SDTO (MSB) (Except I
2
S mode)
BCLK “” to SDTO
SDTI Hold Time
SDTI Setup Time
tBCK
tBCK
tBCKL
tBCKH
tLRB
tBLR
tDLR
tBSD
tSDH
tSDS
1/128fs
1/64fs
33
33
20
20
-
-
13
13
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
20
20
-
-
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Note 14. この規格値はLRCKのエッジとBCLKの “”が重ならないように規定しています。
[AK4556]
MS0559-J-01 2015/10
- 12 -
スイッチング特性 (つづき)
(Ta=-40 +85C; VA, VD=2.4 3.6V; C
L
=20pF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Master mode (VA, VD = 2.4V 2.7V)
BCLK Frequency
BCLK Duty
BCLK “” to LRCK
BCLK “” to SDTO
SDTI Hold Time
SDTI Setup Time
fBCK
dBCK
tMBLR
tBSD
tSDH
tSDS
-
-
20
20
20
20
64fs
50
-
-
-
-
-
-
40
40
-
-
Hz
%
ns
ns
ns
ns
Master mode (VA, VD = 2.7V 3.6V)
BCLK Frequency
BCLK Duty
BCLK “” to LRCK
BCLK “” to SDTO
SDTI Hold Time
SDTI Setup Time
fBCK
dBCK
tMBLR
tBSD
tSDH
tSDS
-
-
20
20
13
13
64fs
50
-
-
-
-
-
-
20
20
-
-
Hz
%
ns
ns
ns
ns
Reset Timing
PDN Pulse Width (Note 15)
tPW
150
-
-
ns
PDN “” to SDTO valid (Note 16)
Slave Mode Noraml Speed
tPWV
-
4134
-
1/fs
Double Speed
tPWV
-
8262
-
1/fs
Quad Speed
tPWV
-
16518
-
1/fs
Master Mode Normal Speed
tPWV
-
4131
-
1/fs
Double Speed
tPWV
-
8259
-
1/fs
Quad Speed
tPWV
-
16515
-
1/fs
Note 15. AK4556はPDN pin = “L”でリセットされます。
Note 16. PDN pinを立ち上げてからのLRCKクロックの“”の回数です。
■ タイミング波形
MCLK
1/fCLK
tCLKH tCLKL
VIH
VIL
LRCK
1/fs
VIH
VIL
BCLK
tBCK
VIH
VIL
tBCKH tBCKL
Figure 2. Clock Timing
[AK4556]
MS0559-J-01 2015/10
- 13 -
VIH
VIH
LRCK
VIL
VIH
BCLK
tBLR
VIL
tLRB
tDLR tBSD
SDTO
VIL
50%VD
tSDS
tSDH
SDTI
Figure 3. Audio Data Input/Output Timing (Slave mode)
VIH
LRCK
50%VD
BCLK
tMBLR
tBSD
SDTO
VIL
50%VD
tSDS
tSDH
SDTI
50%VD
Figure 4. Audio Data Input/Output Timing (Master mode)
PDN
SDTO
VIL
tPWV
tPW
50%VD
Figure 5. Reset Timing
[AK4556]
MS0559-J-01 2015/10
- 14 -
動作説明
システムクロック
AK4556に必要とされるクロックは、MCLK, BCLK, LRCKです。MCLKとLRCKは同期する必要はありますが、
位相を合わせる必要はありません。Table 1に標準のオーディオレートに対してAK4556に必要とされるMCLK
の周波数を示します。CKS3-0 pin (Table 3)でMCLK周波数、BCLK周波数、HPFのON/OFF、及びマスタ/スレ
ーブモードを設定します。MCLKが192fs, 384fs, 768fsの場合、サンプリング周波数はバリピッチに対応して
いません(Table 2)。
スレーブモードでの動作時(PDN pin = “H”)は、各外部クロック(MCLK, BCLK, LRCK)を止めてはいけません。
これらのクロックが供給されない場合、内部にダイナミックなロジックを使用しているため、過電流が流れ
動作が異常になる可能性があります。クロックを止める場合はパワーダウン状態(PDN pin = “L”)にして下さ
い。マスタモードではパワーダウン時以外は、外部クロック(MCLK)を供給して下さい。
fs
MCLK
128fs
192fs
256fs
384fs
512fs
768fs
32kHz
N/A
N/A
8.192MHz
12.288MHz
16.384MHz
24.576MHz
44.1kHz
N/A
N/A
11.2896MHz
16.9344MHz
22.5792MHz
33.8688MHz
48kHz
N/A
N/A
12.288MHz
18.432MHz
24.576MHz
36.864MHz
96kHz
N/A
N/A
24.576MHz
36.864MHz
N/A
N/A
192kHz
24.576MHz
36.864MHz
N/A
N/A
N/A
N/A
Table 1. System Clock Example (N/A: Not Available)
Mode
Sampling Frequency
MCLK
Normal Speed
8kHz fs 54kHz
256fs/512fs
8kHz fs 48kkHz
384fs/768fs
Double Speed
54kHz < fs 108kHz
256fs
48kHz < fs 96kHz
384fs
Quad Speed
108kHz < fs 216kHz
128fs
96kHz < fs 192kHz
192fs
Table 2. Sampling Frequency Range
[AK4556]
MS0559-J-01 2015/10
- 15 -
Mode
CKS3
pin
CKS2
pin
CKS1
pin
CKS0
pin
HPF
M/S
MCLK
Audio Interface
Format
(See Table 4)
0 (*)
L
L
L
L
ON
Slave
128/192fs (Quad Speed)
256/384fs (Double Speed)
512/768fs (Normal Speed)
LJ/RJ
1
L
L
L
H
ON
Slave
256/384/512/768fs
(Normal Speed)
LJ/RJ
2
L
L
H
L
OFF
Slave
128/192fs (Quad Speed)
256/384fs (Double Speed)
512/768fs (Normal Speed)
LJ/RJ
3
L
L
H
H
OFF
Slave
256/384/512/768fs
(Normal Speed)
LJ/RJ
4
L
H
L
L
ON
Slave
128/192fs (Quad Speed)
256/384fs (Double Speed)
512/768fs (Normal Speed)
I
2
S
5
L
H
L
H
ON
Slave
256/384/512/768fs
(Normal Speed)
I
2
S
6
L
H
H
L
OFF
Slave
128/192fs (Quad Speed)
256/384fs (Double Speed)
512/768fs (Normal Speed)
I
2
S
7
L
H
H
H
OFF
Slave
256/384/512/768fs
(Normal Speed)
I
2
S
8
H
L
L
L
ON
Slave
128/192fs (Quad Speed)
256/384fs (Double Speed)
512/768fs (Normal Speed)
LJ
9
H
L
L
H
ON
Slave
256/384/512/768fs
(Normal Speed)
LJ
10
H
L
H
L
OFF
Slave
128/192fs (Quad Speed)
256/384fs (Double Speed)
512/768fs (Normal Speed)
LJ
11
H
L
H
H
OFF
Slave
256/384/512/768fs
(Normal Speed)
LJ
12
H
H
L
L
ON
Master
256fs (Double Speed)
I
2
S
13
H
H
L
H
ON
Master
512fs (Normal Speed)
I
2
S
14
H
H
H
L
ON
Master
128fs (Quad Speed)
I
2
S
15
H
H
H
H
ON
Master
256fs (Normal Speed)
I
2
S
* AK4552 Compatible mode
Table 3. Mode Setting
■ オーディオインタフェースフォーマット
3種類のデータフォーマットがCKS3-0 pin (Table 3, Table 4)で選択できます。各モードともMSB first、2’s
complementのデータフォーマットでSDTOはBCLKの立ち下がりエッジで出力され、SDTIは立ち上がりエッジ
でラッチされます。オーディオインタフェースはマスタモードとスレーブモードに対応します。マスタモー
ドではLRCKとBCLKは出力になり、スレーブモードでは入力になります。マスタモード時のLRCK周波数と
BCLK周波数はそれぞれfsと64fsで、オーディオインタフェースフォーマットはI
2
S固定です。
Mode
SDTO
SDTI
LRCK
BCLK (Slave)
BCLK (Master)
LJ
24bit, MSB justified
24bit, MSB justified
H/L
48fs
-
I
2
S
24bit, I
2
S Compatible
24bit, I
2
S Compatible
L/H
48fs or 32fs
64fs
LJ/RJ
24bit, MSB justified
24bit, LSB justified
H/L
48fs
-
Table 4. Audio Interface Format
[AK4556]
MS0559-J-01 2015/10
- 16 -
LRCK
BCLK(64fs)
SDTO(o)
0
1
2
18
19
20
21
22
0
1
2
18
19
20
22
21
0
1
SDTI(i)
23
24
25
23
24
25
23
22
4
23
22
5
4
5
4
1
22
0
23
3
2
1
22
0
23
3
2
23:MSB, 0:LSB
Lch Data
Rch Data
Don’t Care
Don’t Care
5
5
4
1
0
3
2
1
0
3
2
23
Figure 6. Mode LJ Timing
LRCK
BCLK(64fs)
SDTO(o)
0
1
2
3
19
20
21
22
0
1
2
3
19
20
22
21
0
1
SDTI(i)
23
24
25
23
24
25
23
22
4
23
22
5
4
5
4
1
22
0
23
3
2
1
22
0
23
3
2
23:MSB, 0:LSB
Lch Data
Rch Data
Don’t Care
Don’t Care
5
5
4
1
0
3
2
1
0
3
2
Figure 7. Mode I
2
S Timing
LRCK
BCLK(64fs)
SDTO(o)
0
1
2
8
9
10
20
21
31
0
1
2
8
9
10
20
21
31
0
23
1
22
0
23
22
16
15
14
0
23
SDTI(i)
1
22
0
23
12
11
1
22
0
23
12
11
23:MSB, 0:LSB
Lch Data
Rch Data
Don’t Care
Don’t Care
16
15
14
Figure 8. Mode LJ/RJ Timing
■ ディエンファシスフィルタ
DACはIIRフィルタによる3周波数（32kHz, 44.1kHz, 48kHz）対応のディエンファシスフィルタ(tc=50/15s)を
内蔵しています。入力データに対してDEM0 pin と DEM1 pinで設定された周波数のディエンファシスフィル
タが有効になります。Double/Quad Speed Mode時は、このフィルタは常にOFFです。
DEM1
DEM0
Mode
0
0
44.1kHz
0
1
OFF
1
0
48kHz
1
1
32kHz
Table 5. De-emphasis filter control
[AK4556]
MS0559-J-01 2015/10
- 17 -
■ ディジタル HPF
ADCはDCオフセットキャンセルのためにディジタルHPFを内蔵します。HPFのfcは、fs=48kHz時1.0Hzになっ
ており、20Hzで-0.12dBです。周波数応答はfsに比例します。
CKS3-0 pinの設定により、HPFのON/OFFを制御することができます(Table 3)。但し、動作中にHPFのON/OFF
設定を変更すると、DCオフセット値の変化によるクリック音発生の原因となります。
■ パワーダウン & リセット
AK4556のADCとDACはPDN pinを“L”にすることでパワーダウンモードにできます。この時、同時にディジ
タルフィルタがリセットされます。このリセットは電源投入時に必ず一度行って下さい。ADCでは、パワー
ダウンモードが解除されると初期化サイクルが開始されます。そのため、出力データSDTOはスレーブモー
ド時は4134 x LRCKサイクル (@ Normal Speed) 後、マスタモード時は4131 x LRCKサイクル (@ Normal Speed)
後確定します。初期化中は両チャネルのADC出力データは2’s complement の “0”で、初期化終了後、ADC出
力はアナログ入力信号に相当するデータにセトリングします(セトリングは群遅延時間程度かかります)。
DACにはこの初期化サイクルはありません。
Idle Noise
The clocks may be stopped.
ADC Internal
State
PDN
(1)
Normal Operation
Power-down
Init Cycle
Normal Operation
GD
GD
Clock In
MCLK,LRCK,BCLK
ADC In
(Analog)
Idle Noise
“0”data
ADC Out
(Digital)
Normal Operation
Power-down
Normal Operation
DAC Internal
State
“0”data
DAC In
(Digital)
DAC Out
(Analog)
GD
External
Mute
Mute ON
GD
(2)
(2)
(4)
(3)
Notes:
(1) スレーブモード(typ.): 4134/fs @ Normal Speed, 8262/fs @ Double Speed, 16518/fs @ Quad Speed
マスタモード(typ.): 4131/fs @ Normal Speed, 8259/fs @ Double Speed, 16515/fs @ Quad Speed
(2) PDN pinのエッジ(“”)でクリックノイズが発生します。ノイズが問題になる場合はアナログ出力を
外部でミュートして下さい。
(3) パワーダウン時、LOUT/ROUT pinは、Hi-Z になります。
(4) マスタモードでは、パワーダウン時、LRCKとBCLKは “L”を出力します。
Figure 9. パワーアップ／ダウン シーケンス
[AK4556]
MS0559-J-01 2015/10
- 18 -
■ システムリセット
電源投入時、一度PDN pinを“L”にしてリセットして下さい。スレーブモード時には、PDN pinを“H”にすると
リセット及びパワーダウンはMCLKで解除され、Mode LJ, Mode LJ/RJの場合はLRCKの立ち上がりエッジ、
Mode I
2
Sの場合はLRCK立ち下がり後のBCLKの一回目の立ち上がり後のBCLK立ち下がりエッジに同期して
内部のタイミングが動作します。LRCKが入力されるまではパワーダウン状態です。マスタモード時には、
PDN pinを“H”にするとリセット及びパワーダウンはMCLKが入力されると解除され、内部のタイミングが動
作します。
[AK4556]
MS0559-J-01 2015/10
- 19 -
システム設計
シス テム 接続例を Figure 10 に示し ま す。 具体的な回路と 測定例については評価ボード (AKD4556)を 参照し て
下さ い。
AK4556
8
7
6
3
2
1
13
14
15
16
17
18
19
20
LIN
VA
VD
SDTO
RIN
SDTI
LRCK
MCLK
BCLK
PDN
+
0.1u
5.1ohm
VSS
DEM0
DEM1
Analog Supply
(3.0V)
VCOM
LOUT
ROUT
10u
+
10u 0.1u
Mode
Control
Reset
0.1u
2.2u
+
5
4
Audio
Controller
10
9
11
12
CKS1 CKS2
CKS3CKS0
10u
10u
Figure 10. システム接続図 (Mode 0: AK4552 互換モード)
Notes:
- AK4556のVSSと 周辺コ ン ト ロ ーラ 等のグ ラ ン ド は分けて 配線し て 下さ い。
- 全てのディ ジ タ ル入力ピ ン はオープン にし ないで下さ い。
- LOUT/ROUT が容量性負荷を 駆動する 場合は直列抵抗220を 挿入し て下さ い。 こ のと き 、 400pFまで
駆動可能です。
[AK4556]
MS0559-J-01 2015/10
- 20 -
1. グランドと電源のデカップリング
電源とグランドの取り方については十分注意して下さい。通常、VAはシステムのアナログ電源を、VDには
VAから5.1の抵抗を介した電源を供給します。もし、VAとVDが別電源で供給されても、電源立ち上げシー
ケンスを考慮する必要はありません。VSSはシステムのアナロググランドに接続して下さい。システムのグ
ランドはアナログとディジタルで分けて配線し、PCボード上の電源に近い所で接続して下さい。小容量のデ
カップリングコンデンサはなるべく電源ピンの近くに接続して下さい。
2. 内蔵基準電圧
VA pin に入力される電圧がアナログ入出力レンジを設定します。通常、VA pin とVSS pin 間に0.1Fのセラミ
ックコンデンサを接続します。VCOMはアナログ信号のコモン電圧として使われます。このピンには高周波
ノイズを除去するため2.2F程度の電解コンデンサと並列に0.1FのセラミックコンデンサをVSS pin との間
に接続して下さい。特に、セラミックコンデンサはピンにできるだけ近づけて接続して下さい。VCOM pin は
当LSI専用のピンですので、他の回路へ接続しないで下さい。また、ディジタル信号、特にクロックは変調
器へのカップリングを避けるため VA, VD, VCOM pin からできるだけ離して下さい。
3. アナログ入力
ADC入力はシングルエンド入力になっており、内部では8k (typ @ fs=48kHz, 96kHz, 192kHz)の抵抗でVCOM
電圧 (typ. 0.5 x VA) にバイアスされています。入力レンジはVA電源に比例し、typ. 0.7 x VA Vppです。出力
コードのフォーマットは 2’s complementです。DCオフセット (ADC自体のDCオフセットも含む)は内蔵のHPF
でキャンセルすることができます。
AK4556は 128fs (@ fs=48kHz), 64fs (@ fs=96kHz) or 32fs (@ fs=192kHz)でアナログ入力をサンプリングします。
ディジタルフィルタは、アナログ入力のサンプリング周波数の整数倍付近の帯域を除く阻止域以上のノイズ
を全て除去します。AK4556はアナログ入力のサンプリング周波数付近のノイズを減衰させるためにアンチ
エリアジングフィルタ(RCフィルタ)を内蔵しています。
4. アナログ出力
DAC出力はシングルエンドになっており、出力レンジはVCOM電圧を中心に0.7 x VA Vpp (typ)です。入力コ
ードのフォーマットは2’s complementで、7FFFFFH(@24bit)に対しては正のフルスケール、800000H(@24bit)
に対しては負のフルスケール、000000H(@24bit)での理想値はVCOM電圧が出力されます。変調器が発生
する帯域外ノイズ(シェーピングノイズ)が気になる場合は、外付けのフィルタで減衰させて下さい。
アナログ出力はVCOM+数mV程度のDCオフセットを持つため、通常の使用ではコンデンサでDC成分をカッ
トします。
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
/