AKM AK4695ECB 仕様

[AK4695]

MS1463-J-01 2014/12

- 1 -

概要

AK4695 はマイクアンプ、ヘッドフォンアンプ、スピーカアンプ、ラインアンプを内蔵した低消費電力

の 24bit 4ch CODEC です。入力側は 4ch マイク録音に対応し、ラインのセレクタ回路、低ノイズマイ

クロフォン供給用電源、低ノイズマイクアンプ及び ALC(Automatic Level Control) 回路を内蔵していま

す。出力側はラインアウト用バッファ、キャップレスヘッドフォンアンプ、スピーカアンプを内蔵して

おり、録再機能付きポータブル機器用途に最適です。ヘッドフォンアンプは負電源発生回路を内蔵する

ことにより、出力の DC カットコンデンサが不要です。パッケージは小型の 42pin CSP を採用、実装

面積を大幅に削減します。

特長

1. 録音側機能

 2 系統の低ノイズマイクパワー内蔵

 5 系統のステレオシングルエンド入力

 低ノイズマイクアンプ内蔵: +30dB ~ +24dB (3dB Step), +21dB ~ +3dB (1.5dB Step)

 ADC 特性: S/(N+D): 86dB, DR, S/N: 98dB (MIC-Amp=+21dB)

S/(N+D): 93dB, DR, S/N: 103dB (MIC-Amp=+12dB)

 マイク感度調整機能: 0dB ~ 9dB, 0.75dB Step

 HPF x 2/LPF, 2-band Equalizer

 4ch Digital ALC (Automatic Level Control) 回路内蔵

(Setting Range: +54dB ~ 36dB, 0.375dB Step)

 ソフトミュート機能

 4ch Digital MIC Interface 内蔵

2. 再生側機能

 Digital ALC (Automatic Level Control) 回路内蔵

(Setting Range: +54dB ~ 36dB, 0.375dB Step)

 ダイナミックレンジコントロール回路

 ディジタルボリューム内蔵 (+12dB ~ 115dB, 0.5dB Step, Mute)

 ステレオラインアンプ内蔵

- 定格出力: 0.7V[email protected]045%, 22k (AVDD=2.8V)

 キャップレスステレオヘッドフォンアンプ内蔵

- HP-AMP 特性: S/(N+D): 75dB@15mW

- 定格出力: 30mW@16

- Power-ON/OFF 時ポップノイズフリー

 モノラルスピーカアンプ内蔵 (ステレオライン出力切替え機能)

- SPK-AMP 特性: S/(N+D): 70dB@250mW

- BTL 接続

- 定格出力: 400mW@10%, 6 (SVDD=2.8V)

- サーマルシャットダウン

- Beep 音ミキシング入力: +16dB ~ +2dB, 2dB Step

3. パワーマネジメント機能

4. マスタクロック: 256fs, 512fs or 1024fs (MCKI pin)

5. サンプリング周波数: 8kHz ~ 48kHz (256fs, 512fs), 8kHz ~ 16kHz (1024fs)

24bit 4ch CODEC with MIC/HP/SPK/LINE-AMP

AK4695

[AK4695]

MS1463-J-01 2014/12

- 2 -

6. オーディオインタフェースフォーマット: MSB First, 2’s complement

 ADC : 24bit 前詰め, 16/24bit I

2

S

 DAC : 24bit 前詰め, 16/24bit 後詰め, 16/24bit I

2

S

7. シリアルP インタフェース: 3 線シリアル

8. GPO 1 本

9. Ta = 30  85C

10. 電源電圧:

 アナログ電源 (AVDD): 2.7 ~ 3.5V

 ディジタル&ヘッドフォン電源 (DVDD): 1.6 ~ 2.0V

 ディジタル I/O 電源 (TVDD): 1.6 or (DVDD-0.2) ~ 3.5V

 スピーカ&チャージポンプ電源 (SVDD): 2.7 ~ 3.5V

11. パッケージ: 42pin CSP (2.96 x 3.46mm, 0.5mm pitch)

[AK4695]

MS1463-J-01 2014/12

- 3 -

■ ブロック図

MIC Power

Supply

HPF

PMAD0 or PMAD1

Audio

I/F

IN0

Cap-less

Headphone

Mono

Speaker

Control

Logic,

Register

MPWRB

MICIN0L

/DDAT0

MICIN0R

/DMCLK

MICIN1L

/DDAT1

MICIN1R

SPP/LOUTB

SPN/ROUTB

SVDD

AVDD

VSS1

TVDD

CCLK

CDTIO

BCKI

LRCK

SDTO1

SDTI

MCKI

PMHPL

HPL

HPR

VSS3

CSN

2-band

EQ

PMDSP

PDN

PMAD0

SDTI

SDTO1

PMDACA

PMSPK

ADC

MICIN2L

MICIN2R

PMAD1

Charge Pump

PVEE

CP

CN

MPWRA

MIC-Amp

VCOM

DVDD

SVDD

PMHP

GPO1

SDTO2

LPF

HPF x 2

Line In

AUXINL

AUXINR

2-band

EQ

LPF

HPF x 2

HPF

PMAD2 or PMAD3

PMAD2

ADC

PMAD3

MICIN3L

MICIN3R

IN1

IN2

IN3

SDTO2

SEL

BEEPIN

Beep In

Stereo

Line-out

PMLO

LOUTA

ROUTA

PVEE

MRF

VCOM

PMVCM

ALC

MIX

PMDRC

SMUTE

PMDACB

DACA

DACB

DVLB

SMUTE

DVLA

SMUTE

PMBP

PMMPA

PMMPB

SEL

DRC

Gain

Adj.

Gain

Adj.

VSS2

PMHPR

Figure 1. ブロック図

[AK4695]

MS1463-J-01 2014/12

- 4 -

■ オーダリングガイド

AK4695ECB -30 ~ +85°C 42pin CSP (0.5mm pitch)、黒樹脂加工

AKD4695 AK4695 評価用ボード

■ ピン配置

6

5

4

3

2

1

F

E

D

C

B

A

Top View

G

6

MICIN2R

MICIN2L

MPWRB

MPWRA

VCOM

LOUTA

ROUTA

5

MICIN3R

MICIN3L

MRF

AVDD

VSS1

VSS2

SPP/

LOUTB

4

MICIN1L

MICIN1R

MICIN0R

MICIN0L

BEEPIN

SPN/

ROUTB

SVDD

3

AUXINL

PDN

TVDD

LRCK

BCKI

CP

CN

2

AUXINR

VSS3

CSN

SDTI

SDTO1

DVDD

PVEE

1

GPO1

MCKI

CCLK

CDTIO

SDTO2

HPL

HPR

A

B

C

D

E

F

G

Top View

[AK4695]

MS1463-J-01 2014/12

- 5 -

ピン／機能

No.

Pin Name

I/O

Function

D6

MPWRA

O

MIC Power Supply A Pin

C6

MPWRB

O

MIC Power Supply B Pin

D4

MICIN0L

I

Lch MIC Input 0 Pin (DMIC bit = “0”)

DDAT0

I

Digital Microphone Data Input 0 Pin (DMIC bit = “1”)

C4

MICIN0R

I

Rch MIC Input 0 Pin (DMIC bit = “0”)

DMCLK

O

Digital Microphone Clock Output Pin (DMIC bit = “1”)

A4

MICIN1L

I

Lch MIC Input 1 Pin (DMIC bit = “0”)

DDAT1

I

Digital Microphone Data Input 1 Pin (DMIC bit = “1”)

B4

MICIN1R

I

Rch MIC Input 1 Pin

B6

MICIN2L

I

Lch MIC Input 2 Pin

A6

MICIN2R

I

Rch MIC Input 2 Pin

B5

MICIN3L

I

Lch MIC Input 3 Pin

A5

MICIN3R

I

Rch MIC Input 3 Pin

A3

AUXINL

I

Lch Auxiliary Input Pin

A2

AUXINR

I

Rch Auxiliary Input Pin

E4

BEEPIN

I

Beep Signal Input pin

G5

SPP

O

Speaker-Amp Positive Output Pin (LBSEL bit = “0”)

LOUTB

O

Lch Line Output B Pin (LBSEL bit = “1”)

F4

SPN

O

Speaker-Amp Negative Output Pin (LBSEL bit = “0”)

ROUTB

O

Rch Line Output B Pin (LBSEL bit = “1”)

F1

HPL

O

Lch Headphone-Amp Output Pin

G1

HPR

O

Rch Headphone-Amp Output Pin

F6

LOUTA

O

Lch Line Output A Pin

G6

ROUTA

O

Rch Line Output A Pin

B3

PDN

I

Power-down & Reset Pin

When “L”, the AK4695 is in power-down mode and is held reset.

The AK4695 must be always reset upon power-up.

C2

CSN

I

Chip Select Pin

C1

CCLK

I

Control Data Clock Pin

D1

CDTIO

I/O

Control Data Input/Output Pin

A1

GPO1

O

General Purpose Output 1 Pin

B1

MCKI

I

External Master Clock Input Pin

E3

BCKI

I

Audio Serial Data Clock Input Pin

D3

LRCK

I

Input/Output Channel Clock Input Pin

D2

SDTI

I

Audio Serial Data Input Pin

E2

SDTO1

O

Audio Serial Data Output 1 Pin

E1

SDTO2

O

Audio Serial Data Output 2 Pin

D5

AVDD

-

Analog Power Supply Pin, 2.7 ~ 3.5V

E5

VSS1

-

Ground 1 Pin (録音系＆ライン出力 A Analog GND)

F5

VSS2

-

Ground 2 Pin (再生系 Analog GND)

F2

DVDD

-

Digital & Headphone-Amp Power Supply Pin, 1.6 ~ 2.0V

C3

TVDD

-

Digital I/O Power Supply Pin, 1.6 ~ 3.5V

B2

VSS3

-

Ground 3 Pin (Digital GND)

G4

SVDD

-

Speaker-Amp & Charge Pump Power Supply Pin, 2.7 ~ 3.5V

E6

VCOM

O

Common Voltage Output Pin

Bias voltage of ADC inputs and DAC outputs.

This pin must be connected to VSS1 with a 1μF capacitor in series.

C5

MRF

O

MIC Power Supply Ripple Filter Pin

[AK4695]

MS1463-J-01 2014/12

- 6 -

ピン／機能 (Cont.)

No.

Pin Name

I/O

Function

F3

CP

O

Positive Charge-Pump Capacitor Terminal Pin

This pin must be connected to CN pin with 2.2μF±50% capacitor in series.

G3

CN

I

Negative Charge-Pump Capacitor Terminal Pin

This pin must be connected to CP pin with 2.2μF±50% capacitor in series.

G2

PVEE

O

Charge-Pump Circuit for Headphone-Amp Negative Voltage Output Pin

This pin must be connected to VSS with 2.2μF±50% capacitor in series.

Note 1. アナログ入力ピン以外のすべての入力ピンはフローティングにしてはいけません。

■ パワーダウン時、パワーセーブ時のピン状態について

Pin Name

I/O

パワーダウン時

(PDN pin = “L” or PDN pin = “H”,

PMVCM bit = “0”)

パワーセーブ時

(PDN pin = “H”, PMVCM bit = “1”)

MICINxL

MICINxR

AUXINL

AUXINR

I

Hi-Z

BEEPIN

I

Hi-Z

コモン電圧(VCOM)

VCOM

O

VSS1

コモン電圧(VCOM)

SPP

SPN

O

Hi-Z

コモン電圧(0.5 x SVDD)

(LBSEL bit = “0”, PMSPLO bit = “1”,

SPPSN bit = “0”)

LOUTB

ROUTB

O

Hi-Z

コモン電圧(VCOM)

(LBSEL = PMSPLO = LOPSB bits

= “1”)

LOUTA

ROUTA

O

Pull down to VSS1 by 100kΩ

コモン電圧(VCOM)

(PMLO bit = “1”, LMODE bit = “0”)

■ 使用しないピンの処理について

使用しない入出力ピンは下記の設定を行い、適切に処理してください。

区分

ピン名

設定

Analog

MPWRA, MPWRB, LOUTA, ROUTA, SPP/LOUTB, SPN/ROUTB,

HPL, HPR, CP, CN, PVEE, MRF,

MICIN0L/DDAT0, MICIN0R/DMCLK, MICIN1L/DDAT1, MICIN1R,

MICIN2L, MICIN2R, MICIN3L, MICIN3R, AUXINL, AUXINR,

BEEPIN

オープン

Digital

SDTI

VSS に接続

SDTO1, SDTO2, GPO1

オープン

[AK4695]

MS1463-J-01 2014/12

- 7 -

絶対最大定格

(VSS1=VSS2=VSS3=0V; Note 2)

Parameter

Symbol

min

max

Unit

Power Supplies:

Analog

AVDD

0.3

6.0

V

Digital & Headphone-Amp

DVDD

0.3

2.5

V

Digital I/O

TVDD

0.3

6.0

V

Speaker-Amp & Charge Pump

SVDD

0.3

6.0

V

Input Current, Any Pin Except Supplies

IIN

-

10

mA

Analog Input Voltage (Note 4)

VINA

0.3

AVDD+0.3

V

Digital Input Voltage (Note 5)

VIND

0.3

TVDD+0.3

V

Ambient Temperature (powered applied)

Ta

30

85

C

Storage Temperature

Tstg

65

150

C

Maximum Power Dissipation (Note 6)

Pd

-

920

mW

Note 2. 電圧はすべてグランドピンに対する値です。

Note 3. VSS1, VSS2, VSS3 は同じアナロググランドに接続してください。

Note 4. MICIN0L, MICIN0R, MICIN1L, MICIN1R, MICIN2L, MICIN2R, MICIN3L, MICIN3R, AUXINL, AUXINR,

BEEPIN pins

Note 5. PDN, CSN, CCLK, CDTIO, SDTI, LRCK, BCKI, MCKI pins

Note 6. この電力値は AK4695 内部損失分で、外部接続されるスピーカ、ヘッドフォンでの消費分は含みませ

ん。AK4695 のジャンクション温度の最大許容値は 125°C で、JESD51-9(2p2s)におけるja (Junction to

Ambient)は 42.5C/W です。Pd=920mW の時、ja = 42.5C/W よりジャンクション温度は 125C を超え

ることはありませんので、AK4695 の内部損失によってデバイスが破壊されるとことはありません。

ja  42.5C/W となる条件でボードを使用することを推奨します。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、一度でもこの値を

超えた場合、その後の通常の動作は保証されません。

[AK4695]

MS1463-J-01 2014/12

- 8 -

推奨動作条件

(VSS1=VSS2= VSS3= 0V; Note 2)

Parameter

Symbol

min

typ

max

Unit

Power Supplies

Analog

AVDD

2.7

2.8

3.5

V

(Note 7)

Digital & Headphone-Amp

DVDD

1.6

1.8

2.0

V

Digital I/O (Note 8)

TVDD

1.6 or

(DVDD-0.2)

2.8

3.5

V

SPK-Amp & Charge Pump

SVDD

2.7

2.8

3.5

V

18HNote 2. 電圧はすべてグランドピンに対する値です。

Note 7. AVDD, DVDD, TVDD, SVDD の電源立ち上げシーケンスを考慮する必要はありません。電源立ち上げ

時に内部回路が不定になることを避けるため PDN pin = “L”の状態で各電源を立ち上げ、全ての電源が

立ち上がった後、PDN pin = “H”にしてください。

Note 8. min値は、1.6V または DVDD-0.2V のどちらか高い方の値です。

*AK4695 では、TVDD=ON, PDN pin = “L”のとき、AVDD, DVDD, SVDD の電源を ON/OFF することができ

ます。OFF 状態で電源を ON する場合は、全ての電源が立ち上がってから、PDN pin を “H”にしてくださ

い。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分

ご注意ください。

[AK4695]

MS1463-J-01 2014/12

- 9 -

アナログ特性

(Ta=25C; AVDD=SVDD=TVDD=2.8V, DVDD=1.8V; VSS1=VSS2=VSS3=0V; fs=48kHz, BCKI=64fs;

Signal Frequency=1kHz; 24bit Data; Measurement Bandwidth=20Hz  20kHz; unless otherwise specified)

Parameter

min

typ

max

Unit

MIC Amplifier: MICIN0L/R, MICIN1L/R, MICIN2L/R, MICIN3L/R, AUXINL/R pins

Input Resistance

70

100

130

k

Gain

Gain Setting 1

+24

-

+30

dB

Step Width 1

-

3

-

dB

Gain Setting 2

+3

-

+21

dB

Step Width 2

-

1.5

-

dB

Gain Error

-0.5

0

+0.5

dB

MIC Power Supply: MPWRA, MPWRB pins

Output Voltage (Note 9)

2.3

2.4

2.5

V

Output Noise Level (A-weighted)

-

-120

-

dBV

Interchannel Isolation (MPWRA-MPWRB)

-

100

-

dB

PSRR (fin = 1kHz) (Note 10)

-

60

-

dB

Load Resistance

MPWRA pin

250

-



MPWRB pin

500

-



Load Capacitance

-

30

pF

Note 9. 出力電圧は AVDD に比例します。typ. (0.857 x AVDD) V

Note 10. AVDD に、100mVpp の正弦波を重畳した場合。マイクパワー接続時。

[AK4695]

MS1463-J-01 2014/12

- 10 -

Parameter

min

typ

max

Unit

ADC Analog Input Characteristics: MICIN0L/R, MICIN1L/R, MICIN2L/R, MICIN3L/R, AUXINL/R pins → ADC

→ Programmable Filter (IVOL=0dB, EQ=ALC=OFF) → SDTO1, SDTO2;

MMODE bit = “1”; C

ext1

= 1μF, C

ext2

= 1nF (Note 11)

Resolution

-

24

Bits

Input Voltage (Note 12)

(Note 13)

-24

-23

-22

dBV

(Note 14)

-15

-14

-13

dBV

S/(N+D) (1dBFS)

(Note 13)

76

86

-

dBFS

(Note 14)

-

93

-

dBFS

D-Range (60dBFS, A-weighted)

(Note 13)

91

98

-

dB

(Note 14)

-

103

-

dB

S/N (A-weighted)

(Note 13)

91

98

-

dB

(Note 14)

-

103

-

dB

(Note 15)

-

102

-

dB

Interchannel Isolation

(L/R 間)

(Note 13)

75

95

-

dB

(Note 14)

-

105

-

dB

(全 ch 間)

(Note 13)

-

90

-

dB

(Note 14)

-

100

-

dB

Interchannel Gain Mismatch (全 ch 間)

(Note 13)

-

0

0.5

dB

(Note 14)

-

0

0.5

dB

Effective Output Range (Note 13, Note 16)

94.5

-

%

PSRR (fin = 1kHz)

(Note 10)

-

50

-

dB

Crosstalk

(Note 17)

-

-100

-

dB

Note 10. AVDD に、100mVpp の正弦波を重畳した場合。マイクパワー接続時。

Note 11. Figure 2 測定回路にて仕様を規定しています。(C

ext2

の位置は入力 pin - VSS1 間でも構いません。)

ADC Input

C

ext2

C

ext1

Signal Input

Figure 2. ADCアナログ特性測定回路

Note 12. 入力フルスケール電圧は AVDD に比例します。

Note 13. M0/1/2/3GN3-0 bits = “1100” (+21dB)

Note 14. M0/1/2/3GN3-0 bits = “0110” (+12dB)

Note 15. M0/1/2/3GN3-0 bits = “0110” (+12dB), ADPSM bit = “1” (低消費電力動作モード)

Note 16. AVDD = 2.7V ~ 3.5V, HPFAD bit = “1”。マイクゲイン+13.5dB(M0/1/2/3GN3-0 bits = “0111”) 以下で 100%

になります。

Note 17. マイクアンプ、ADC 動作中(MGAIN=+21dB, 0dBFS 入力時)の再生系へのクロストークです。(ADC

入力フルスケール電圧基準。)

[AK4695]

MS1463-J-01 2014/12

- 11 -

Parameter

min

typ

max

Unit

DAC Characteristics:

Resolution

-

24

Bits

Stereo Line Output A Characteristics: DACA → LOUTA/ROUTA pins (Measurement Point 1; Note 20),

ALC=DRC=OFF, IVOL=DVLA=0dB, LV OL= +3.2dB, R

L

=1k+22k

Output Voltage

0dBFS, LVOL=-0.4dB (Note 18)

-4.2

-3.2

-2.2

dBV

-10dBFS, LVOL=+3.2dB

-10.6

-9.6

-8.6

dBV

S/(N+D)

0dBFS, LVOL=-0.4dB

72

87

-

dB

-2dBFS, LVOL=+3.2dB

40

-

dB

-10dBFS, LVOL=+3.2dB

69

84

-

dB

S/N (A-weighted)

LVOL=-0.4dB

85

95

-

dB

S=-10dBFS, LVOL=+3.2dB

76

86

-

dB

Interchannel Isolation

85

100

-

dB

Interchannel Gain Mismatch

-

0

0.5

dB

PSRR (fin = 1kHz) (Note 19)

-

50

-

dB

Load Resistance (R

L

) (Note 20)

10

-

k

Load Capacitance (C

L1

) (Note 20)

-

30

pF

Load Capacitance (C

L2

) (Note 20)

-

500

pF

Crosstalk (Note 21)

-

-100

-

dB

Headphone-Amp Characteristics: DACB → HPL, HPR pins, ALC=DRC=OFF, IVOL=DVLB= 0dB,

DACAST bit “1”, R

L

=16

Output Voltage (Note 22)

0dBFS

-

0.7

-

Vrms

-3dBFS

1.26

1.40

1.54

Vpp

S/(N+D) (0dBFS)

0dBFS

-

70

-

dB

-3dBFS

55

75

-

dB

S/N (A-weighted)

87

97

-

dB

Interchannel Isolation

65

80

-

dB

Interchannel Gain Mismatch

-

0

0.8

dB

Output Offset Voltage (Note 23)

- 1

0

+ 1

mV

PSRR (fin = 1kHz)

(Note 24)

-

50

-

dB

(Note 25)

-

60

-

dB

(Note 26)

-

80

-

dB

Load Resistance

16

-



Load Capacitance

-

300

pF

Crosstalk (Note 27)

-

-60

-

dB

Note 18. 出力フルスケール電圧は AVDD に比例します。typ. (0.70 x AVDD) Vpp

Note 19. AVDD または DVDD に、100mVpp の正弦波を重畳した場合。

Note 20. Figure 3 の Mesurement point でのスペックです。

Line Output

1k

Measurement point 2

R

L

C

L

２

Measurement point 1

C

L

１

1μF

Figure 3. Load Resistance R

L

& Load Capacitance C

L1,

C

L2

Note 21. DAC+LINE 動作中(LVOL=+3.2dB, 0dBFS)の記録系(MPWR on, MGAIN=+21dB。AUXINL/R pins は入力

に 1µF をカップリングし VSS1 間に 600を接続。) へのクロストークです。(出力フルスケール電圧

基準。)

Note 22. 出力フルスケール電圧は AVDD に比例します。typ. (0.707 x AVDD) Vpp

Note 23. AVDD=3.5V 時、-1.5mV(min)、+1.5mV(max)となります。

Note 24. AVDD に、100mVpp の正弦波を重畳した場合。

Note 25. SVDD に、100mVpp の正弦波を重畳した場合。

Note 26. DVDD に、100mVpp の正弦波を重畳した場合。

Note 27. DAC+HP 動作中(0dBFS)の記録系(MPWR on, MGAIN=+21dB。AUXINL/R pinsは入力に 1µF をカップ

リングし VSS1 間に 600を接続。) へのクロストークです。(出力フルスケール電圧基準。)

[AK4695]

MS1463-J-01 2014/12

- 12 -

Parameter

min

typ

max

Unit

Speaker-Amp Characteristics: DACB → SPP/SPN pins, ALC=DRC=OFF, IVOL=DVLB= 0dB, SPKG=+14.6dB,

R

L

=6, BTL

Output Voltage

SPKG1-0 bits = “00”, 3dBFS (Po=150mW)

-

2.68

-

Vpp

SPKG1-0 bits = “01”, 2.7dBFS (Po=250mW)

-

3.46

-

Vpp

SPKG1-0 bits = “10”, 2dBFS (Po=400mW)

-

1.55

-

Vrms

SPKG1-0 bits = “11”, 12dBFS (Po=150mW)

2.13

2.68

3.23

Vpp

S/(N+D)

SPKG1-0 bits = “00” (Po=150mW)

-

70

-

dB

SPKG1-0 bits = “01” (Po=250mW)

-

70

-

dB

SPKG1-0 bits = “10” (Po=400mW)

-

20

-

dB

SPKG1-0 bits = “11” (Po=150mW)

50

70

-

dB

Output Noise Level (A-weighted)

-

-88

-78

dBV

LR Mix Error

-0.8

0

+0.8

dB

Output Offset Voltage

-30

0

+30

mV

PSRR (fin = 1kHz) (Note 28)

-

40

-

dB

Load Resistance

6

-



Load Capacitance

-

100

pF

Stereo Line Output B Characteristics: DACB → LOUTB/ROUTB pins, ALC=OFF, IVOL=DVLB=LOVL= 0dB,

R

L

=10k

Output Voltage (Note 18)

-

1.95

-

Vpp

S/(N+D)

65

85

-

dB

S/N (A-weighted)

85

95

-

dB

Interchannel Isolation

85

100

-

dB

Interchannel Gain Mismatch

-

0

0.5

dB

PSRR (fin = 1kHz) (Note 19)

-

50

-

dB

Load Resistance

10

-

k

Load Capacitance

-

30

pF

Beep Input: BEEPIN pin

Input Resistance

35

50

65

k

Maximum Input Voltage (Note 29)

BPG=+2dB

SPKG=+5.6dB

-

1.34

Vpp

Gain

Gain Setting

+2

-

+16

dB

Step Width

-

+2

-

dB

Output Offset Voltage (Note 30)

BPG=+16dB

SPKG=+14.6dB

-30

0

+30

mV

Note 28. AVDD または SVDD に、100mVpp の正弦波を重畳した場合。

Note 29. 入力電圧は AVDD に比例します。Vin = 0.48 x AVDD (Vpp)

Note 30. BEEPIN → SPK のパスで SPP-SPN 間のオフセット電圧です。

[AK4695]

MS1463-J-01 2014/12

- 13 -

Parameter

min

typ

max

Unit

Power Supplies:

Power Up (PDN pin = “H”)

All Circuits Power Up

AVDD+DVDD+TVDD+SVDD (Note 31)

-

23.9

40

mA

Power Down (PDN pin = “L”) (Note 32)

AVDD+DVDD+TVDD+SVDD

-

0

10

A

Note 31. PMVCM = PMMPA = PMMPB = PMAD0 = PMAD1 = PMAD2 = PMAD3 = PMDACA = PMDACB = PMLO

= PMHPL = PMHPR = PMSPLO = PMBP = PMDSP = PMPFIL0 = PMPFIL1 = PMPFIL2 = PMPFIL3 =

PMDRC bits = “1”の場合。MICIN0L/DDAT0, MICIN0R/DMCLK, MICIN1L/DDAT1, MICIN1R, MICIN2L,

MICIN2R, MICIN3L, MICIN3R, AUXINL, AUXINR, BEEPIN pinsの入力信号は無入力、SDTI pin は 1kHz,

0dBFS データ入力、LOUTA/ROUTA, SPP/SPN, HPL/HPR pins は無負荷です。パスの設定は、PFSEL=

DRCENA=DRCENB=BEEPS bits= “0”, PFSDO bit= “1”, DASEL1-0 bits = “00”, DACS bit = “1”です。この

とき、MPWRA , MPWRB pins の出力電流は 0mA です。AVDD= 17.7mA (typ), DVDD= 4.0mA(typ),

TVDD= 0.1mA (typ), SVDD= 2.1mA (typ).

Note 32. 全てのディジタル入力ピンを TVDD または VSS2 に固定した時の値です。

■ モード別の消費電力

条件: Ta=25C; AVDD= SVDD=TVDD=2.8V, DVDD=1.8V; VSS1=VSS2=VSS3= 0V; fs=48kHz, External Slave Mode,

BCKI=64fs; 1kHz, 0dBFS input; MPWRA/B & Headphone & Speaker & Line output =無負荷

Mode

Power Management Bit

AVDD

[mA]

DVDD

[mA]

TVDD

[mA]

SVDD

[mA]

Total

Power

[mW]

PMVCM

PMMPA

PMMPB

PMAD0

PMAD1

PMAD2

PMAD3

PMDACA

PMDACB

PMLO

PMHPL

PMHPR

PMSPLO

All Power-down

0

Power Save

1

0

0.5

0.02

0.01

1.4

MIC(2ch) → ADC

1

0

1

0

7.4

1.1

0.05

0.01

22.9

MIC(3ch) → ADC

1

0

10.6

2.2

0.1

0.01

33.9

MIC(4ch) → ADC

1

0

14.5

2.2

0.1

0.01

44.9

DACA →

Line-out A

1

0

1

0

1

0

2.1

0.52

0.02

0.01

6.9

DACB → HP

1

0

1

0

1

0

1.9

1.0

0.02

0.9

9.7

DACB → SPK

1

0

1

0

1

1.8

0.52

0.02

1.0

8.8

Note 33. パスの設定は、PFSEL = DRCENA = DRCENB = BEEPS = PFSDO bits= “0”,, DASEL1-0 bits = “00”, DACS

bit = “1”です。また、PMDSP = PMDRC bits = “0”です。

Table 1. Power Consumption for Each Operation Mode (typ)

[AK4695]

MS1463-J-01 2014/12

- 14 -

ADC フィルタ特性 (fs=48kHz)

(Ta =25C; AVDD= SVDD=2.7 ~ 3.5V, DVDD =1.6  2.0V, TVDD=(DVDD-0.2) ~ 3.5V)

Parameter

Symbol

min

typ

max

Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 34)

0.16dB

PB

0

-

18.8

kHz

0.66dB

-

21.1

-

kHz

1.1dB

-

21.7

-

kHz

6.9dB

-

24.1

-

kHz

Stopband (Note 34)

SB

28.4

-

kHz

Passband Ripple

PR

-

0.16

dB

Stopband Attenuation

SA

73

-

dB

Group Delay (Note 35)

GD

-

17

-

1/fs

Group Delay Distortion

GD

-

0

-

s

ADC Digital Filter (HPF):

Frequency Response (Note 34)

3.0dB

FR

-

3.7

-

Hz

0.5dB

-

10.9

-

Hz

0.1dB

-

23.9

-

Hz

Note 34. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。

Note 35. ディジタルフィルタによる遅延演算で、アナログ信号が入力されてから両チャネルの 24 ビットデー

タが出力レジスタにセットされるまでの時間です。プログラマブルフィルタ (HPF1 + HPF2 + LPF +

2-band Equalizer + ALC + SMUTE) を通過するパスを選択した場合の Group Delay は IIR フィルタによ

る位相変化が無い場合で上記記載の値に対して、2/fs 増加します。

DAC フィルタ特性 (fs=48kHz)

(Ta =25C; AVDD= SVDD=2.7 ~ 3.5V, DVDD =1.6  2.0V, TVDD=(DVDD-0.2) ~ 3.5V)

Parameter

Symbol

min

typ

max

Unit

DAC Digital Filter (LPF):

Passband (Note 36)

0.05dB

PB

0

-

21.8

kHz

6.0dB

-

24.0

-

kHz

Stopband (Note 36)

SB

26.2

-

kHz

Passband Ripple

PR

-

0.05

dB

Stopband Attenuation

SA

54

-

dB

Group Delay (Note 37)

GD

-

22

-

1/fs

DAC Digital Filter (LPF) + SCF:

Frequency Response: 0  20.0kHz

FR

-

1.0

-

dB

Note 36. 各振幅特性の周波数は fs (サンプリングレート)に比例します。各応答は 1kHz を基準にします。

Note 37. ディジタルフィルタによる遅延演算で、24 ビットデータが入力レジスタにセットされてからアナロ

グ信号が出力されるまでの時間です。プログラマブルフィルタ (HPF1 + HPF2 + LPF +2-band Equalizer

+ ALC + SMUTE) 、DRC を通過するパスを選択した場合の Group Delay は IIR フィルタによる位相変

化が無い場合で上記記載の値に対して、それぞれ 2/fs 増加します。

[AK4695]

MS1463-J-01 2014/12

- 15 -

DC 特性

(Ta =25C; AVDD=SVDD=2.7 ~ 3.5V, DVDD =1.6  2.0V, TVDD=(DVDD-0.2) ~ 3.5V)

Parameter

Symbol

min

typ

max

Unit

Audio Interface & Serial µP Interface (CSN, CDTIO, CCLK, PDN, BCKI, LRCK, SDTI, MCKI pins )

High-Level Input Voltage (TVDD ≥ 2.2V)

(TVDD < 2.2V)

Low-Level Input Voltage (TVDD ≥ 2.2V)

(TVDD < 2.2V)

VIH

VIL

70%TVDD

80%TVDD

-

30%TVDD

20%TVDD

V

Audio Interface & Serial µP Interface (CDTIO, SDTO1, SDTO2, GPO1 pins Output)

High-Level Output Voltage (Iout = 160A)

Low-Level Output Voltage (Iout = 160A)

VOH

VOL

TVDD0.2

-

0.2

V

Input Leakage Current

Iin

-

10

A

Digital MIC Interface (DDAT0, DDAT1 pin Input ; DMIC bit = “1”)

High-Level Input Voltage

Low-Level Input Voltage

VIH2

VIL2

65%AVDD

-

35%AVDD

V

Digital MIC Interface (DMCLK pin Output ; DMIC bit = “1”)

High-Level Output Voltage (Iout = 160A)

Low-Level Output Voltage (Iout = 160A)

VOH2

VOL2

AVDD-0.4

-

0.4

V

Input Leakage Current

Iin

-

10

A

[AK4695]

MS1463-J-01 2014/12

- 16 -

スイッチング特性

(Ta =25C; AVDD=SVDD=2.5 ~ 3.5V, DVDD =1.6  2.0V, TVDD=(DVDD-0.2) ~ 3.5V; C

L

=20pF)

Parameter

Symbol

min

typ

max

Unit

MCKI Input Timing

Frequency

256fs

fCLK

2.048

-

12.288

MHz

512fs

fCLK

4.096

-

24.576

MHz

1024fs

fCLK

8.192

-

16.384

MHz

Pulse Width Low

tCLKL

0.4/fCLK

-

ns

Pulse Width High

tCLKH

0.4/fCLK

-

ns

LRCK Input Timing

Frequency

256fs

fs

8

-

48

kHz

512fs

fs

8

-

48

kHz

1024fs

fs

8

-

16

kHz

Duty

45

-

55

%

BCKI Input Timing

Period

8kHz ≤ fs ≤ 12kHz

tBCK

1.3

-

μs

12kHz < fs ≤ 24kHz

tBCK

651

-

ns

24kHz < fs ≤ 48kHz

tBCK

325

-

ns

Pulse Width Low

tBCKL

130

-

ns

Pulse Width High

tBCKH

130

-

ns

Audio Interface Timing

LRCK Edge to BCKI “” (Note 38)

tLRB

50

-

ns

BCKI “” to LRCK Edge (Note 38)

tBLR

50

-

ns

LRCK Edge to SDTO (MSB) (Except I

2

S mode)

tLRD

-

80

ns

BCKI “” to SDTO

tBSD

-

80

ns

SDTI Hold Time

tSDH

50

-

ns

SDTI Setup Time

tSDS

50

-

ns

Control Interface Timing

CCLK Period

tCCK

200

-

ns

CCLK Pulse Width Low

tCCKL

80

-

ns

Pulse Width High

tCCKH

80

-

ns

CDTIO Setup Time

tCDS

40

-

ns

CDTIO Hold Time

tCDH

40

-

ns

CSN “H” Time

tCSW

150

-

ns

CSN Edge to CCLK “” (Note 39)

tCSS

50

-

ns

CCLK “” to CSN Edge (Note 39)

tCSH

50

-

ns

CCLK “” to CDTIO (at Read Command)

tDCD

-

70

ns

CSN “” to CDTIO (Hi-Z) (at Read Command) (Note 40)

tCCZ

-

70

ns

Note 38. この規格値は LRCK のエッジと BCKI の “”が重ならないように規定しています。

Note 39. この規格は CSN のエッジと CCLK の “”が重ならないように規定しています。

Note 40. Hi-Z とは R

L

=1k(プルアップは TVDD に対して)時、10%CDTIO pin の電位が変動するまでの時間で

す。

[AK4695]

MS1463-J-01 2014/12

- 17 -

Parameter

Symbol

min

typ

max

Unit

Digital Audio Interface Timing; fs = 8kHz ~ 48kHz, C

L

=100pF

DMCLK Output Timing

Period

tSCK

-

1/(64fs)

-

ns

Rising Time

tSRise

-

10

ns

Falling Time

tSFall

-

10

ns

Duty Cycle

dSCK

45

50

55

%

Audio Interface Timing

DDAT Setup Time

tSDS

50

-

ns

DDAT Hold Time

tSDH

0

-

ns

Power-down & Reset Timing

PDN Accept Pulse Width

(Note 41)

tAPD

1.5

-

μs

PDN Reject Pulse Width

(Note 41)

tRPD

-

50

ns

PMAD0 or PMAD1 “” to SDTO1 valid

PMAD2 or PMAD3 “” to SDTO2 valid

(Note 42)

ADRST bit = “0”

tPDV

-

1059

-

1/fs

ADRST bit = “1”

tPDV

-

267

-

1/fs

Note 41. AK4695 は電源投入時に PDN pin を “L” から“H” に立ち上げることでリセットされます。1.5s以上

の PDN pin = “L”パルスでリセットがかかります。50ns 以下の PDN pin= “L”パルスではリセットはか

かりません。

Note 42. PMAD0 bit または PMAD1 bit (PMAD2 bit または PMAD3 bit)を立ち上げてからの LRCKクロックの

“”の回数です。

■ タイミング波形

1/fCLK

MCKI

tCLKH tCLKL

VIH

VIL

1/fs

LRCK

VIH

VIL

tBCK

BCKI

tBCKH tBCKL

VIH

VIL

tLRCKH tLRCKL

Duty = tLRCKH x fs x 100

tLRCKL x fs x 100

Figure 4. Clock Timing

[AK4695]

MS1463-J-01 2014/12

- 18 -

LRCK

VIH

VIL

tBLR

BCKI

VIH

VIL

tLRD

SDTO1

SDTO2

50%TVDD

tLRB

tBSD

tSDS

SDTI

VIL

tSDH

VIH

MSB

Figure 5. Audio Interface Timing

CSN

VIH

VIL

tCSS

CCLK

tCDS

VIH

VIL

CDTIO

VIH

tCCKHtCCKL

tCDH

VIL

R/W

A6 A5

tCCK

tCSH

Figure 6. WRITE Command Input Timing

CSN

VIH

VIL

tCSH

CCLK

VIH

VIL

CDTIO

VIH

tCSW

VIL

D1 D0D2

tCSS

Figure 7. WRITE Data Input Timing

[AK4695]

MS1463-J-01 2014/12

- 19 -

CSN

CCLK

50%

TVDD

CDTIO

VIH

D3

D2

D1

D0

tCCZ

tDCD

VIL

VIH

VIL

Hi-Z

Clock, H or L

Figure 8. Read Data Output Timing

tSCK

65%AVDD

DMCLK

35%AVDD

tSCKL

50%AVDD

dSCK = 100 x tSCKL / tSCK

tSRise

tSFall

Figure 9. DMCLK Clock Timing

DMCLK

65%AVDD

DDAT0

DDAT1

tSDS

VIH2

VIL2

tSDH

35%AVDD

Figure 30. Audio Interface Timing (DCLKP bit = “1”)

DMCLK

65%AVDD

DDAT0

DDAT1

tSDS

VIH2

VIL2

tSDH

35%AVDD

Figure 31. Audio Interface Timing (DCLKP bit = “0”)

[AK4695]

MS1463-J-01 2014/12

- 20 -

PMAD0/1/2/3 bits,

PMDM0/1/2/3 bits

tPDV

SDTO1

SDTO2

50%TVDD

Figure 10. Power Down & Reset Timing 1

tAPD

PDN

VIL

tRPD

Figure 11. Power Down & Reset Timing 2

ページが読み込まれています...

AKM AK4695ECB 仕様

AKM AK4695ECB 仕様

関連論文

その他のドキュメント