AKM AK5704EN 仕様

[AK5704]

019000890-J-00 2019/02

- 1 -

1. 概要

AK5704は、音声認識、音声制御、および会議アプリケーション向けに最適な、高性能アナログフロント

エンドのADコンバータICです。このデバイスは、4-ch 32-bit ADCと低ノイズマイクアンプを内蔵し、

105dBのダイナミックレンジを確保することにより、高S/Nマイクのフルパフォーマンスを低消費電力

で実現します。また、AK5704を複数個接続することにより、最大 16-ch のマイクアレイをサポートす

ることができます。さらに、超低消費電力の音声検知機能を搭載し、待機時の消費電力を大幅に削減で

きます。

2. 特長

1. 録音側機能

• 4-ch 32-bit 低消費電力 ADC

2種類のデジタルフィルタ (低遅延[5/fs]シャープロールオフ, ボイス)

• シングルエンド入力 or 差動入力

• マイク用ゲインアンプ内蔵: +30 dB to 0 dB, 3 dB step

• 2出力マイクパワー内蔵: 2.8 V / 2.5 V / 1.8 V / Direct Mode Selectable

• ADC特性:

S/N, DR: 105 dB, THD+N: 90 dB (Gain = 0 dB)

S/N, DR: 96 dB, THD+N: 86 dB (Gain = +18 dB)

• 優れた電源ノイズ耐性

PSRR: 60dB

Spurious Free Dynamic Range: 100dBc

• 4-ch デジタルマイクインタフェース内蔵

• 位相調整機能

• マイク感度補正機能

2. 音声検知機能 (Voice Activity Detector)

3. プログラマブルデジタルフィルタ

• ミキサー

• 2次 HPF, 2次LPF

• Digital ALC (Automatic Level Control)回路: 4-ch Link Mode, 2-ch Mode

4. デジタルオーディオインタフェース

• マスタ/スレーブモード

• サンプリング周波数:

8 k, 11.025 k, 12 k, 16 k, 22.05 k, 24 k, 32 k, 44.1 k, 48 k, 88.2 k, 96 k,

176.4 k, 192 kHz

• インタフェースフォーマット

- 32 / 24 / 16-bit I

2

S / 前詰め, 16-bit PCM Short / Long Frame

- 4-ch TDM

- 8 / 12 / 16-ch カスケードTDM

5. PLL内蔵

6. コントロールインタフェース: I

2

C-bus (400kHz)

7. 動作温度範囲: Ta = 40 to 85°C

8. 電源電圧:

• AVDD (ADC, MIC, PLL): 1.7 to 1.9 V or 3.0V to 3.6V

• TVDD (Host & Audio I/F, LDO12): 1.65 to 3.6 V

9. パッケージ: 28-pin QFN

Low-Power 4-ch 32-bit ADC with MIC-Amp

AK5704

[AK5704]

019000890-J-00 2019/02

- 2 -

3. 目次

1. 概要 ................................................................................................................................................... 1

2. 特長 ................................................................................................................................................... 1

3. 目次 ................................................................................................................................................... 2

4. ブロック図 ............................................................................................................................................ 4

5. ピン配置と機能説明 .............................................................................................................................. 5

5.1. ピン配置................................................................................................................................... 5

5.2. 機能説明................................................................................................................................... 6

5.3. システム上使用しないピンの処理について ............................................................................ 7

5.4. パワーダウン時のピン状態 ..................................................................................................... 8

6. 絶対最大定格......................................................................................................................................... 9

7. 推奨動作条件......................................................................................................................................... 9

8. 電気的特性 .......................................................................................................................................... 10

8.1. マイク & ADC アナログ特性 (AVDD=3.3V: AVDDL bit = “0”) .............................................. 10

8.2. マイク & ADC アナログ特性 (AVDD=1.8V: AVDDL bit = “1”) .............................................. 12

8.3. 消費電流................................................................................................................................. 14

8.4. モード別の消費電力 .............................................................................................................. 14

8.5. ADC1/2 ショートディレイシャープロールオフフィルタ (ADVF bit = “0”) .......................... 15

8.6. ADC1/2 ボイス用デジタルフィルタ (ADVF bit = “1”) ........................................................... 16

8.7. DC 特性.................................................................................................................................. 17

8.8. スイッチング特性 .................................................................................................................. 18

9. 機能説明 .............................................................................................................................................. 28

9.1. プルダウン内蔵ピン .............................................................................................................. 28

9.2. LDO回路 ................................................................................................................................ 28

9.3. システムクロック .................................................................................................................. 29

9.4. PLL ......................................................................................................................................... 30

9.5. オーディオインタフェースフォーマット ............................................................................. 38

9.6. オーディオシステムとの同期 (SYNCDET) ........................................................................... 46

9.7. マイク／ライン入力 .............................................................................................................. 47

9.8. マイク用ゲインアンプ ........................................................................................................... 49

9.9. マイクパワー ......................................................................................................................... 50

9.10. MIC入力ピンのスタートアップ時間 ..................................................................................... 51

9.11. ADC1/2 初期化サイクル ........................................................................................................ 51

9.12. モノラル／ステレオ切り替え ................................................................................................ 52

9.13. デジタルマイク ...................................................................................................................... 53

9.14. デジタルブロック .................................................................................................................. 55

9.14.1. 位相調整機能 ................................................................................................................... 56

9.14.2. High Pass Filter (ADC) .................................................................................................... 57

9.14.3. ADC1/2 デジタルフィルタ .............................................................................................. 57

9.14.4. マイク感度補正機能 ........................................................................................................ 58

9.14.5. モノラル(MIX)切り替え ................................................................................................... 58

9.14.6. High Pass Filter (HPF1/2) ............................................................................................... 59

9.14.7. Low Pass Filter (LPF1/2) ................................................................................................. 59

9.14.8. ALC動作 .......................................................................................................................... 60

9.14.9. 入力デジタルボリューム (マニュアルモード時) ............................................................ 65

9.14.10. ALC 4ch Link Mode シーケンス ...................................................................................... 66

9.15. 音声検知機能 ......................................................................................................................... 67

9.15.1. VDLY ............................................................................................................................... 68

9.15.2. HPF, LPF ......................................................................................................................... 68

9.15.3. ABS .................................................................................................................................. 69

9.15.4. NLD (Noise Level Detector) ............................................................................................ 70

[AK5704]

019000890-J-00 2019/02

- 3 -

9.15.5. MAX ................................................................................................................................. 72

9.15.6. MULT (X) ......................................................................................................................... 72

9.15.7. 比較器 (>) ........................................................................................................................ 72

9.15.8. Guard Timer .................................................................................................................... 73

9.15.9. 割り込み出力 (WINTN pin) .............................................................................................. 74

9.15.10. Output Selector................................................................................................................ 74

9.16. I2C-bus コントロールインタフェース .................................................................................. 75

9.17. レジスタマップ ...................................................................................................................... 78

9.18. 詳細説明................................................................................................................................. 80

10. 外部接続回路例 ................................................................................................................................... 94

11. コントロールシーケンス .................................................................................................................... 97

11.1. クロックの設定 ...................................................................................................................... 97

11.1.1. PLLマスタモードの場合 .................................................................................................. 97

11.1.2. PLLスレーブモードで外部クロック(BCLK pin)を使用する場合 .................................... 98

11.1.3. PLLスレーブモードで外部クロック(MCKI pin)を使用する場合 .................................... 99

11.1.4. 外部クロックモードで使用する場合(スレーブモード)................................................. 100

11.1.5. 外部クロックモードで使用する場合(マスターモード)................................................. 101

11.2. 音声検知 (1ch Mic)............................................................................................................... 102

11.3. 4chマイク入力録音 .............................................................................................................. 104

11.4. クロックの停止 .................................................................................................................... 105

11.4.1. PLLマスタモードの場合 ................................................................................................ 105

11.4.2. PLLスレーブモード(BCLK pin)の場合 .......................................................................... 105

11.4.3. PLLスレーブモード(MCKI pin)の場合 .......................................................................... 105

11.4.4. 外部クロックスレーブモードの場合 ............................................................................ 106

11.4.5. 外部クロックマスタモードの場合 ................................................................................ 106

11.5. パワーダウン ....................................................................................................................... 106

12. パッケージ ........................................................................................................................................ 107

12.1. 外形寸法図 ........................................................................................................................... 107

12.2. 材質・メッキ仕様 ................................................................................................................ 107

12.3. マーキング ........................................................................................................................... 107

13. オーダリングガイド .......................................................................................................................... 108

14. 改訂履歴 ............................................................................................................................................ 108

重要な注意事項 ...................................................................................................................................... 109

[AK5704]

019000890-J-00 2019/02

- 4 -

4. ブロック図

SCL

Audio I/F

PLL

Control

Register

SDA

SDTO1

BCLK

LRCK

AIN1A+

/DMDAT1

MIC

Power Supply

MPWR2

MCKO

MCKI

Stereo

AVDD

VREF

VSS1

VSS2

VDD12

PDN

TVDD

Mixer,

HPF, LPF,

ALC

Delay

HPF

MIC

Sensitivity

Adj.

ADC1

Delay

HPF

MIC

Sensitivity

Adj

ADC2

WINTN

MPWR1

AIN1B+

/DMCLK1

AIN2A+

/DMDAT2

AIN2B+

/DMCLK2

Digital VAD

for Voice Waku-up

CAD

TDMIN

/SDTO2

AIN2B-

AIN2A-

AIN1B-

AIN1A-

LDO12

VCOM

Figure 1. AK5704 ブロック図

[AK5704]

019000890-J-00 2019/02

- 5 -

5. ピン配置と機能説明

5.1. ピン配置

28-pin QFN

AK5704

Top View

21

20

19

14

13

12

11

10

9

8

18

17

16

15

1

2

3

4

5

6

7

22

23

24

25

26

27

28

AIN2A-

AIN2A+

/DMDAT2

AIN1B-

AIN1B+

/DMCLK1

AIN1A-

AIN1A+

/DMDAT1

MPWR1

PDN

TVDD

VSS2

VDD12

MCKI

MCKO

BCLK

AIN2B+

/DMCLK2

AIN2B

-

MPWR2

VREF

AVDD

VSS1

VCOM

CAD

SCL

SDA

WINTN

SDTO1

TDMIN

/SDTO2

LRCK

[AK5704]

019000890-J-00 2019/02

- 6 -

5.2. 機能説明

No.

Pin Name

I/O

Function

Protection

Diode

Power

Domain

1

CAD

I

2

C Chip Address Pin

TVDD/

VSS2

TVDD

2

SCL

I

2

C Serial Data Clock Pin

TVDD/

VSS2

TVDD

3

SDA

I/O

I

2

C Serial Data Input/Output Pin

TVDD/

VSS2

TVDD

4

WINTN

O

Interrupt Output Pin

TVDD/

VSS2

TVDD

5

SDTO1

O

Audio Serial Data Output 1 Pin

TVDD/

VSS2

TVDD

6

TDMIN

I

TDM Data Input Pin (Default)

(SDTO2E bit = “0”)

TVDD/

VSS2

TVDD

SDTO2

O

Audio Serial Data Output 2 Pin

(SDTO2E bit = “1”)

7

LRCK

I/O

Frame Sync Clock Pin

TVDD/

VSS2

TVDD

8

BCLK

I/O

Audio Serial Data Clock Pin

TVDD/

VSS2

TVDD

9

MCKO

O

Master Clock Output Pin

TVDD/

VSS2

TVDD

10

MCKI

I

Master Clock Input Pin

TVDD/

VSS2

TVDD

11

VDD12

-

LDO12 (1.2 V) Output Pin

VSS2との間に2.2 μF ± 50 %のコンデンサを接続

してください。

TVDD/

VSS2

TVDD

12

VSS2

-

Digital Ground Pin

13

TVDD

-

Digital I/F & LDO12 Power Supply Pin

TVDD

14

PDN

I

Power down Pin

“L”: Power-down, “H”: Power-Up

TVDD/

VSS2

TVDD

15

VREF

O

Voltage Reference Pin

VSS1との間に2.2 μF ± 50 %のセラミックコンデ

ンサを接続してください。

AVDD/

VSS1

AVDD

16

VCOM

O

Common Voltage Output Pin

VSS1との間に2.2 μF ± 50 %のセラミックコンデ

ンサを接続してください。

AVDD/

VSS1

AVDD

17

VSS1

-

Analog Ground Pin

18

AVDD

-

Analog Power Supply Pin

AVDD

19

MPWR2

O

MIC Power Supply 2 Pin

AVDD/

VSS1

AVDD

Note 1. VDD12 pin, VCOM pin, VREF pinには、負荷は接続しないでください。

[AK5704]

019000890-J-00 2019/02

- 7 -

No.

Pin Name

I/O

Function

Protection

Diode

Power

Domain

20

AIN2B-

I

Negative Analog Input 2B Pin

AVDD/

VSS1

AVDD

21

AIN2B+

I

Positive Analog Input 2B Pin

(DMIC2 bit = “0”)

AVDD/

VSS1

AVDD

DMCLK2

O

Digital Microphone Clock Output 2 Pin

(DMIC2 bit = “1”)

22

AIN2A-

I

Negative Analog Input 2A Pin

AVDD/

VSS1

AVDD

23

AIN2A+

I

Positive Analog Input 2A Pin

(DMIC2 bit = “0”)

AVDD/

VSS1

AVDD

DMDAT2

I

Digital Microphone Data Input 2 Pin

(DMIC2 bit = “1”)

24

AIN1B-

I

Negative Analog Input 1B Pin

AVDD/

VSS1

AVDD

25

AIN1B+

I

Positive Analog Input 1B Pin

(DMIC1 bit = “0”)

AVDD/

VSS1

AVDD

DMCLK1

O

Digital Microphone Clock Output 1 Pin

(DMIC1 bit = “1”)

26

AIN1A-

I

Negative Analog Input 1A Pin

AVDD/

VSS1

AVDD

27

AIN1A+

I

Positive Analog Input 1A Pin

(DMIC1 bit = “0”)

AVDD/

VSS1

AVDD

DMDAT1

I

Digital Microphone Data Input 1 Pin

(DMIC1 bit = “1”)

28

MPWR1

O

MIC Power Supply 1 Pin

AVDD/

VSS1

AVDD

Note 2. アナログ入力ピン(AIN1A+, AIN1A, AIN1B+, AIN1B, AIN2A+, AIN2A, AIN2B+, AIN2B

pins)を除く、全ての入力ピンはフローティングにしないでください。

5.3. システム上使用しないピンの処理について

使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。

区分

ピン名

設定

Analog

MPWR1, MPWR2

オープン

AIN1A+, AIN1A, AIN1B+, AIN1B

オープンかつ DMIC1 bit = “0”

AIN2A+, AIN2A, AIN2B+, AIN2B

オープンかつ DMIC2 bit = “0”

Digital

MCKO, WINTN, SDTO1

オープン

MCKI, TDMIN

VSS2に接続

[AK5704]

019000890-J-00 2019/02

- 8 -

5.4. パワーダウン時のピン状態

No.

Pin Name

I/O

Pin Power-down (PDN pin = “L”)

Register Power-down

(PDN pin = “H”)

1

CAD

I

Hi-z

←

2

SCL

I

Hi-z

←

3

SDA

I/O

Hi-z

←

4

WINTN

O

Hi-z

“H” (TVDD)

5

SDTO1

O

Pull-down to VSS2 by 49kΩ (typ.)

“L” (VSS2)

6

TDMIN

I

Pull-down to VSS2 by 49kΩ (typ.)

“L” (VSS2)

SDTO2

O

7

LRCK

I/O

Pull-down to VSS2 by 49kΩ (typ.)

“L” (VSS2)

8

BCLK

I/O

Pull-down to VSS2 by 49kΩ (typ.)

“L” (VSS2)

9

MCKO

O

Pull-down to VSS2 by 49kΩ (typ.)

“L” (VSS2)

10

MCKI

I

Hi-z

←

11

VDD12

-

Pull-down to VSS2 by 700Ω (typ.)

Normal Operation

12

VSS2

-

13

TVDD

-

14

PDN

I

Hi-z

←

15

VREF

O

Hi-z

←

16

VCOM

O

Pull-down to VSS1 by 260Ω (typ.) @AVDD=3.3V

Pull-down to VSS1 by 265Ω (typ.) @AVDD=1.8V

←

17

VSS1

-

18

AVDD

-

19

MPWR2

O

Hi-z

←

20

AIN2B-

I

Hi-z

←

21

AIN2B+

I

Hi-z

←

DMCLK2

O

22

AIN2A-

I

Hi-z

←

23

AIN2A+

I

Hi-z

←

DMDAT2

I

24

AIN1B-

I

Hi-z

←

25

AIN1B+

I

Hi-z

←

DMCLK1

O

26

AIN1A-

I

Hi-z

←

27

AIN1A+

I

Hi-z

←

DMDAT1

I

28

MPWR1

O

Hi-z

←

[AK5704]

019000890-J-00 2019/02

- 9 -

6. 絶対最大定格

(VSS1 = VSS2 = 0 V; Note 3, Note 4)

Parameter

Symbol

Min.

Max.

Unit

Power

Analog

AVDD

0.3

4.3

V

Supplies

Digital I/F & LDO12

TVDD

0.3

4.3

V

Input Current, Any Pin Except Supplies

IIN

-

±10

mA

Analog Input Voltage (Note 5)

VINA

0.3

4.3

V

Digital Input Voltage (Note 6)

VIND1

0.3

TVDD+0.3

or 4.3

V

(Note 7)

VIND2

0.3

AVDD+0.3

V

Ambient Temperature (powered applied)

Ta

40

85

C

Storage Temperature

Tstg

65

150

C

Note 3. 電圧は全てグランドピンに対する値です。

Note 4. VSS1, VSS2 は同じアナロググランドに接続してください。

Note 5. AIN1A+/-, AIN1B+/-, AIN2A+/-, AIN2B+/- pins

Note 6. MCKI, BCLK, LRCK, TDMIN, CAD, SCL, SDA, PDN pins; Max値はTVDD+0.3Vまたは4.3Vの

どちらか低い方の値です。

Note 7. DMDAT1, DMDAT2 pins

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、通常の動作は

保証されません。

7. 推奨動作条件

(VSS1 = VSS2 = 0 V; Note 8)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Power Supplies

Analog

AVDDL

1.7

1.8

1.9

V

(Note 9)

AVDDH

3.0

3.3

3.6

V

Digital I/F & LDO12

TVDD

1.65

1.8

3.6

V

Note 8. 電圧は全てグランドピンに対する値です。

Note 9. 各電源の立ち上げ/下げシーケンスを考慮する必要はありません。電源立ち上げ時に内部回路

が不定になることを避けるためPDN pin = “L”の状態で各電源を立ち上げ、全ての電源が立ち

上がった後、PDN pin = “H”にしてください。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任を負いかねますの

で、十分ご注意ください。

[AK5704]

019000890-J-00 2019/02

- 10 -

8. 電気的特性

8.1. マイク & ADC アナログ特性 (AVDD=3.3V: AVDDL bit = “0”)

(Ta = 25C; AVDD = 3.3V, TVDD = 1.8 V; VSS1 = VSS2 = 0 V; Signal Frequency = 1 kHz; 24-bit Data;

fs = 48 kHz, BCLK = 64fs; Measurement Bandwidth = 20 Hz to 20 kHz; unless otherwise specified)

Parameter

Min.

Typ.

Max.

Unit

MIC Amplifier 1/2: AIN1A+/-, AIN1B+/-, AIN2A+/-, AIN2B+/- pins

Input Resistance

140

200

260

k

MIC-Amp 1/2 Gain

Gain Setting

0

-

+30

dB

Step Width

2

3

4

dB

MIC Power Supply: MPWR1/2 pins

Output Voltage (Note 10)

MICL[1:0] bits = “00”

2.6

2.8

3.0

V

MICL[1:0] bits = “01”

2.3

2.5

2.7

MICL[1:0] bits = “10”

1.7

1.8

1.9

MICL[1:0] bits = “11”

-

AVDD

-

Load Resistance

650

-



Load Capacitance

-

130

pF

Output Noise Level

(A-weighted)

MICL[1:0] bits = “00”

-

111

-

dBV

MICL[1:0] bits = “01”

-

112

-

MICL[1:0] bits = “10”

-

116

-

PSRR (1kHz) (Note 11)

-

60

-

dB

Note 10. MIC Powerの出力電圧は、MPWR1/2で共通設定です。また、出力電圧は、AVDDに比例しま

す。MICL[1:0] bits = “00”: Typ. 2.8 x AVDD/3.3V, “01”: Typ. 2.5 x AVDD/3.3V, “10”: Typ. 1.8 x

AVDD/3.3V

MICL[1:0] bits = “11”の場合、AVDDからSwitch (SWのON抵抗: Typ. 37, Max. 62)を介し

て、MPWR1/2から出力されます。

Note 11. 全ての電源に100 mVppの正弦波を重畳。

[AK5704]

019000890-J-00 2019/02

- 11 -

Parameter

Min.

Typ.

Max.

Unit

ADC1/2 Analog Input Characteristics:

AIN1A+, AIN1B+, AIN2A+, AIN2B+ pins (Single-ended Input) → ADC1/2 → SDTO1/2

Resolution

-

32

Bits

Input Full Scale Voltage (Note 12)

0 dB

1.85

2.02

2.18

Vpp

+18 dB

-

0.255

-

Vpp

THD+N

1 dBFS

fs = 48 kHz

BW = 20 kHz

0 dB

-

90

-

dB

+18 dB

-

86

78

dB

fs = 96 kHz

BW = 40 kHz

0 dB

-

90

-

dB

+18 dB

-

86

-

dB

fs = 192 kHz

BW = 40 kHz

0 dB

-

90

-

dB

+18 dB

-

86

-

dB

Dynamic Range (60 dBFS, A-weighted)

0 dB

99

105

-

dB

+18 dB

-

96

-

dB

S/N (A-weighted)

0 dB

99

105

-

dB

+18 dB

-

96

-

dB

Interchannel Isolation

0 dB

-

100

-

dB

+18 dB

80

100

-

dB

Interchannel Gain Mismatch

-

0

0.8

dB

PSRR (1kHz) (Note 13)

0 dB

-

60

-

dB

+18dB

-

60

-

dB

Spurious Free Dynamic Range (10kHz)

(Note 14)

0 dB

-

100

-

dBc

+18dB

-

100

-

dBc

ADC1/2 Analog Input Characteristics:

AIN1A+/-, AIN1B+/-, AIN2A+/-, AIN2B+/- pins (Differential Input) → ADC1/2 → SDTO1/2

Resolution

-

32

Bits

Input Full Scale Voltage (Note 12)

0 dB

1.85

2.02

2.18

Vpp

+18 dB

-

0.255

-

Vpp

THD+N

1 dBFS

fs = 48 kHz

BW = 20 kHz

0 dB

-

90

-

dB

+18 dB

-

86

-

dB

fs = 96 kHz

BW = 40 kHz

0 dB

-

90

-

dB

+18 dB

-

86

-

dB

fs = 192 kHz

BW = 40 kHz

0 dB

-

90

-

dB

+18 dB

-

86

-

dB

Dynamic Range (60 dBFS, A-weighted)

0 dB

-

105

-

dB

+18 dB

-

96

-

dB

S/N (A-weighted)

0 dB

-

105

-

dB

+18 dB

-

96

-

dB

Interchannel Isolation

0 dB

-

100

-

dB

+18 dB

-

100

-

dB

Interchannel Gain Mismatch

-

0

-

dB

PSRR (1kHz) (Note 13)

0 dB

-

60

-

dB

+18dB

-

60

-

dB

Spurious Free Dynamic Range (10kHz)

(Note 14)

0 dB

-

100

-

dBc

+18dB

-

100

-

dBc

Note 12. 入力電圧はAVDDに比例します。 Typ. 2.02 Vpp x AVDD/3.3V @ MIC-Amp Gain = 0 dB

Note 13. 全ての電源に100 mVppの正弦波を重畳。PSRRは、ADC出力での100 mVpp (= 26.1 dBFS)

を基準にした場合のRatio値。

Note 14. AVDDに100 mVppの正弦波を重畳。SFDRは、ADC出力でのフルスケール (0 dBFS)を基準に

した場合のDynamic Range値。

[AK5704]

019000890-J-00 2019/02

- 12 -

8.2. マイク & ADC アナログ特性 (AVDD=1.8V: AVDDL bit = “1”)

(Ta = 25C; AVDD = 1.8V, TVDD = 1.8 V; VSS1 = VSS2 = 0 V; Signal Frequency = 1 kHz; 24-bit Data;

fs = 48 kHz, BCLK = 64fs; Measurement Bandwidth = 20 Hz to 20 kHz; unless otherwise specified)

Parameter

Min.

Typ.

Max.

Unit

MIC Amplifier 1/2: AIN1A+/-, AIN1B+/-, AIN2A+/-, AIN2B+/- pins

Input Resistance

140

200

260

k

MIC-Amp 1/2 Gain

Gain Setting

0

-

+30

dB

Step Width

2

3

4

dB

MIC Power Supply: MPWR1/2 pins

Output Voltage (Note 15)

“11”

-

AVDD

-

V

Note 15. MIC Powerの出力電圧は、MPWR1/2共通設定で、MICL[1:0] bits = “11”のみ有効です。

MICL[1:0] bits = “11”の場合、AVDDからSwitch (SWのON抵抗: Typ. 37, Max. 62)を介し

て、MPWR1/2から出力されます。

[AK5704]

019000890-J-00 2019/02

- 13 -

Parameter

Min.

Typ.

Max.

Unit

ADC1/2 Analog Input Characteristics:

AIN1A+, AIN1B+, AIN2A+, AIN2B+ pins (Single-ended Input) → ADC1/2 → SDTO1/2

Resolution

-

32

Bits

Input Full Scale Voltage (Note 16)

0 dB

1.01

1.10

1.19

Vpp

+18 dB

-

0.139

-

Vpp

THD+N

1 dBFS

fs = 48 kHz

BW = 20 kHz

0 dB

-

80

-

dB

+18 dB

-

80

72

dB

fs = 96 kHz

BW = 40 kHz

0 dB

-

80

-

dB

+18 dB

-

80

-

dB

fs = 192 kHz

BW = 40 kHz

0 dB

-

80

-

dB

+18 dB

-

80

-

dB

Dynamic Range (60 dBFS, A-weighted)

0 dB

95

101

-

dB

+18 dB

-

91

-

dB

S/N (A-weighted)

0 dB

95

101

-

dB

+18 dB

-

91

-

dB

Interchannel Isolation

0 dB

-

100

-

dB

+18 dB

80

100

-

dB

Interchannel Gain Mismatch

-

0

0.8

dB

PSRR (1kHz) (Note 17)

0 dB

-

60

-

dB

+18dB

-

60

-

dB

Spurious Free Dynamic Range (10kHz)

(Note 18)

0 dB

-

80

-

dBc

+18dB

-

80

-

dBc

ADC1/2 Analog Input Characteristics:

AIN1A+/-, AIN1B+/-, AIN2A+/-, AIN2B+/- pins (Differential Input) → ADC1/2 → SDTO1/2

Resolution

-

32

Bits

Input Full Scale Voltage (Note 16)

0 dB

1.01

1.10

1.19

Vpp

+18 dB

-

0.139

-

Vpp

THD+N

1 dBFS

fs = 48 kHz

BW = 20 kHz

0 dB

-

80

-

dB

+18 dB

-

80

-

dB

fs = 96 kHz

BW = 40 kHz

0 dB

-

80

-

dB

+18 dB

-

80

-

dB

fs = 192 kHz

BW = 40 kHz

0 dB

-

80

-

dB

+18 dB

-

80

-

dB

Dynamic Range (60 dBFS, A-weighted)

0 dB

-

101

-

dB

+18 dB

-

91

-

dB

S/N (A-weighted)

0 dB

-

101

-

dB

+18 dB

-

91

-

dB

Interchannel Isolation

0 dB

-

100

-

dB

+18 dB

-

100

-

dB

Interchannel Gain Mismatch

-

0

-

dB

PSRR (1kHz) (Note 17)

0 dB

-

60

-

dB

+18dB

-

60

-

dB

Spurious Free Dynamic Range (10kHz)

(Note 18)

0 dB

-

80

-

dBc

+18dB

-

80

-

dBc

Note 16. 入力電圧はAVDDに比例します。 Typ. 1.10 Vpp x AVDD/1.8V @ MIC-Amp Gain = 0 dB

Note 17. 全ての電源に100 mVppの正弦波を重畳。PSRRは、ADC出力での100 mVpp (= 20.8 dBFS)

を基準にした場合のRatio値。

Note 18. AVDDに100 mVppの正弦波を重畳。SFDRは、ADC出力でのフルスケール (0 dBFS)を基準に

した場合のDynamic Range値。

[AK5704]

019000890-J-00 2019/02

- 14 -

8.3. 消費電流

(Ta = 25C; AVDD = 3.3V or 1.8V, TVDD = 1.8 V; VSS1 = VSS2 = 0 V; unless otherwise specified)

Parameter

Min.

Typ.

Max.

Unit

Power Supply Current

Power Up (PDN pin = “H”, All circuits power-up, Note 19)

AVDD (AVDD=3.3V: AVDDL bit = “0”)

-

7.0

9.8

mA

AVDD (AVDD=1.8V: AVDDL bit = “1”)

-

5.3

-

mA

TVDD

-

2.4

3.4

mA

Power Up (PDN pin = “H”, LDO12 Enable, Other circuits power-down)

AVDD (AVDD=3.3V: AVDDL bit = “0”)

-

0.05

-

mA

AVDD (AVDD=1.8V: AVDDL bit = “1”)

-

0.05

-

mA

TVDD

-

0.15

-

mA

Power Down (PDN pin = “L”, Note 20)

AVDD + TVDD

-

4

20

μA

Note 19. PLL Master Mode, MCKI=16MHz, BCLK=64fs, fs=48kHz (PLD[15:0] bits = 0018H,

PLM[15:0] bits = 005FH, FS[3:0] bits = “1010”, CM[1:0] bits = “01”, PLS bit = “0”, MSN =

BCKO = MCKOE bit = “1”); PMDMxx bit以外のすべてのPMxx bitはパワーアップ; MICL[1:0]

bits = “00” @AVDD=3.3V, MICL[1:0] bits = “11” @AVDD=1.8V; No signal input

Note 20. すべてのデジタル入力ピンをTVDDまたはVSS2に固定した時の値です。

8.4. モード別の消費電力

(Ta = 25C; AVDD = 3.3V or 1.8V, TVDD = 1.8 V; VSS1 = VSS2 = 0 V; External Slave Mode, MCKI =

256 fs, BCLK = 64fs; No signal input, MPWR OFF)

Mode

AVDD

[mA]

TVDD

[mA]

Total Power

[mW]

AIN1/2 → 2-ch ADC (fs = 48 kHz)

3.3V

2.4

1.0

9.7

1.8V

2.0

5.4

AIN1/2 → 2-ch ADC (fs = 96 kHz)

3.3V

4.4

1.8

17.8

1.8V

3.7

9.9

AIN1/2 → 2-ch ADC (fs = 192 kHz)

3.3V

4.4

1.8

17.8

1.8V

3.7

9.9

AIN1/2 → 4-ch ADC (fs = 48 kHz)

3.3V

4.5

1.2

17.0

1.8V

4.0

9.4

AIN1/2 → 4-ch ADC (fs = 96 kHz)

3.3V

8.4

2.2

31.7

1.8V

7.1

16.7

AIN1/2 → 4-ch ADC

(fs = 192 kHz, MCKI=128fs)

3.3V

8.4

2.2

31.7

1.8V

7.1

16.7

Voice Activity Detection Mode

(AIN1A → 1-ch ADC → VAD, fs = 16kHz)

3.3V

1.2

0.5

4.9

1.8V

1.0

2.7

[AK5704]

019000890-J-00 2019/02

- 15 -

8.5. ADC1/2 ショートディレイシャープロールオフフィルタ (ADVF bit = “0”)

(Ta = 40 to 85C; AVDD = 1.7 to 1.9V or 3.0 to 3.6 V; TVDD = 1.65 to 3.6 V; fs = 48kHz)

Parameter

Symbol

Min.

Typ.

Max.

Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 21)

±0.16 dB

PB

0

-

18.8

kHz

0.28 dB

-

20.0

-

kHz

3.0 dB

-

22.8

-

kHz

Stopband (Note 21)

SB

28.4

-

kHz

Stopband Attenuation

SA

72

-

dB

Group Delay (Note 22)

GD

-

5.0

-

1/fs

Group Delay Distortion

GD

-

2.4

1/fs

ADC Digital Filter (HPF): HPFxC[1:0] bits = “00” (x=1, 2)

Frequency Response

(Note 21)

3.0 dB

FR

-

3.7

-

Hz

Note 21. 各振幅特性の周波数はfs (サンプリング周波数)に比例します。各応答は1 kHzを基準にします。

Note 22. ADC部はアナログ信号が入力されてからSDTO1/2 AchのMSBの出力タイミングまでの時間で

す。HPFの遅延も含まれます。また、オーディオインタフェースでの出力時に、最大 1/8

[1/fs]の誤差を生じる可能性があります。Programmable Filterを通るパスでは1fs増加します。

(Ta = 40 to 85C; AVDD = 1.7 to 1.9V or 3.0 to 3.6 V; TVDD = 1.65 to 3.6 V; fs = 96kHz)

Parameter

Symbol

Min.

Typ.

Max.

Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 21)

±0.16 dB

PB

0

-

37.6

kHz

0.28 dB

-

40.0

-

kHz

3.0 dB

-

45.6

-

kHz

Stopband (Note 21)

SB

56.8

-

kHz

Stopband Attenuation

SA

72

-

dB

Group Delay (Note 22)

GD

-

5.0

-

1/fs

Group Delay Distortion

GD

-

2.4

1/fs

ADC Digital Filter (HPF): HPFxC[1:0] bits = “00” (x=1, 2)

Frequency Response

(Note 21)

3.0 dB

FR

-

7.4

-

Hz

(Ta = 40 to 85C; AVDD = 1.7 to 1.9V or 3.0 to 3.6 V; TVDD = 1.65 to 3.6 V; fs = 192kHz)

Parameter

Symbol

Min.

Typ.

Max.

Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 21)

±0.12 dB

PB

0

-

37

kHz

1.0 dB

-

51

-

kHz

3.0 dB

-

65

-

kHz

6.0 dB

-

78

-

kHz

Stopband (Note 21)

SB

145.5

-

kHz

Stopband Attenuation

SA

72

-

dB

Group Delay (Note 22)

GD

-

4.4

-

1/fs

Group Delay Distortion

GD

-

0

-

1/fs

ADC Digital Filter (HPF): HPFxC[1:0] bits = “00” (x=1, 2)

Frequency Response

(Note 21)

3.0 dB

FR

-

14.8

-

Hz

[AK5704]

019000890-J-00 2019/02

- 16 -

8.6. ADC1/2 ボイス用デジタルフィルタ (ADVF bit = “1”)

<fs=8kHz>

(Ta = 40 to 85C; AVDD = 1.7 to 1.9V or 3.0 to 3.6 V; TVDD = 1.65 to 3.6 V; fs = 8kHz)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Voice Digital Filter

Passband (Note 21)

-0.5dB to 0.5dB

PB

0

-

3.15

kHz

-3.0dB

-

3.35

-

kHz

Stopband (Note 21)

SB

4.0

-

kHz

Stopband Attenuation

SA

60

-

dB

Group Delay (Note 22)

GD

-

15.2

-

1/fs

Group Delay Distortion

GD

-

0

-

1/fs

ADC Digital Filter (HPF): HPFxC[1:0] bits = “00” (x=1, 2)

Frequency Response

(Note 21)

-3.0dB

FR

-

0.6

-

Hz

<fs=16kHz>

(Ta = 40 to 85C; AVDD = 1.7 to 1.9V or 3.0 to 3.6 V; TVDD = 1.65 to 3.6 V; fs = 16kHz)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Voice Digital Filter

Passband (Note 21)

-0.5dB to 0.5dB

PB

0

-

6.3

kHz

-3.0dB

-

6.7

-

kHz

Stopband (Note 21)

SB

8.0

-

kHz

Stopband Attenuation

SA

60

-

dB

Group Delay (Note 22)

GD

-

15.2

-

1/fs

Group Delay Distortion

GD

-

0

-

1/fs

ADC Digital Filter (HPF): HPFxC[1:0] bits = “00” (x=1, 2)

Frequency Response

(Note 21)

-3.0dB

FR

-

1.2

-

Hz

[AK5704]

019000890-J-00 2019/02

- 17 -

8.7. DC 特性

(Ta = 40 to 85C; AVDD = 1.7 to 1.9V or 3.0 to 3.6 V; TVDD = 1.65 to 3.6 V)

Note 23. MCKI, MCKO, BCLK, LRCK, TDMIN/SDTO2, SDTO1, CAD, SCL, SDA, PDN, WINTN pins

Note 24. PSW1N = PSW2N bits = “1“

Parameter

Symbol

Min.

Typ.

Max.

Unit

Normal Pin (Note 23)

High-Level Input Voltage

VIH

70% TVDD

-

V

Low-Level Input Voltage

VIL

-

30% TVDD

V

High-Level Output Voltage (Iout = 200 μA)

VOH

TVDD 0.2

-

V

Low-Level Output Voltage

Except for SDA pin, Iout = 200 μA

VOL

-

0.2

V

SDA pin

2 V < TVDD  3.6 V (Iout = 3 mA)

VOL

-

0.4

V

1.65 V  TVDD  2 V (Iout = 2 mA)

VOL

-

20% TVDD

V

Input Leakage Current (Note 24)

Iin

5

-

+5

μA

Digital MIC Interface (DMDAT1/2 pin Input)

High-Level Input Voltage

Low-Level Input Voltage

VIH2

VIL2

65% AVDD

-

35% AVDD

V

Digital MIC Interface (DMCLK1/2 pin Output)

High-Level Output Voltage (Iout = 80 μA)

Low-Level Output Voltage (Iout = 80 μA)

VOH2

VOL2

AVDD 0.4

-

0.4

V

Input Leakage Current

Iin

5

-

+5

μA

[AK5704]

019000890-J-00 2019/02

- 18 -

8.8. スイッチング特性

(Ta = 40 to 85C; AVDD = 1.7 to 1.9V or 3.0 to 3.6 V; TVDD = 1.65 to 3.6 V; C

L

= 50 pF(MCKO, BCLK,

LRCK pins), 20 pF(SDTO1, SDTO2 pins); unless otherwise specified)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Master Clock Input Timing

Input Frequency

fMCK

0.256

-

27

MHz

Pulse Width Low

tMCKL

0.4 / fMCK

-

ns

Pulse Width High

tMCKH

0.4 / fMCK

-

ns

Master Clock Output Timing

Output Frequency

fMCKO

-

24.576

MHz

Duty Cycle (Note 25)

dMCKO

-

50

-

%

LRCK Frequency (Slave mode)

Normal mode (TDM[1:0] bits = “00”)

Frequency

Duty Cycle

fs

Duty

8

45

-

192

55

kHz

%

TDM128 mode (TDM[1:0] bits = “01”)

Frequency

High Time

Low Time

fs

tLRH

tLRL

8

1/128fs

-

192

-

kHz

ns

TDM256 mode (TDM[1:0] bits = “10”)

Frequency

High time

Low time

fs

tLRH

tLRL

8

1/256fs

-

96

-

kHz

ns

TDM512 mode (TDM[1:0] bits = “11”)

Frequency

High Time

Low Time

fs

tLRH

tLRL

8

1/512fs

-

48

-

kHz

ns

BCLK Freqency (Slave mode)

Normal mode (TDM[1:0] bits = “00”)

Frequency (Note 26)

1/tBCK

32fs

-

24.576M

or 512fs

Hz

BCLK Pulse Width Low

BCLK Pulse Width High

tBCKL

tBCKH

32

-

ns

TDM128 mode (TDM[1:0] bits = “01”)

Frequency

BCLK Pulse Width Low

BCLK Pulse Width High

1/tBCK

tBCKL

tBCKH

-

16

128fs

-

Hz

ns

TDM256 mode (TDM[1:0] bits = “10”)

Frequency

BCLK Pulse Width Low

BCLK Pulse Width High

1/tBCK

tBCKL

tBCKH

-

16

256fs

-

Hz

ns

TDM512 mode (TDM[1:0] bits = “11”)

Frequency

BCLK Pulse Width Low

BCLK Pulse Width High

1/tBCK

tBCKL

tBCKH

-

16

512fs

-

Hz

ns

Note 25. 偶数分周設定の場合

Note 26. Max.値は、“24.576MHz” あるいは “512fs” のどちらか遅い周波数になります。

[AK5704]

019000890-J-00 2019/02

- 19 -

Figure 2. システムクロック (Slave Mode)

MCKI

VIH

VIL

1/fMCK

tMCKH

tMCKL

MCKO (Output)

50 %TVDD

1/fMCKO

tMCKOH

Duty “dMCKO”

= tMCKOH / (1/fMCKO) x 100

LRCK

VIH

VIL

1/fs

tLRH

tLRL

BCLK

VIH

VIL

tBCK

tBCKH

tBCKL

[AK5704]

019000890-J-00 2019/02

- 20 -

Parameter

Symbol

Min.

Typ.

Max.

Unit

LRCK Frequency (Master mode)

Normal mode (TDM[1:0] bits = “00”)

Frequency

Duty Cycle

fs

Duty

8

-

50

192

-

kHz

%

TDM128 mode (TDM[1:0] bits = “01”)

Frequency

High Time

fs

tLRH

8

-

1/4fs

192

-

kHz

ns

TDM256 mode (TDM[1:0] bits = “10”)

Frequency

High Time

fs

tLRH

8

-

1/8fs

96

-

kHz

ns

TDM512 mode (TDM[1:0] bits = “11”)

Frequency

High Time

fs

tLRH

8

-

1/16fs

48

-

kHz

ns

BCLK Freqency (Master mode)

Normal mode (TDM[1:0] bits = “00”)

Frequency (BCKO bit = “0”)

(BCKO bit = “1”)

1/tBCK

-

32fs

64fs

-

Hz

BCLK Duty

dBCK

-

50

-

%

TDM128 mode (TDM[1:0] bits = “01”)

Frequency

BCLK Duty

1/tBCK

dBCK

-

128fs

50

-

Hz

%

TDM256 mode (TDM[1:0] bits = “10”)

Frequency

BCLK Duty

1/tBCK

dBCK

-

256fs

50

-

Hz

%

TDM512 mode (TDM[1:0] bits = “11”)

Frequency

BCLK Duty

1/tBCK

dBCK

-

512fs

50

-

Hz

%

Figure 3. システムクロック (Master Mode)

LRCK

50%TVDD

1/fs

tLRH

Duty = tLRH x fs x 100

BCLK

50%TVDD

tBCK

tBCKH

tBCKL

Duty = tBCKH / tBCK x 100

tBCKL / tBCK x 100

ページを読み込んでいます...

AKM AK5704EN 仕様

関連論文

その他の書類