GOWIN IPUG769-1.1E Video Frame Buffer IP ユーザーガイド

GW1NRF 系列蓝牙 FPGA 产品

数据手册

DS891-1.01, 2020-08-14

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全

部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任

何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体

概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和／或使用不作任何

明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知

识产权的侵权责任等，均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准

确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，

恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期

版本

说明

2019/11/12

1.0

初始版本。

2020/08/14

1.01

 完善 PLL 开关特性；

 完善器件命名图示。

DS891-1.01

i

目录 ....................................................................................................................... i

图目录 .................................................................................................................. iv

表目录 .................................................................................................................. vi

1 关于本手册 ........................................................................................................ 1

1.1 手册内容 ............................................................................................................................. 1

1.2 相关文档 ............................................................................................................................. 1

1.3 术语、缩略语 ..................................................................................................................... 2

1.4 技术支持与反馈 .................................................................................................................. 3

2 产品概述 ........................................................................................................... 4

2.1 特性概述 ............................................................................................................................. 4

2.2 产品信息列表 ..................................................................................................................... 7

2.3 封装信息列表 ..................................................................................................................... 7

3 结构介绍 ........................................................................................................... 8

3.1 结构框图 ............................................................................................................................. 8

3.2 SoC 系统介绍.................................................................................................................... 10

3.2.1 蓝牙模块 ........................................................................................................................ 11

3.2.2 定时器 ............................................................................................................................ 12

3.2.3 电源管理 ........................................................................................................................ 12

3.2.4 RF 信号 ........................................................................................................................... 13

3.2.5 工作模式 ........................................................................................................................ 14

3.2.6 软件开发平台 ................................................................................................................. 15

3.3 可配置功能单元 ................................................................................................................ 15

3.3.1 可配置逻辑单元 .............................................................................................................. 16

3.3.2 布线资源单元 ................................................................................................................. 17

3.4 输入输出模块 ................................................................................................................... 18

3.4.1 I/O 电平标准.................................................................................................................... 19

3.4.2 真LVDS 设计 ................................................................................................................. 21

3.4.3 I/O 逻辑 ........................................................................................................................... 22

3.4.4 I/O 逻辑工作模式 ............................................................................................................ 24

3.5 块状静态随机存储器模块 ................................................................................................. 29

3.5.1 简介 ................................................................................................................................ 29

3.5.2 存储器配置模式 .............................................................................................................. 30

3.5.3 存储器混合数据宽度配置 ............................................................................................... 31

3.5.4 字节使能功能配置 .......................................................................................................... 32

3.5.5 校验位功能配置 .............................................................................................................. 32

3.5.6 同步操作 ........................................................................................................................ 32

DS891-1.01

ii

3.5.7 上电情况 ........................................................................................................................ 32

3.5.8 B-SRAM 操作模式 .......................................................................................................... 32

3.5.9 时钟模式 ........................................................................................................................ 34

3.6 用户闪存资源 ................................................................................................................... 37

3.6.1 简介 ................................................................................................................................ 37

3.6.2 用户闪存模块信号 .......................................................................................................... 37

3.6.3 用户闪存模块模式 .......................................................................................................... 38

3.7 数字信号处理模块 ............................................................................................................ 38

3.7.1 简介 ................................................................................................................................ 38

3.7.2 DSP 操作模式配置 .......................................................................................................... 41

3.8 时钟 .................................................................................................................................. 42

3.8.1 全局时钟网络 ................................................................................................................. 42

3.8.2 锁相环 ............................................................................................................................ 45

3.8.3 高速时钟 ........................................................................................................................ 47

3.9 长线 .................................................................................................................................. 47

3.10 全局复置位 ..................................................................................................................... 47

3.11 编程配置 ......................................................................................................................... 47

3.11.1 SRAM 编程 ................................................................................................................... 48

3.11.2 Flash 编程 ..................................................................................................................... 48

3.12 片内晶振 ......................................................................................................................... 48

4 电气特性 ......................................................................................................... 49

4.1 工作条件 ........................................................................................................................... 49

4.1.1 绝对最大范围 ................................................................................................................. 49

4.1.2 推荐工作范围 ................................................................................................................. 50

4.1.3 电源上升斜率 ................................................................................................................. 51

4.1.4 热插拔特性 ..................................................................................................................... 51

4.1.5 POR 特性 ........................................................................................................................ 51

4.2 ESD 性能 .......................................................................................................................... 51

4.3 DC 电气特性 ..................................................................................................................... 52

4.3.1 推荐工作范围 DC 电气特性 ............................................................................................ 52

4.3.2 静态电流 ........................................................................................................................ 53

4.3.3 I/O 推荐工作条件 ........................................................................................................... 54

4.3.4 单端 I/O DC 电气特性 .................................................................................................... 55

4.3.5 差分 I/O DC 电气特性 .................................................................................................... 56

4.3.6 SoC DCDC 降压配置模式 ............................................................................................... 57

4.3.7 SoC 低频晶振电气特性 ................................................................................................... 59

4.3.8 SoC 高频晶振电气特性 ................................................................................................... 59

4.3.9 SoC RF 电气特性 ........................................................................................................... 59

4.3.10 SoC RF 发送特性 .......................................................................................................... 60

4.3.11 SoC RF 接收特性 .......................................................................................................... 61

4.4 AC/开关特性 ...................................................................................................................... 62

4.4.1 CFU 开关特性 ................................................................................................................. 62

4.4.2 时钟和 I/O 开关特性 ....................................................................................................... 62

4.4.3 B-SRAM 开关特性 .......................................................................................................... 62

4.4.4 DSP 开关特性 ................................................................................................................. 62

4.4.5 片内晶振开关特性 .......................................................................................................... 63

4.4.6 锁相环开关特性 .............................................................................................................. 63

4.5 用户闪存电气特性 ............................................................................................................ 63

4.5.1 DC 电气特性 1 ................................................................................................................. 63

4.5.2 时序参数 1,5,6 .................................................................................................................. 64

4.5.3 操作时序图 ..................................................................................................................... 65

4.6 编程接口时序标准 ............................................................................................................ 66

DS891-1.01

iii

5 器件订货信息 .................................................................................................. 67

5.1 器件命名 ........................................................................................................................... 67

5.2 器件封装标识示例 ............................................................................................................ 68

图目录

DS891-1.01

iv

图目录

图3-1 GW1NRF 系列蓝牙 FPGA 产品结构示意图 ............................................................................ 8

图 3-2 RF 收发器结构框图................................................................................................................. 14

图3-3 CFU 结构示意图 ...................................................................................................................... 16

图3-4 CLS 中的寄存器示意图 ............................................................................................................ 17

图3-5 IOB 结构示意图 ....................................................................................................................... 18

图3-6 GW1NRF 的I/O Bank 分布示意图 .......................................................................................... 19

图3-7 真LVDS 设计参考框图 ............................................................................................................ 22

图3-8 I/O 逻辑输出示意图 ................................................................................................................. 22

图3-9 I/O 逻辑输入示意图 ................................................................................................................. 23

图3-10 IODELAY 示意图 ................................................................................................................... 23

图3-11 I/O 寄存器示意图 ................................................................................................................... 24

图3-12 GW1NRF 的IEM 示意图 ....................................................................................................... 24

图3-13 普通模式下的 I/O 逻辑结构示意图 ......................................................................................... 25

图3-14 SDR 模式下的 I/O 逻辑结构示意图 ....................................................................................... 25

图3-15 I/O 逻辑的 DDR 输入示意图 .................................................................................................. 26

图3-16 I/O 逻辑的 DDR 输出示意图 .................................................................................................. 26

图3-17 I/O 逻辑的 IDES4 输入示意图 ............................................................................................... 26

图3-18 I/O 逻辑的 OSER4 输出示意图 .............................................................................................. 26

图3-19 I/O 逻辑的 IVideo 输入示意图 ................................................................................................ 27

图3-20 I/O 逻辑的 OVideo 输出示意图 .............................................................................................. 27

图3-21 I/O 逻辑的 IDES8 输入示意图 ............................................................................................... 27

图3-22 I/O 逻辑的OSER8 输出示意图 .............................................................................................. 27

图3-23 I/O 逻辑的 IDES10 输入示意图 ............................................................................................. 28

图3-24 I/O 逻辑的 OSER10 输出示意图 ............................................................................................ 28

图3-29 单端口、伪双端口及双端口模式下的流水线模式................................................................... 33

图3-30 独立时钟模式 ......................................................................................................................... 35

图3-31 读写时钟模式 ......................................................................................................................... 36

图3-32 单端口时钟模式 ..................................................................................................................... 36

图3-33 用户闪存端口信号 .................................................................................................................. 37

图目录

DS891-1.01

v

图3-34 DSP 宏单元 ........................................................................................................................... 39

图3-35 GW1NRF-4B 时钟资源 .......................................................................................................... 42

图3-36 GCLK 象限分布示意 .............................................................................................................. 43

图3-37 DQCE 结构示意图 ................................................................................................................. 44

图3-38 DCS 接口示意图 .................................................................................................................... 44

图3-39 DCS Rising Edge 模式下的时序示意图 ................................................................................. 44

图3-40 DCS Falling Edge 模式下的时序示意图 ................................................................................ 45

图3-41 PLL 示意图 ............................................................................................................................ 45

图3-42 GW1NRF-4B HCLK 示意图 ................................................................................................... 47

图4-1 用户闪存读操作时序 ................................................................................................................ 65

图4-2 用户闪存编程操作时序 ............................................................................................................ 66

图4-3 用户闪存擦除操作时序 ............................................................................................................ 66

图5-1 器件命名方法-ES ..................................................................................................................... 67

图5-2 器件命名方法–Production ........................................................................................................ 67

图5-3 器件封装标识示例 .................................................................................................................... 68

表目录

DS891-1.01

vi

表目录

表1-1 术语、缩略语 ........................................................................................................................... 2

表2-1 产品信息列表 ........................................................................................................................... 7

表2-2 封装和最大用户 I/O 信息列表 .................................................................................................. 7

表3-1 内存配置表格 ........................................................................................................................... 11

表3-2 安全特性 .................................................................................................................................. 11

表3-3 SVLD 供电监测 ........................................................................................................................ 13

表3-4 工作模式 .................................................................................................................................. 15

表3-5 CLS 中寄存器模块信号说明 .................................................................................................... 17

表3-6 输出 I/O 类型及部分可选配置 .................................................................................................. 20

表3-7 输入 I/O 类型及部分可选配置 .................................................................................................. 21

表3-8 B-SRAM 信号功能 ................................................................................................................... 30

表3-9 存储器配置列表 ....................................................................................................................... 30

表3-10 双端口混合读写数据宽度配置列表 ........................................................................................ 31

表3-11 伪双端口混合读写数据宽度配置列表 ..................................................................................... 32

表3-16 时钟模式配置列表 .................................................................................................................. 34

表3-17 用户闪存模块信号说明 .......................................................................................................... 37

表3-18 用户模式真值表 ..................................................................................................................... 38

表3-19 DSP 端口描述 ........................................................................................................................ 39

表3-20 内部寄存器描述 ..................................................................................................................... 40

表3-21 PLL 端口定义 ......................................................................................................................... 46

表3-22 GW1NRF-4B 片内晶振的输出频率选项 ................................................................................ 48

表4-1 绝对最大范围 ........................................................................................................................... 49

表4-2 推荐工作范围 ........................................................................................................................... 50

表4-3 电源上升斜率 .......................................................................................................................... 51

表4-4 热插拔特性............................................................................................................................... 51

表4-5 POR 电压参数 ......................................................................................................................... 51

表4-6 GW1NRF ESD - HBM ............................................................................................................. 51

表4-7 GW1NRF ESD – CDM ............................................................................................................ 51

表4-8 推荐工作范围内 DC 电气特性 .................................................................................................. 52

表目录

DS891-1.01

vii

表4-9 静态电流 1 ................................................................................................................................ 53

表4-10 I/O 推荐工作条件 ................................................................................................................... 54

表4-11 单端 I/O DC 电气特性 ............................................................................................................ 55

表4-12 差分 I/O DC 电气特性 ............................................................................................................ 56

表4-13 SoC DCDC 降压配置模式，VBAT2=3.0V ............................................................................. 57

表4-14 SoC DCDC 降压配置模式，VBAT2=1.5V ............................................................................. 58

表4-15 SoC 低频晶振参数 ................................................................................................................. 59

表4-16 SoC 高频晶振参数 ................................................................................................................. 59

表4-17 RF 基本参数 .......................................................................................................................... 59

表4-18 RF 发送参数 .......................................................................................................................... 60

表4-19 RF 接收参数 .......................................................................................................................... 61

表4-20 CFU 时序参数 ........................................................................................................................ 62

表4-21 外部开关特性 ......................................................................................................................... 62

表4-22 B-SRAM 时序参数 ................................................................................................................. 62

表4-23 DSP 时序参数 ........................................................................................................................ 62

表4-24 片内晶振特性参数 .................................................................................................................. 63

表4-25 锁相环特性参数 ..................................................................................................................... 63

表4-26 用户闪存 DC 电气特性 ........................................................................................................... 63

表4-27 用户闪存时序参数列表 .......................................................................................................... 64

1关于本手册

1.1 手册内容

DS891-1.01

1(68)

1关于本手册

1.1 手册内容

GW1NRF系列蓝牙 FPGA产品数据手册主要包括高云半导体 GW1NRF

产品特性概述、产品资源信息、内部结构介绍、电气特性、编程接口时序以

及器件订货信息。帮助用户快速了解高云半导体 GW1NRF 系列蓝牙 FPGA

产品以及特性，有助于器件选型及使用。

1.2 相关文档

通过登录高云半导体网站 www.gowinsemi.com.cn 可以下载、查看以下

相关文档：

1. DS891, GW1NRF 系列蓝牙 FPGA 产品数据手册

2. UG893, GW1NRF 系列蓝牙 FPGA 产品封装与管脚手册

3. UG892, GW1NRF- 4B 器件 Pinout 手册

4. UG290, Gowin FPGA 编程配置手册

1关于本手册

1.3 术语、缩略语

DS891-1.01

2(68)

1.3 术语、缩略语

表1-1 中列出了本手册中出现的相关术语、缩略语及相关释义。

表1-1 术语、缩略语

术语、缩略语

全称

含义

FPGA

Field Programmable Gate

Array

现场可编程门阵列

SIP

System in Package

系统级封装

SOC

System on Chip

片上系统

RF

Radio Freqency

射频

TRNG

True

Random

Number

Generato

r

真随机数发生器

OTP

One Time Programmable

一次可编程

HCI

Host Controller Interface

主端控制接口

ACI

Application Controller Interface

应用端控制接口

ROM

Read Only Memory

只读存储器

CFU

Configurable Function Unit

可配置功能单元

CLS

Configurable Logic Slice

可配置逻辑片

CRU

Configurable Routing Unit

可编程布线单元

LUT4

4-input Look-up Tables

4输入查找表

LUT5

5-input Look-up Tables

5输入查找表

LUT6

6-input Look-up Tables

6输入查找表

LUT7

7-input Look-up Tables

7输入查找表

LUT8

8-input Look-up Tables

8输入查找表

REG

Register

寄存器

ALU

Arithmetic Logic Unit

算术逻辑单元

IOB

Input/Output Block

输入输出模块

S-SRAM

Shadow SRAM

分布式静态随机存储器

B-SRAM

Block SRAM

块状静态随机存储器

SP

Single Port

单端口

SDP

Semi Dual Port

伪双端口

DP

Dual Port

双端口

DSP

Digital Signal Processing

数字信号处理

DQCE

Dynamic Quadrant Clock

Enable

动态象限时钟使能

DCS

Dynamic Clock Selector

动态时钟选择器

PLL

Phase-locked Loop

锁相环

QN48

QFN48

QFN48 封装

TDM

Time Division Multiplexing

时分复用

GPIO

Gowin Programmable IO

Gowin 可编程通用管脚

1关于本手册

1.4 技术支持与反馈

DS891-1.01

3(68)

1.4 技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，

可直接与公司联系。

网址：www.gowinsemi.com.cn

E-mail：[email protected]

Tel：+86 755 8262 0391

2产品概述

2.1 特性概述

DS891-1.01

4(68)

2产品概述

高云半导体 GW1NRF 系列蓝牙 FPGA 产品是高云半导体小蜜蜂®

(LittleBee®)家族第一代产品，是一款 SoC 芯片。器件以 32 位硬核微处理器

为核心，支持蓝牙 5.0 低功耗射频功能，具有丰富的逻辑单元、内嵌 B-SRAM

和DSP 资源，IO 资源丰富，系统内部有电源管理模块和安全加密模块。具

有高性能、低功耗、瞬时启动、低成本、非易失性、高安全性、封装类型丰

富、使用方便灵活等特点。

高云半导体提供面向市场自主研发的新一代 FPGA 硬件开发环境，支持

GW1NRF 系列蓝牙 FPGA 产品，能够完成 FPGA 综合、布局、布线、产生

数据流文件及下载等一站式工作。

2.1 特性概述

 用户闪存资源

- 256Kbits

- 10,000 次写寿命周期

 低功耗

- 55nm 嵌入式闪存工艺

- LV 版本：支持 1.2V 核电压

- UV 版本：支持器件 VCC/ VCCO/ VCCx 统一供电

- 支持时钟动态打开/关闭

 32 位处理器：ARC EM4

- 运行速度 24MHz

- 支持浮点运算单元

- 136KB ROM

- 128KB OTP

- 48KB 指令缓存

- 28KB 数据缓存

- 定时器：通用定时器，休眠定时器和蓝牙协议定时器

- 支持 I2C 和SPI 主机接口

- 支持 8个GPIO

 蓝牙 5.0 低功耗技术

2产品概述

2.1 特性概述

DS891-1.01

5(68)

- 蓝牙 5.0 控制器子系统(QD ID 93999)

- 蓝牙栈(QD ID 84268)，存储在 ROM 内

- SPI 和UART 接口的 HCI/ACI 传输层

- 支持同时连接 8个外设

- 扩展的 PDU 长度和增强的安全特性

 安全特性

- TRNG (True Random Number Generator)

- AES-128 硬核加密

- 密钥生成器(ECC-P256)

 固件无线升级

- 支持应用，功能和配置固件

 完善的电源管理系统

- DCDC 升压/降压

- 支持 1.5V 和3.0V 电池供电

- 调度进程和内存管理器

- 低频 RC 或晶振作为时基

 3V 低电流消耗

- 3.0mA 峰值接收电流

- 0.4dBm 时5.2mA 峰值发送电流

- 休眠模式时电流 1.0uA

- 芯片不使能时电流 5nA

 高性能射频信号

- 1Mbps 的运行速度，37 字节负载时的接收灵敏度为-94dBm

- 发射功率范围为-34dBm ~ +6.1 dBm

 支持多种 I/O 电平标准

- LVCMOS33/25/18/15/12；LVTTL33，SSTL33/25/18 I，

SSTL33/25/18 II，SSTL15；HSTL18 I，HSTL18 II，HSTL15 I；PCI，

LVDS25，RSDS，LVDS25E，BLVDSE

- MLVDSE，LVPECLE，RSDSE

- 提供输入信号去迟滞选项

- 支持 4mA、8mA、16mA、24mA 等驱动能力

- 提供输出信号 Slew Rate 选项

- 提供输出信号驱动电流选项

- 对每个 I/O 提供独立的 Bus Keeper、上拉/下拉电阻及 Open Drain

输出选项

- 支持热插拔

 高性能 DSP 模块

- 高性能数字信号处理能力

- 支持 9 x 9，18 x 18，36 x 36bit 的乘法运算和 54bit 累加器

- 支持多个乘法器级联

- 支持寄存器流水线和旁路功能

- 预加运算实现滤波器功能

- 支持桶形移位寄存器

 丰富的基本逻辑单元

2产品概述

2.1 特性概述

DS891-1.01

6(68)

- 4输入 LUT(LUT4)

- 双沿触发器

- 支持移位寄存器和分布式存储器

 支持多种模式的静态随机存储器

- 支持双端口、单端口以及伪双端口模式

- 支持字节写使能

 灵活的 PLL 资源

- 实现时钟的倍频、分频和相移

- 全局时钟网络资源

 内置 Flash 编程

- 瞬时启动

- 支持安全位操作

- 支持 AUTO BOOT 和DUAL BOOT 编程模式

 编程配置模式

- 支持 JTAG 配置模式

- 支持 JTAG 透传传输

- 支持多达 6种GowinCONFIG 配置模式：AUTOBOOT、SSPI、MSPI、

CPU、SERIAL、DUAL BOOT。

2产品概述

2.2 产品信息列表

DS891-1.01

7(68)

2.2 产品信息列表

表2-1 产品信息列表

器件

GW1NRF-4B

逻辑单元(LUT4)

4,608

寄存器(FF)

3,456

块状静态随机存储器

B-SRAM(bits)

180K

块状静态随机存储器数目

B-SRAM(个)

10

用户闪存(bits)

256K

乘法器(18 x 18 Multiplier)

16

锁相环(PLLs

2

I/O Bank 总数

4

最大 I/O 数

25

硬核处理器

ARC EM4

内存模块

136KB ROM

48KB IRAM

28KB DRAM

128KB OTP

射频模块

蓝牙 5.0 低功耗

安全加密模块

AES 硬核加密

TRNG

密钥生成器

低功耗模块

电源管理模块

DCDC 转换器

核电压（LV 版本）

1.2V

核电压（UV 版本）

1.8V/2.5V/3.3V

2.3 封装信息列表

表2-2 封装和最大用户 I/O 信息列表

封装

间距(mm)

尺寸(mm)

GW1NRF-4B

QN48

0.4

6 x 6

25(4)

注！

 本手册中 GW1NRF 系列蓝牙 FPGA 产品封装命名采用缩写的方式，详情请参见 5.1 器

件命名。

 详细信息请参见 UG892, GW1NRF-4B

器件

Pinout

手册

。

 JTAGSEL_N 和JTAG 管脚是互斥管脚，JTAGSEL_N 引脚和 JTAG 下载的 4个引脚

（TCK、TDI、TDO、TMS）不可同时复用为 I/O，此表格的数据为 JTAG 下载的 4个

引脚复用为 I/O 时的情况。当 mode[2:0]=001 时，JTAGSEL_N 管脚与 JTAG 配置的 4

个管脚（TCK、TMS、TDI、TDO）可以同时设置为 GPIO，此时最大用户 I/O 数加 1。

详细信息请参考 UG893,GW1NRF

系列蓝牙

FPGA

产品封装与管脚手册。

3结构介绍

3.1 结构框图

DS891-1.01

8(68)

3结构介绍

3.1 结构框图

图3-1 GW1NRF 系列蓝牙 FPGA 产品结构示意图

I/OBank0

I/OBAnk3

I/OBank1

Block SRAM CFU

DSP

SoC

User Flash

OSC

CFU

Block SRAM

CFU

CFUCFUCFU

PLL User Flash

OSC

CFU CFU CFU CFU

Block SRAM

CFU CFU CFU CFU

IOB

I/OBank2

CFU

IOB

IOB IOB

PLL

CFU

ARC

EM4

SoC

ROM

IRAM DRAM

OTP

Memory AES TRNG

Key Gen

Security

BT5.0

LE

Power

Manage

-ment

IOB

CFU

IOB IOB IOB

CFU CFU

GW1NRF 系列蓝牙 FPGA 芯片是一款资源丰富，使用灵活，封装尺寸

小，低功耗且支持蓝牙功能的 SoC 芯片。32 位MCU 有效的控制射频调制

解调器、存储器和外设接口之间的数据移动。GPIO 接口类型丰富，支持连

接不同接口类型的外设，如传感器、存储器、显示器等设备。SoC 内嵌浮点

运算单元，支持复杂的算术运算。器件内嵌的 B-SRAM 资源和 PLL 资源可

提供高速度、高带宽的数据存储。

SoC 内嵌 ROM 资源，掉电数据不会丢失。蓝牙 5.0 的链路层控制器及

控制器接口存储在 ROM中，蓝牙栈及应用控制器接口、用户配置文件和无

线固件更新例程也存储在 ROM 中。蓝牙低功耗控制器和主机最多支持 8个

设备同时连接。

AES-128 硬核、TRNG 和密钥生成器保障数据的安全传输。

3结构介绍

3.1 结构框图

DS891-1.01

9(68)

SoC 内部有一个完善的电源管理系统，内嵌 DCDC 转换器，可以自动

配置为 1.5V 或者 3.0V。SoC 支持多种工作模式，使用调度进程和内存管理

器，可以使应用程序所有模式的功耗降到最低。用户通过配置内存配置选项

可以最优化应用程序的性能。在 SoC 连接状态下，一个稳定的低功耗的休眠

定时器（RC 或者晶体）可以将功耗降到最低。

器件拥有最先进的 2.4GHz 的收发器：极低功耗的接收器，同时具有出

色的灵敏度；可编程的发射器，用于优化输出功耗。

器件内部有一个逻辑单元阵列，外围是输入输出模块(IOB)，内嵌了静态

随机存储器（B-SRAM）模块、数字信号处理模块 DSP、PLL 资源、片内晶

振和用户闪存资源 User Flash，支持瞬时启动功能。内部资源数量详细信息

请参见表 2-1。

FPGA 的基本组成部分为可配置功能单元(CFU，Configurable Logic

Unit)。在器件内部按照行、列式矩阵排列，不同容量的器件行数和列数不同。

可将配置功能单元（CFU）配置成查找表（LUT4）模式、算术逻辑模式。详

细信息请参见 3.3 可配置功能单元

。

I/O 资源分布在器件外围，以 Bank 为单位划分，分别为 Bank0、Bank1、

Bank2 和Bank3。I/O 资源支持多种电平标准，支持普通工作模式、SDR 工

作模式和通用 DDR 模式。详细信息请参见 3.4 输入输出模块。

块状静态随机存储模块（B-SRAM）在器件内部按照行排列，一个

B-SRAM 在器件内部占用 3个CFU 的位置。一个 B-SRAM 的容量大小为

18Kbits，支持多种配置模式和操作模式。详细信息请参见 3.5 块状静态随机

存储器模块。

器件内嵌用户闪存资源，掉电数据不会丢失。详细信息请参见 3.6 用户

闪存资源。

数字信号处理模块（DSP）在器件内部按照行排列，每个 DSP 资源占

用9个CFU 的位置。每个 DSP 包含两个宏单元，每个宏单元包含两个前加

法器(pre-adders)，两个 18 位的乘法器(multipliers)和一个三输入的算术/逻

辑运算单元(ALU54)。详细信息请参见 3.7 数字信号处理模块。

器件内嵌锁相环 PLL 资源。高云半导体 PLL 模块能够提供可以综合的

时钟频率，通过配置不同的参数可以进行时钟的频率调整(倍频和分频)、相

位调整、占空比调整等功能。同时产品内嵌可编程片内晶振，支持 2.5MHz

到125MHz 的时钟频率范围，为 MSPI 编程配置模式提供时钟。片内晶振提

供可编程的用户时钟，时钟精度可达±5%。详细信息请参见 3.8 时钟、3.12

片内晶振。

此外，FPGA 器件内置了丰富的可编程布线单元(CRU，Configurable

Routing Unit)，为 FPGA 内部的所有资源提供连接关系。可配置功能单元

（CFU）和 IOB 内部都分布着布线资源，连通了 CFU 内部资源和 IOB 内部

的逻辑资源。布线资源可通过高云半导体 FPGA 软件自动生成。此外，还提

供了丰富的专用时钟网络资源，长线资源，全局置复位，以及编程选项等。

详细信息行参考 3.8 时钟

、

3.9 长线

、

3.10 全局复置位

。

3结构介绍

3.2SoC 系统介绍

DS891-1.01

10(68)

3.2 SoC 系统介绍

根据 Synopsys 的介绍，CPU 是一个 32 位的 ARC EM4 V3.2，内部集成

浮点单元(FPU)，在面积、功耗和性能方面都进行了优化。ARC 的RISC 流

水线架构主要采用单周期操作，其性能比其他的常见的 32 位CPU 高大约

30%。有效地使用睡眠指令可以最大限度地降低功耗，在睡眠模式时，可以

关闭 CPU 子系统，只需要将电源管理系统和需要的状态保持内存(如果有的

话)供电，同时电源管理系统将在需要的时候正确的唤醒 CPU 子系统。CPU

在中断被唤醒时，使用 24MHz 时钟快速执行所需的功能，然后返回休眠状

态。为了区别高优先级和低优先级的指令，采用多个中断级别来处理硬件中

断处理程序。

此外，还有 4个CPU 协处理器：(1)AES-128 加密引擎；(2)LOG2；

(3)JLI_Rebase；(4)CRC 计算器。定义了专用的 CPU 指令运行 AES 加密/

解密功能，执行计算 log2()函数，运行重设 JLI 表格的函数，调用 CRC 计算

函数。

FPU

FPU 符合 IEEE 754-2008 规范标准，支持 IEEE 指令的舍入模式。

FPU 具有单一的硬件精度，支持乘法、加法、减法、整数/浮点数转换、

比较、触发和平方根。所有的 PFU 操作在 ARC EM4 的编译器中都支持。

内存

CPU 内存分为 ROM、RAM 和OTP，有效的使用这些内存可以降低系

统功耗。由于 ROM 掉电数据不会丢失，因此，在睡眠模式时可以关闭 ROM，

而RAM 由于掉电数据会丢失需要重新加载。因此，蓝牙控制器和主机这种

重要的功能需要存储在 ROM 中。

48KB 的指令 RAM 资源用于应用程序和补丁开发，用户可以把应用程序

和补丁开发移动到 OTP中进行。补丁系统是基于使用指令索引表和专用 CPU

指令实现的，所有要打补丁的函数都必须使用索引表调用。索引表是从 ROM

加载到 RAM 中的，并且在启动的时候进行重新构建。当从睡眠模式唤醒的

时候，如果 IRAM0 没有被指定保留，那么索引表也会重新构建。

28KB 的RAM 可用于数据缓存，可以指定其中的 4KB，8KB 或者 20KB

作为数据保留缓存，它们在睡眠模式下依然可以进行数据的读写操作，因此

会产生漏电流。没有被设定为数据保留缓存的 RAM 中的数据在睡眠模式时

会丢失。

128KB 的OTP 可用于指令或数据存储。使用无线固件更新机制时，在生

产过程中或者后期的现场调试过程中，可以将裁剪数据、配置数据、蓝牙配

置文件和服务、应用程序和代码补丁存储在 OTP 中。程序可以从 OTP 启动，

也可以将程序拷贝到 RAM 启动，无论哪种方式，效率都很高。

ページが読み込まれています...

GOWIN IPUG769-1.1E Video Frame Buffer IP ユーザーガイド

GOWIN IPUG769-1.1E Video Frame Buffer IP ユーザーガイド

その他のドキュメント