AKM AK4634EN 仕様

[AK4634]

MS0686-J-04 2014/10

- 1 -

概要

AK4634はマイクアンプ、スピーカアンプを内蔵した16bit モノラルCODECです。入力にはマイクアン

プ及びALC(Automatic Level Control)回路を内蔵し、出力にはスピーカアンプを内蔵しています。スピ

ーカアンプは圧電スピーカにも対応しています。パッケージは 32QFN 5mm x 5mm(AK4634EN) と29

pin CSP 2.5mm x 3.0mm(AK4634ECB)を採用しております。

特長

1. 16-Bit Delta-Sigma Mono CODEC

2. 録音側機能

 1ch Mono Input

 マイク用ゲインアンプ内蔵 (0dB, 3dB, 6dB, 10dB, 17dB, 20dB, 23dB, 26dB, 29dB,

32dB)

 Digital ALC (Automatic Level Control) 回路内蔵

(+36dB  54dB, 0.375dB Step, Mute)

 ADC特性(MIC-Amp=+20dB時)

- S/(N+D): 84dB

- DR, S/N: 86dB

 風切り音フィルタ

 5段のノッチフィルタ

3. 再生側機能

 Digital ALC (Automatic Level Control) 回路内蔵

(+36dB  -54dB, 0.375dB Step, Mute)

 Mono Line Output: S/(N+D): 85dB, S/N : 93dB

 Mono Class-D Speaker-Amp内蔵

- BTL接続

- 定格出力: 400mW @ 8 SVDD = 3.3V

- S/(N+D): 55dB (150mW@8)

 Beep音生成機能内蔵

4. パワーマネジメント機能

5. PLL Mode:

 周波数 : 12MHz, 13.5MHz, 24MHz, 27MHz (MCKI pin)

1fs (FCK pin)

16fs, 32fs or 64fs (BICK pin)

6. EXT Mode:

 入力周波数 : 256fs, 512fs or 1024fs (MCKI pin)

7. Sampling Rate:

 PLL Slave Mode (FCK pin): 7.35kHz ~ 48kHz

 PLL Slave Mode (BICK pin): 7.35kHz ~ 48kHz

 PLL Slave Mode (MCKI pin):

8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz

 PLL Master Mode:

8kHz, 11.025kHz, 12kHz, 16kHz, 22.05kHz, 24kHz, 32kHz, 44.1kHz, 48kHz

 EXT Slave Mode / EXT Master Mode:

7.35kHz ~48kHz (256fs), 7.35kHz ~ 26kHz (512fs), 7.35kHz ~13kHz (1024fs)

8. Output Master Clock Frequency: 256fs

9. シリアルPインタフェース : 3線シリアル , I

2

Cバス (Ver 1.0, 400kHz高速モード)

10. マスタ/スレーブモード

16-Bit Mono CODEC with ALC & MIC/SPK-AMP

AK4634

[AK4634]

MS0686-J-04 2014/10

- 2 -

11. Audio Interface Format: MSB First, 2’s complement

 ADC: DSP Mode, 16bit 前詰め, I

2

S互換

 DAC: DSP Mode, 16bit 前詰め, 後詰め, I

2

S互換

12. Ta = -30 ~ 85C (AK4634EN/ECB)

13. 電源電圧

 アナログ電源 (AVDD): 2.2  3.6V

 ディジタル電源 (DVDD): 1.6  3.6V

 スピーカ電源 (SVDD): 2.2  4.0V

14. Package: 32pin QFN, 5mm x 5mm, 0.5mm pitch (AK4634EN)

29pin CSP, 2.5mm x 3.0mm, 0.5mm pitch (AK4634ECB)

■ ブロック図

D/A

MIC Power

Supply

A/D

HPF

PMMP

PMADC

Audio

I/F

PMDAC

&

PMAO

Line Out

PMSPK

Speaker

PLL

PMPLL

Control

Register

MPI

MIC/MICP

SPP

SPN

SVDD

VSS3

AVDD

VSS1

VCOM

DVDD

CCLK/SCL

CDTIO

BICK

FCK

SDTO

SDTI

MCKO

MCKI

VCOC

PMAO

AOUT

VSS2

MIC-Amp

0dB/+3dB/+6dB/+10dB/+17dB

+20dB/+23dB

+26dB / +29dB / +32dB

Mic

5 Band

EQ

VOL

(ALC)

PMPFIL

Class-D

SPK-AMP

CSN/SDA

LPF

HPF

BEEP

Generator

I2C

LIN/MICN

PDN

PMSPK

SMUTE

PMDAC

DATT

TST1

TST2

TST3

Figure 1. AK4634 Block Diagram

[AK4634]

MS0686-J-04 2014/10

- 3 -

■ オーダリングガイド

AK4634EN 30  +85C 32pin QFN (0.5mm pitch)

AK4634ECB 30  +85C 29 pin CSP (0.5mm pitch)

AKD4634 AK4634ECB用評価用ボード

■ ピン配置

AK4634EN

SPP

SVDD

AOUT

LIN / MICN

MIC / MICP

MPI

VCOM

VCOC

NC

VSS3

SPN

NC

VSS2

DVDD

MCKO

I2C

NC

TST3

AVDD

VSS1

TST2

TST1

NC

CSN / SDA

SDTO

SDTI

BICK

MCKI

FCK

CCLK / SCL

CDTIO

PDN

25

26

27

28

29

30

31

32

24

23

22

1

16

15

14

13

12

11

10

9

21

20

19

2

3

4

5

6

7

8

AK4634

Top View

18

17

[AK4634]

MS0686-J-04 2014/10

- 4 -

AK4634ECB

A

B

C

E

D

6

5

3

4

1

2

Top View

6

I2C

DVDD

VSS2

VSS3

NC

5

SDTO

MCKO

SPN

SVDD

SPP

4

BICK

SDTI

MCKI

AOUT

LIN/

MICN

3

FCK

CCLK/SCL

CDTIO

MPI

MIC/

MICP

2

PDN

CSN/SDA

TST2

VCOM

VCOC

1

TST1

VSS1

AVDD

TST3

A

B

C

D

E

[AK4634]

MS0686-J-04 2014/10

- 5 -

■ AK4633との互換性

1. 機能

機能

AK4633

AK4634

MIC-Amp

0dB/+6dB/+10dB/+14dB

+17dB/+20dB/+26dB/+32dB

0dB/+3dB/+6dB/+10dB/+17dB/

+20dB/+23dB/+26dB/+29dB/

+32dB

Single End of Analog Input

1ch (MIC pin)

2ch (MIC pin / LIN pin)

LPF

なし

あり

ノッチフィルタ( Equalizer)

2段

5段

スピーカアンプ

AB級アンプ

Ｄ級アンプ

ALC リカバリ待機時間

設定

４通り

(128fs ~ 1024fs)

8通り

(128fs ~ 16384fs)

Master Clock基準

PLL Mode 周波数

11.2896MHz, 12MHz,

12.288MHz, 13.5MHz

24MHz, 27MHz

12MHz, 13.5MHz, 24MHz,

27MHz

BEEP 出力

アナログ入力

生成回路内蔵

コントロールインターフェース

3線シリアル

3線シリアル, I

2

Cバス

パッケージ

24pin QFN: 4.0mm x 4.0mm

32pin QFN: 5.0mm x 5.0mm

29 pin CSP:2.5mm x 3.0mm

[AK4634]

MS0686-J-04 2014/10

- 6 -

ピン／機能 (AK4634EN)

No.

Pin Name

I/O

Function

1

NC

-

No Connection. No internal bonding. This pin should be connected to the ground.

2

TST3

-

TEST3 pin

This pin should be open.

3

AVDD

-

Analog Power Supply Pin 2.2 ~ 3.6V

4

VSS1

-

Ground Pin.

5

TST2

-

TEST2 pin

This pin should be open.

6

TST1

-

TEST1 pin

This pin should be open.

7

NC

-

No Connection. No internal bonding. This pin should be connected to the ground.

8

CSN

I

Chip Select Pin (I2C pin = “L”)

SDA

I/O

Control Data Input/Output Pin (I2C pin = “H”)

9

PDN

I

Power-Down Mode Pin

“H”: Power up, “L”: Power down reset and initialize the control register.

AK4634 should always be reset upon power-up.

10

CDTIO

I/O

Control Data Input/Output Pin (I2C pin = “L”)

This pin should be connected to the ground. (I2C pin = “H”)

11

CCLK

I

Control Data Clock Pin (I2C pin = “L”)

SCL

I

Control Data Clock Pin (I2C pin = “H”)

12

FCK

I/O

Frame Clock Pin

13

MCKI

I

External Master Clock Input Pin

14

BICK

I/O

Audio Serial Data Clock Pin

15

SDTI

I

Audio Serial Data Input Pin

16

SDTO

O

Audio Serial Data Output Pin

17

I2C

I

Control Mode Select Pin “H”: I

2

C Bus, “L”: 3-wire Serial

18

MCKO

O

Master Clock Output Pin

19

DVDD

-

Digital Power Supply Pin 1.6 ~ 3.6V

20

VSS2

-

Ground Pin.

21

NC

-

No Connection. No internal bonding. This pin should be connected to the ground.

22

SPN

O

Speaker Amp Negative Output Pin

23

VSS3

-

Ground Pin.

24

NC

-

No Connection. No internal bonding. This pin should be connected to the ground.

25

SPP

O

Speaker Amp Negative Output Pin

26

SVDD

-

Speaker Amp Power Supply Pin 2.2 ~4.0V

27

AOUT

O

Mono Line Output Pin

28

LIN

I

Line Input Pin for Single Ended Input (MDIF bit = “0”)

MICN

I

Microphone Negative Input Pin for Differential Input (MDIF bit = “1”)

29

MIC

I

Microphone Input Pin for Single Ended Input (MDIF bit = “0”)

MICP

I

Microphone Positive Input Pin for Differential Input (MDIF bit = “1”)

30

MPI

I

MIC Power Supply Pin for Microphone

31

VCOM

O

Common Voltage Output Pin, 0.45 x AVDD

Bias voltage of ADC inputs and DAC outputs.

32

VCOC

O

Output Pin for Loop Filter of PLL Circuit

This pin should be connected to VSS1 with one resistor and capacitor in series.

Note: All input pins except analog input pins (MIC/MICP, LIN/MICN pins) must not be left floating.

[AK4634]

MS0686-J-04 2014/10

- 7 -

ピン／機能 (AK4634ECB)

No.

Pin Name

I/O

Function

D2

VCOM

O

Common Voltage Output Pin, 0.45 x AVDD

Bias voltage of ADC inputs and DAC outputs.

C1

VSS1

-

Ground Pin

D1

AVDD

-

Analog Power Supply Pin

E2

VCOC

O

Output Pin for Loop Filter of PLL Circuit

This pin must be connected to VSS1 with one resistor and capacitor in series.

A2

PDN

I

Power-Down Mode Pin

“H”: Power up, “L”: Power down reset and initialize the control register.

AK4634 must always be reset upon power-up.

A6

I2C

I

Control Mode Select Pin

“H”: I

2

C Bus, “L”: 3-wire Serial

B2

CSN

I

Chip Select Pin (I2C pin = “L”)

SDA

I/O

Control Data Input/Output Pin (I2C pin = “H”)

B3

CCLK

I

Control Data Clock Pin (I2C pin = “L”)

SCL

I

Control Data Clock Pin (I2C pin = “H”)

C3

CDTIO

I/O

Control Data Input/Output Pin (I2C pin = “L”)

This pin must be connected to the ground. (I2C pin = “H”)

B4

SDTI

I

Audio Serial Data Input Pin

A5

SDTO

O

Audio Serial Data Output Pin

A3

FCK

I/O

Frame Clock Pin

A4

BICK

I/O

Audio Serial Data Clock Pin

B6

DVDD

-

Digital Power Supply Pin

C6

VSS2

-

Ground Pin.

C4

MCKI

I

External Master Clock Input Pin

B5

MCKO

O

Master Clock Output Pin

E5

SPP

O

Speaker Amp Positive Output Pin

C5

SPN

O

Speaker Amp Negative Output Pin

D6

VSS3

-

Ground Pin

D5

SVDD

-

Speaker Amp Power Supply Pin

D4

AOUT

O

Mono Line Output Pin

D3

MPI

O

MIC Power Supply Pin for Microphone

E3

MIC

I

Microphone Input Pin for Single Ended Input (MDIF bit = “0”)

MICP

I

Microphone Positive Input Pin for Differential Input (MDIF bit = “1”)

E4

LIN

I

Line Input Pin for Single Ended Input (MDIF bit = “0”)

MICN

I

Microphone Negative Input Pin for Differential Input (MDIF bit = “1”)

E1

TST3

-

TEST3 pin

This pin must be open.

C2

TST2

-

TEST2 pin

This pin must be open.

A1

TST1

-

TEST1 pin

This pin must be open.

E6

NC

-

No Connection.

No internal bonding. This pin must be connected to the ground.

Note: All input pins except analog input pins (MIC/MICP, LIN/MICN pins) must not be left floating.

[AK4634]

MS0686-J-04 2014/10

- 8 -

■ 使用しないピンの処理について

使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。

Classification

Pin Name

設定

Analog

MIC/MICP, LIN/MICN, MPI, AOUT,

SPP, SPN, VCOC

オープン

Digital

MCKI, SDTI

VSS2に接続

CDTIO

I2C pin = “H”の時、VSS2に接続

MCKO, SDTO

オープン

絶対最大定格

(VSS1-3 = 0V; Note 1)

Parameter

Symbol

min

max

Unit

Power Supplies:

Analog

Digital

Speaker-Amp

AVDD

DVDD

SVDD

0.3

4.6

V

Input Current, Any Pin Except Supplies

IIN

-

10

mA

Analog Input Voltage (Note 2)

VINA

0.3

AVDD+0.3

V

Digital Input Voltage (Note 3)

VIND

0.3

DVDD+0.3

V

Ambient Temperature (power applied)

AK4634EN/ECB

Ta

30

85

C

Storage Temperature

Tstg

65

150

C

Maximum Power Dissipation (Note 4)

Pd

-

400

mW

Note 1. 電圧は全てグランドピンに対する値です。VSS1,VSS2,VSS3は、必ず同じアナロググランドに接続し

て下さい。

Note 2. LIN/MICN, MIC/MICP pins

Note 3. PDN, I2C, CSN/SDA, CCLK/SCL, CDTIO, SDTI, FCK, BICK, MCKI pins

SDA, SCL pinsのプルアップ抵抗の接続先は(DVDD+0.3)V以下にして下さい。

Note 4. 実装されるプリント基板の配線密度100%以上の場合です。この電力値はAK4634の内部損失分で、外

部接続されるスピーカ消費分は含まれません。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。

また、通常の動作は保証されません。

推奨動作条件

(VSS1-3 =0V; Note 1)

Parameter

Symbol

min

typ

max

Unit

Power Supplies

(Note 5)

Analog

Digital

Speaker-Amp

AVDD

DVDD

SVDD

2.2

1.6

2.2

3.3

3.6

4.0

V

Note 1. 電圧は全てグランドピンに対する値です。

Note 5. AVDD, DVDD, SVDDの電源立ち上げシーケンスを考慮する必要はありません。AVDD, またはSVDDをONし

た状態でDVDDをOFFしないでください。DVDD以外の一部の電源だけをOFFする場合、再度電源をONした

後にPDN pin = “L”でリセットして下さい。また、DVDD が ON の状態で AVDD 又はSVDDの電源を OFF する

場合は、OFFする前に必ず、 PMPFIL bit = PMVCM bit = PMSPK bit = PMAO bit = PMDAC bit = PMADC bit

= PMPLL bit = “0” としてください。

注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので

十分ご注意下さい。

[AK4634]

MS0686-J-04 2014/10

- 9 -

アナログ特性

(Ta=25C; AVDD = DVDD = SVDD = 3.3V; VSS1-3 = 0V; fs=8kHz, BICK = 64fs; Signal Frequency = 1kHz; 16bit

Data; Measurement frequency = 20Hz  3.4kHz; EXT Slave Mode; unless otherwise specified)

Parameter

min

typ

max

Unit

MIC Amplifier: MIC, LIN pins ; MDIF bit = “0”; (Single-ended input)

Input Resistance

20

30

40

k

Gain

(MGAIN3-0 bits = “0000”)

-

0

-

dB

(MGAIN3-0 bits = “0001”)

19

20

21

dB

(MGAIN3-0 bits = “0010”)

25

26

27

dB

(MGAIN3-0 bits = “0011”)

31

32

33

dB

(MGAIN3-0 bits = “0100”)

9

10

11

dB

(MGAIN3-0 bits = “0101”)

16

17

18

dB

(MGAIN3-0 bits = “0110”)

22

23

24

dB

(MGAIN3-0 bits = “0111”)

28

29

30

dB

(MGAIN3-0 bits = “1000”)

2

3

4

dB

(MGAIN3-0 bits = “1001”)

5

6

7

dB

MIC Amplifier: MICP, MICN pins ; MDIF bit = “1”; (Full-differential input)

Input Voltage

(MGAIN3-0 bits = “0001”)

0.168

0.198

0.228

Vpp

(Note 6)

(MGAIN3-0 bits = “0010”)

0.084

0.099

0.114

Vpp

(MGAIN3-0 bits = “0011”)

0.042

0.050

0.057

Vpp

(MGAIN3-0 bits = “0100”)

0.532

0.626

0.720

Vpp

(MGAIN3-0 bits = “0101”)

0.238

0.280

0.322

Vpp

(MGAIN3-0 bits = “0110”)

0.119

0.140

0.161

Vpp

(MGAIN3-0 bits = “0111”)

0.060

0.070

0.080

Vpp

(MGAIN3-0 bits = “1001”)

0.843

0.992

1.14

Vpp

MIC Power Supply: MPI pin

Output Voltage (Note 7)

2.38

2.64

2.90

V

Load Resistance

2

-

k

Load Capacitance

-

30

pF

ADC Analog Input Characteristics: MIC/LIN  ADC, MIC Gain = 20dB, IVOL = 0dB, ALC1bit = “0”

Resolution

-

16

Bits

Input Voltage (MIC Gain=20dB, Note 8)

0.168

0.198

0.228

Vpp

S/(N+D) (1dBFS) (Note 9)

74

84

-

dB

D-Range (60dBFS)

76

86

-

dB

S/N

76

86

-

dB

ADC Analog Input Characteristics: MIC/LIN  ADC, MIC Gain = 0dB, IVOL = 0dB, ALC1bit = “0”

Resolution

-

16

Bits

Input Voltage (MIC Gain=0dB, Note 8)

-

1.98

-

Vpp

S/(N+D) (1dBFS) (Note 9)

-

84

-

dB

D-Range (60dBFS)

-

89

-

dB

S/N

-

89

-

dB

DAC Characteristics:

Resolution

16

Bits

Mono Line Output Characteristics: AOUT pin, DAC  AOUT, R

L

= 10k

Output Voltage (Note 10)

LOVL bit = “0”

1.78

1.98

2.18

Vpp

LOVL bit = “1”

2.25

2.50

2.75

Vpp

S/(N+D) (0dBFS) (Note 9)

75

85

-

dB

D-Range (60dBFS)

83

93

-

dB

S/N

83

93

-

dB

Load Resistance

10

-

k

Load Capacitance

-

30

pF

[AK4634]

MS0686-J-04 2014/10

- 10 -

Parameter

min

typ

max

Unit

Speaker-Amp Characteristics: SDTI  SPP/SPN pins, ALC2 bit = “0”, SPKG bit = “0”, R

L

=8 + 10H,

BTL, SVDD=3.3V

Output Power (0dBFS) (Note 11)

-

400

-

mW

S/(N+D)

400mW Output

-

20

-

dB

150mW Output

-

55

-

dB

Output Noise Level

-

80

70

dBV

Load Resistance

8

-



Load Capacitance

-

30

pF

Speaker-Amp Characteristics: SDTI  SPP/SPN pins, ALC2 bit = “0”, SPKG bit = “0”, C

L

=3F, R

series

=10 x 2, BTL,

SVDD=3.8V

Output Voltage (0dBFS) (Note 11)

-

2.5

-

Vrms

S/(N+D) (Note 12)

-

20

-

dB

Output Noise Level (Note 12, Note 13)

-

78

-

dBV

Load Impedance (Note 14)

50

-



Load Capacitance

-

3

F

Power Supplies

Power Up (PDN pin = “H”)

All Circuit Power-up Except Video Amp: (Note 15)

AVDD+DVDD

fs = 8kHz

-

9

-

mA

fs = 48kHz

-

12

18

mA

SVDD: Speaker-Amp Normal Operation (No Output, R

L

=8 + 10H) (Note 16)

SVDD = 3.3V

-

1.5

2.5

mA

Power Down (PDN pin = “L”) (Note 17)

AVDD+DVDD+SVDD

-

1

5

A

Note 6. プラス入力ピンとマイナス入力ピンの差分です。ACカップリングコンデンサを各入力ピンにシリー

ズに接続して下さい。MGAIN3-0 bits = “0000”、または、“1000”のとき差動入力は使用禁止です。MICP,

MICN pinの最大入力電圧はそれぞれAVDDに比例します。

Vin = |(MICP)  (MICN)| = 0.069 x AVDD(max)@MGAIN3-0 bits = “0001”,

0.035 x AVDD (max)@MGAIN3-0 bits = “0010”, 0.017 x AVDD(max)@MGAIN3-0 bits = “0011”,

0.218x AVDD(max)@MGAIN3-0 bits = “0100”, 0.097x AVDD(max)@MGAIN3-0 bits = “0101”,

0.048x AVDD(max)@MGAIN3-0 bits = “0110”, 0.024x AVDD(max)@MGAIN3-0 bits = “0111”,

0.345x AVDD(max)@MGAIN3-0 bits = “1001”

この電圧を越える信号が入力された場合、ADCの動作は保証できません。

Note 7. 出力電圧はAVDDに比例します。Vout = 0.8 x AVDD (typ)。

Note 8. 入力電圧はAVDDに比例します。Vin = 0.06 x AVDD (typ)。

Note 9. PLL Slave ModeでFCK pinからPLL基準クロックを入力する場合、S/(N+D)は、MIC→ADCで75dB(typ),

DAC → AOUTで75dB(typ)になります。

Note 10. 出力電圧はAVDDに比例します。Vout = 0.6 x AVDD (typ) @LOVL bit = “0”。

Note 11. LPF (Passband 20kHz 以下、Stopband Attenuation 250kHz で 50dB以下) を通過後の電圧です。

Note 12. 測定点は SPP pin /SPN pin です。

Note 13. fs=48kHz,Measurment Frequency=20Hz~20kHzの場合、Output Noise Level=-68dBV(typ.)になります。

Note 14. Figure 44 において、Load Impedance はシリーズ抵抗と 1kHz における圧電スピーカの抵抗成分の合計

です。Load Capacitance は圧電スピーカの容量成分です。圧電スピーカを使用する場合、SPP, SPN pin

にそれぞれ10以上のシリーズ抵抗を接続してください。

Note 15. PLL Master Mode (MCKI=12MHz)で、PMMP = PMADC = PMDAC = PMPFIL = PMSPK = PMVCM =

PMPLL = MCKO = PMAO = M/S =“1”の場合です。このとき、MPI pinの出力電流は0mAです。

EXT mode(PMPLL=MCKO=M/S=“0”) の場合、 AVDD+DVDD = (typ)6mA@fs=8kHz 、 (typ)11mA

@fs=48kHz になります。

Note 16.Class-D Speakerの負荷が8Ω+10uHの場合です。負荷が3F+10 x 2の場合、3.0mA @SVDD=3.8V(typ)に

なります。

Note 17. 全てのディジタル入力ピンをDVDDまたはVSS2 に固定した時の値です。

[AK4634]

MS0686-J-04 2014/10

- 11 -

フィルタ特性

(Ta = Tmin ~ Tmax; AVDD = 2.2  3.6V, DVDD = 1.6  3.6V, SVDD = 2.2  4.0V; fs = 8kHz)

Parameter

Symbol

min

typ

max

Unit

ADC Digital Filter (Decimation LPF):

Passband (Note 18)

0.16dB

0.66dB

1.1dB

6.9dB

PB

0

-

3.5

3.6

4.0

3.0

-

kHz

Stopband (Note 18)

SB

4.7

-

kHz

Passband Ripple

PR

-

0.1

kHz

Stopband Attenuation

SA

73

-

dB

Group Delay (Note 19)

GD

-

16

-

1/fs

Group Delay Distortion

GD

-

0

-

s

DAC Digital Filter (Decimation LPF):

Passband (Note 18)

0.16dB

0.54dB

1.0dB

6.7dB

PB

0

-

3.5

3.6

4.0

3.0

-

dB

Stopband (Note 18)

SB

4.7

-

kHz

Passband Ripple

PR

-

0.1

dB

Stopband Attenuation

SA

73

-

dB

Group Delay (Note 19)

GD

-

16

-

1/fs

Group Delay Distortion

GD

-

0

-

s

DAC Digital Filter + Analog Filter:

Frequency Response: 0  3.4kHz

FR

-

1.0

-

dB

Note 18. 各振幅特性の周波数は fs (システムサンプリングレート) に比例します。

例えば、ADCのPB=3.6kHz (@ 1.0dB)は0.45 x fsです。各応答は1kHzを基準にします。

Note 19. ディジタルフィルタによる遅延演算で、ADC部はアナログ信号が入力されてから16 ビットデータが

出力レジスタにセットされるまでの時間です。DAC部は16ビットデータが入力レジスタにセットさ

れてからアナログ信号が出力されるまでの時間です。プログラマブルフィルタ (1次HPF +1次LPF+

5-band Equalizer + ALC) を通過するパスを選択した場合の Group Delay はIIR フィルタによる位相変化

が無い場合で上記記載の値に対して、2/fs 増加します。

DC特性

(Ta =Tmin ~ Tmax; AVDD =2.2  3.6V, DVDD =1.6  3.6V, SVDD =2.2  4.0V)

Parameter

Symbol

min

typ

max

Unit

High-Level Input Voltage (DVDD ≥ 2.2V)

(DVDD < 2.2V)

Low-Level Input Voltage (DVDD ≥ 2.2V)

(DVDD < 2.2V)

VIH

VIL

70%DVDD

80%DVDD

-

30%DVDD

20%DVDD

V

High-Level Output Voltage (Iout = 80A)

Low-Level Output Voltage

(Except SDA pin : Iout = 80A)

(SDA pin, 2.0V  DVDD  3.6V: Iout = 3mA)

(SDA pin, 1.6V  DVDD < 2.0V: Iout = 3mA)

VOH

VOL1

VOL2

DVDD0.2

-

0.2

0.4

20%DVDD

V

Input Leakage Current

Iin

-

10

A

[AK4634]

MS0686-J-04 2014/10

- 12 -

スイッチング特性

(Ta = Tmin ~ Tmax; AVDD = 2.2  3.6V, DVDD = 1.6  3.6V, SVDD = 2.2  4.0V; C

L

= 20pF)

Parameter

Symbol

min

typ

max

Unit

PLL Master Mode (PLL Reference Clock = MCKI pin) (Figure 2)

MCKI Input: Frequency

Pulse Width Low

Pulse Width High

fCLK

tCLKL

tCLKH

11.2896

0.4/fCLK

-

27.0

-

MHz

ns

MCKO Output:

Frequency

Duty Cycle except fs=29.4kHz, 32kHz

fs=29.4kHz, 32kHz (Note 20)

fMCK

dMCK

-

40

-

256 x fFCK

50

33

-

60

-

kHz

%

FCK Output: Frequency

Pulse width High

(DIF1-0 bits = “00” and FCKO bit = “1”)

Duty Cycle

(DIF1-0 bits = “00” or FCKO bit = “0”)

fFCK

tFCKH

dFCK

8

-

tBCK

50

48

-

kHz

ns

%

BICK: Period (BCKO1-0 bit = “00”)

(BCKO1-0 bit = “01”)

(BCKO1-0 bit = “10”)

Duty Cycle

tBCK

dBCK

-

1/16fFCK

1/32fFCK

1/64fFCK

50

-

ns

%

Audio Interface Timing

DSP Mode: (Figure 3, Figure 4)

FCK “” to BICK “” (Note 21)

FCK “” to BICK “” (Note 22)

BICK “” to SDTO (BCKP bit = “0”)

BICK “” to SDTO (BCKP bit = “1”)

SDTI Hold Time

SDTI Setup Time

tDBF

tBSD

tSDH

tSDS

0.5 x tBCK 40

70

50

0.5 x tBCK

-

0.5 x tBCK + 40

0.5 x tBCK +40

70

-

ns

Except DSP Mode: (Figure 5)

BICK “” to FCK Edge

FCK to SDTO (MSB)

(Except I

2

S mode)

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

tBFCK

tFSD

tBSD

tSDH

tSDS

40

70

50

-

40

70

-

ns

[AK4634]

MS0686-J-04 2014/10

- 13 -

Parameter

Symbol

min

typ

max

Unit

PLL Slave Mode (PLL Reference Clock: FCK pin) (Figure 6, Figure 7)

FCK: Frequency

DSP Mode: Pulse Width High

Except DSP Mode: Duty Cycle

fFCK

tFCKH

duty

7.35

tBCK60

45

8

-

48

1/fFCKtBCK

55

kHz

ns

%

BICK: Period

Pulse Width Low

Pulse Width High

tBCK

tBCKL

tBCKH

1/64fFCK

0.4 x tBCK

-

1/16fFCK

-

ns

PLL Slave Mode (PLL Reference Clock: BICK pin) (Figure 6, Figure 7)

FCK: Frequency

DSP Mode: Pulse width High

Except DSP Mode: Duty Cycle

fFCK

tFCKH

duty

7.35

tBCK60

45

8

-

48

1/fFCKtBCK

55

kHz

ns

%

BICK: Period (PLL3-0 bit = “0001”)

(PLL3-0 bit = “0010”)

(PLL3-0 bit = “0011”)

Pulse Width Low

Pulse Width High

tBCK

tBCKL

tBCKH

-

0.4 x tBCK

1/16fFCK

1/32fFCK

1/64fFCK

-

ns

PLL Slave Mode (PLL Reference Clock: MCKI pin) (Figure 8)

MCKI Input: Frequency

Pulse Width Low

Pulse Width High

fCLK

fCLKL

fCLKH

11.2896

0.4/fCLK

-

27.0

-

MHz

ns

MCKO Output:

Frequency

Duty Cycle except fs=29.4kHz, 32kHz

fs=29.4kHz, 32kHz (Note 20)

fMCK

dMCK

-

40

-

256 x fFCK

50

33

-

60

-

kHz

%

FCK: Frequency

DSP Mode: Pulse width High

Except DSP Mode: Duty Cycle

fFCK

tFCKH

duty

8

tBCK60

45

-

48

1/fFCKtBCK

55

kHz

ns

%

BICK: Period

Pulse Width Low

Pulse Width High

tBCK

tBCKL

tBCKH

1/64fFCK

0.4 x tBCK

-

1/16fFCK

-

ns

Audio Interface Timing

DSP Mode: (Figure 9, Figure 10)

FCK “” to BICK “” (Note 21)

FCK “” to BICK “” (Note 22)

BICK “” to FCK “” (Note 21)

BICK “” to FCK “” (Note 22)

BICK “” to SDTO (BCKP bit = “0”)

BICK “” to SDTO (BCKP bit = “1”)

SDTI Hold Time

SDTI Setup Time

tFCKB

tBFCK

tBSD

tSDH

tSDS

0.4 x tBCK

-

50

-

80

-

ns

Except DSP Mode: (Figure 12)

FCK Edge to BICK “” (Note 23)

BICK “” to FCK Edge (Note 23)

FCK to SDTO (MSB) (Except I

2

S mode)

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

tFCKB

tBFCK

tFSD

tBSD

tSDH

tSDS

50

-

50

-

80

-

ns

[AK4634]

MS0686-J-04 2014/10

- 14 -

Parameter

Symbol

min

typ

max

Unit

EXT Slave Mode (Figure 11)

MCKI Frequency: 256fs

512fs

1024fs

Pulse Width Low

Pulse Width High

fCLK

tCLKL

tCLKH

1.8816

3.7632

7.5264

0.4/fCLK

2.048

4.096

8.192

-

12.288

13.312

-

MHz

ns

FCK Frequency (MCKI = 256fs)

(MCKI = 512fs)

(MCKI = 1024fs)

Duty Cycle

fFCK

duty

7.35

45

8

-

48

26

13

55

kHz

%

BICK Period

BICK Pulse Width Low

Pulse Width High

tBCK

tBCKL

tBCKH

312.5

130

-

ns

Audio Interface Timing (Figure 12)

FCK Edge to BICK “” (Note 23)

BICK “” to FCK Edge (Note 23)

FCK to SDTO (MSB) (Except I

2

S mode)

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

tFCKB

tBFCK

tFSD

tBSD

tSDH

tSDS

50

-

50

-

80

-

ns

[AK4634]

MS0686-J-04 2014/10

- 15 -

Parameter

Symbol

min

typ

max

Unit

EXT Master Mode (Figure 2)

MCKI Frequency: 256fs

512fs

1024fs

Pulse Width Low

Pulse Width High

fCLK

tCLKL

tCLKH

1.8816

3.7632

7.5264

0.4/fCLK

2.048

4.096

8.192

-

12.288

13.312

-

MHz

ns

FCK Frequency (MCKI = 256fs)

(MCKI = 512fs)

(MCKI = 1024fs)

Duty Cycle

fFCK

dFCK

7.35

-

8

50

48

26

13

-

kHz

%

BICK: Period (BCKO1-0 bit = “00”)

(BCKO1-0 bit = “01”)

(BCKO1-0 bit = “10”)

Duty Cycle

tBCK

dBCK

-

1/16fFCK

1/32fFCK

1/64fFCK

50

-

ns

%

Audio Interface Timing

DSP Mode: (Figure 3, Figure 4)

FCK “” to BICK “” (Note 21)

FCK “” to BICK “” (Note 22)

BICK “” to SDTO (BCKP bit = “0”)

BICK “” to SDTO (BCKP bit = “1”)

SDTI Hold Time

SDTI Setup Time

tDBF

tBSD

tSDH

tSDS

0.5 x tBCK40

70

50

0.5 x tBCK

-

0.5 x tBCK+40

70

-

ns

Except DSP Mode: (Figure 5)

BICK “” to FCK Edge

FCK to SDTO (MSB)

(Except I

2

S mode)

BICK “” to SDTO

SDTI Hold Time

SDTI Setup Time

tBFCK

tFSD

tBSD

tSDH

tSDS

40

70

50

-

40

70

-

ns

Note 20. Duty Cycle = “L”幅 / クロック周期 × 100

Note 21. MSBS, BCKP bits = “00” or “11”

Note 22. MSBS, BCKP bits = “01” or “10”

Note 23. この規格値はFCKのエッジとBICKの“”が重ならないように規定しています。

[AK4634]

MS0686-J-04 2014/10

- 16 -

Parameter

Symbol

min

typ

max

Unit

Control Interface Timing (3-wire Serial mode)

CCLK Period

tCCK

200

-

ns

CCLK Pulse Width Low

tCCKL

80

-

ns

Pulse Width High

tCCKH

80

-

ns

CDTI Setup Time

tCDS

40

-

ns

CDTI Hold Time

tCDH

40

-

ns

CSN “H” Time

tCSW

150

-

ns

CSN Edge to CCLK “” (Note 25)

tCSS

50

-

ns

CCLK “” to CSN Edge (Note 25)

tCSH

50

-

ns

CCLK “” to CDTI (at Read Command)

tDCD

-

70

ns

CSN “” to CDTI (Hi-Z) (at Read Command)

(Note 26)

tCCZ

-

70

ns

Control Interface Timing (I

2

C Bus mode):

SCL Clock Frequency

fSCL

-

400

kHz

Bus Free Time Between Transmissions

tBUF

1.3

-

s

Start Condition Hold Time (prior to first clock pulse)

tHD:STA

0.6

-

s

Clock Low Time

tLOW

1.3

-

s

Clock High Time

tHIGH

0.6

-

s

Setup Time for Repeated Start Condition

tSU:STA

0.6

-

s

SDA Hold Time from SCL Falling (Note 27)

tHD:DAT

0

-

s

SDA Setup Time from SCL Rising

tSU:DAT

0.1

-

s

Rise Time of Both SDA and SCL Lines

tR

-

0.3

s

Fall Time of Both SDA and SCL Lines

tF

-

0.3

s

Setup Time for Stop Condition

tSU:STO

0.6

-

s

Capacitive Load on Bus

Cb

-

400

pF

Pulse Width of Spike Noise Suppressed by Input Filter

tSP

0

-

50

ns

Reset Timing

PDN Pulse Width (Note 28)

tPD

150

-

ns

PMADC “” to SDTO valid (Note 29)

ADRST bit = “0”

tPDV

-

1059

-

1/fs

ADRST bit = “1”

tPDV

-

291

-

1/fs

Note 24. I

2

CはPhilips Semiconductorsの登録商標です。

Note 25. この規格値はCSNのエッジとCCLKの “”が重ならないように規定しています。

Note 26. R

L

=1k/10%変化(プルアップはDVDDに対して行います)。

Note 27. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。

Note 28. AK4634はPDN pin = “L”でリセットされます。

Note 29. PMADC bitを立ち上げてからのFCKクロックの“”の回数です。

[AK4634]

MS0686-J-04 2014/10

- 17 -

■ タイミング波形

FCK

1/fCLK

MCKI

tCLKH tCLKL

VIH

VIL

1/fMCK

MCKO

tMCKOH tMCKOL

50%DVDD

1/fFCK

dFCK dFCK

50%DVDD

dMCK = tMCKOL x fMCK x 100%

Figure 2. Clock Timing (PLL/EXT Master mode) (MCKO is not available at EXT Master Mode)

FCK

BICK 50%DVDD

SDTO 50%DVDD

tBSD

tSDS

SDTI

VIL

tSDH

VIH

dBCK

tDBF

50%DVDD

tBCK

MSB

BICK 50%DVDD

(BCKP = "0")

(BCKP = "1")

Figure 3. Audio Interface Timing (PLL/EXT Master mode & DSP mode: MSBS = “0”)

[AK4634]

MS0686-J-04 2014/10

- 18 -

FCK

BICK 50%DVDD

SDTO 50%DVDD

tBSD

tSDS

SDTI

VIL

tSDH

VIH

dBCK

tDBF

50%DVDD

tBCK

MSB

BICK 50%DVDD

(BCKP = "1")

(BCKP = "0")

MSB

Figure 4. Audio Interface Timing (PLL/EXT Master mode & DSP mode: MSBS = “1”)

FCK

50%DVDD

BICK 50%DVDD

SDTO 50%DVDD

tBSD

tSDS

SDTI

VIL

tSDH

VIH

tBFCK

dBCK

tFSD

Figure 5. Audio Interface Timing (PLL/EXT Master mode & Except DSP mode)

[AK4634]

MS0686-J-04 2014/10

- 19 -

1/fFCK

FCK

VIH

tFCKH

VIL

tBCK

BICK

tBCKH tBCKL

VIH

VIL

tBFCK

BICK

VIH

VIL

(BCKP = "0")

(BCKP = "1")

Figure 6. Clock Timing (PLL Slave mode; PLL Reference Clock = FCK or BICK pin & DSP mode; MSBS = 0)

1/fFCK

FCK

VIH

tFCKH

VIL

tBCK

BICK

tBCKH tBCKL

VIH

VIL

tBFCK

BICK

VIH

VIL

(BCKP = "1")

(BCKP = "0")

Figure 7. Clock Timing (PLL Slave mode; PLL Reference Clock = FCK or BICK pin & DSP mode; MSBS = 1)

[AK4634]

MS0686-J-04 2014/10

- 20 -

1/fCLK

MCKI

tCLKH tCLKL

VIH

VIL

1/fFCK

FCK

VIH

VIL

tBCK

BICK

tBCKH tBCKL

VIH

VIL

tFCKH tFCKL

1/fMCK

MCKO

50%DVDD

tMCKOH tMCKOL

dMCK = tMCKOL x fMCK x 100%

Figure 8. Clock Timing (PLL Slave mode; PLL Reference Clock = MCKI pin & Except DSP mode)

ページを読み込んでいます...

AKM AK4634EN 仕様

関連論文

その他の書類