UJA1078ATW

NXP UJA1078ATW データシート

  • こんにちは!私は、NXPのUJA1078A高速CAN/デュアルLINコアシステムベースチップのデータシートを読み込みました。このチップは、高速CANと2つのLINインターフェース、高度な電力管理機能、ウォッチドッグ機能などを備えています。UJA1078Aに関するご質問にお答えしますので、お気軽にお尋ねください。
  • UJA1078Aはどのようなアプリケーションに使用できますか?
    電圧レギュレータの仕様は?
    ウォッチドッグ機能はどのようなものですか?
    パッケージサイズは?
    UJA1078Aはどのような規格に対応していますか?
1. はじ
NXP が提供す SBC (シムベース プ) UJA1078A」は
制御 ECU) に見られる基ンポーネン わる CAN (コ
ロー アネ ) と 2 つの LIN (ローカル ワーク)
ンターェーしま
UJA1078A は、 高速 CAN をメトワクインタして使ことで
電源やサー の周辺装置の制御使われ
ポー す。
このコ SBC には 含まれています。
高速 CAN トラ CAN トラ TJA1042 のバ の互換性
相互運用性、 ISO 11898-2 および ISO 11898-5 規格に対応
LIN トラ LIN 2.1 LIN 2.0 SAE J2602 に対応LIN 1.3 互換性
高度独立 UJA1078A/xx/WD バー
250 mA ン ト 給用) 外部 PNP トラ
拡張可能 (電流輸送能力の向上 散逸分布)
オンボ CAN ーバ用の個別電圧
SPI ルペ ・ イ ス) (全二重)
入力ポ x 2
出力
の一般的な ECU機能 1 つのパ 統合す ッ ト
え、 こ SBC は次の ム固有の機 組み合わ
提供
進の低消費電
制御 の挙動
システムおよブシステムルで細なテー
UJA1078A は、 CAN コンラをるマクロコン使るこ
インさイクロコンスタアッ
行われ
UJA1078A
高速 CAN/ デュ LIN アシステースチ
Rev. 2 — 2011 1 28
製品デ
日本語の仕様書は参考 た、 正式な仕様書
ては最新版の英語の仕様書
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
2 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
2. 特徴お
2.1 全般
CAN および LIN ECU 全機能提供
CAN トラLIN トラ x 2
拡張可能な 3.3V また5V電圧 周辺回路に
最高 250mA 提供。 外部 PNP トラ
熱分布実現す が可能
CAN トラ 5V の個別電圧
ウォ ウモ / タイトモード チップ
レー
SPI (シ アルペ ース) マイ ーラ
ECU 電力管理 PMS
オー モーテ ケーシ ン用にデザイ
電磁両立 EMC)パ
±8kV 静電放電 (ESD) 保護、 人体帯電モル (HBM CAN/LIN バスンお
ウェクアップピ
±6kV 静電放電 IEC 61000-4-2 CAN/LIN スピンおよプピン
58V 回路防止 CAN/LIN バス
過渡電流に対 CAN/LINピンをISO 7637-3に対
CAN を通じモー ログ ングをサ
6.1 mm 11 mm HTSSOP32 の小型パ 、 低熱抵抗
鉛フ RoHS (有害物質規制 指令準拠、 Dark Green 適合
2.2 CAN トラ
ISO 11898-2 および ISO 11898-5 対応の高 CAN トラ
CAN バス用の
供給電源か独立
EMC のパ 大幅強化
電源オ 時、 バス接続は実
SPLIT 出力 ベルの安定
2.3 LIN トラ
LIN 2.1 対応 LIN トラ x 2
SAE J2602 対応
LIN 2.0 および LIN 1.3 の互換性
低スープる最適な EMC パフマン
統合 LIN 終端ダ DLIN
2.4 電力管理
CAN LIN またはローカル ンによるウ プ、
電源検出
2 つのウ
WAKE1 および WAKE2 入力 電流 が可能
出力信号 WBIAS よるウェクアプピンイア ンプング
指定可能 16 ms また 64 ms
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
3 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
超低待機電流 び完全 機能、V1 をアクテ
への供給電力維持
超低 電流 び完全 機能
2.5 ルお診断機能
条件下に安全予測可能な挙動
プログラ ング したク
ウ、 (オ 周期的ウ が可能)
ポー 中断時には自動的に再有効化)
16-bit SPI ・ イ 設定、 制御、 診断
バル対応出力 、 高い安全性が求め 制御
リン LIMP ムの重大障害発生時
固有の 非常時回避)」 有効化
過熱時シ ッ ト
込み出力 込みは、 V1/V2 低電圧、 周期 /
パワーオ グナル て、 個別に設
双方向 ッ ト 可変パワーオ 長に 様々な
ローラをサ
起動式の ッ ト
2.6 電圧
主電圧 V1:
辺装置、追加の外 ーバサポ 拡張性
に優れた電圧
2%精度
3V バージ たは 5V バージ
最大 250mA をサする 共に PNP 組み合わ
PCB 熱分布向上
外部 PNP の電流供給始め 値電流定可能
定格出力電圧の 90%低電圧警告定格出力電圧の 90% また70%電圧
ISO 7637 pulse 4/4b およISO16750-2 に準 最低 4.5 V までV
BAT
電圧で
作 (クンキング時など
条件下安定
CAN ト ラ 用電圧 V2
オンチプ高 CAN バ専用の電圧
定格出力電圧の 90% 低電圧警告
が可 CAN トラV1 は外部電
供給可能
SO 7637 pulse 4 に準 最低 5.5 V までV
BAT
(クンキングなど
条件下安定
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
4 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
3. 関連情
[1] UJA1078ATW/5V0xx バー 5 V レギレーが (V1)、 UJA1078ATW/3V3xx バージ 3.3 V レギレー V1)が
WD バー にはウ がそれぞれ含ま
4. ブロ
1. ー関連情報
タイ
[1]
パッ
名称 説明 バージ
UJA1078ATW/5V0/WD HTSSOP32
熱強化薄型 ール
ケージ、 32 リード、 6.1 mm、リ0.65mm
露出型 ッ ド
SOT549-1
UJA1078ATW/3V3/WD
UJA1078ATW/5V0
UJA1078ATW/3V3
1. ブロク図
SYSTEM
CONTROLLER
LIN1
BAT
V1
UV
UJA1078A
SDI
HS-CAN
SCK
SCSN
SDO
WAKE2
WAKE1
EN
WDOFF
LIN1
RXDL1
TXDL1
LIN2
LIN2
RXDL2
TXDL2
DLIN
BAT
BAT
LIMP
SPLIT
RXDC
TXDC
CANL
CANH
V2
OSC
TEMP
INTN
RSTN
EXT. PNP
CTRL
VEXCC
VEXCTRL
V2
UV
V2
V1
V1
V2
GND
WAKE
WBIAS
015aaa184
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
5 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
5. ピン
5.1 ピンニ
5.2 の説明
2. ピン
UJA1078A
TXDL2 BAT
RXDL2 VEXCTRL
TXDL1 TEST2
V1 VEXCC
RXDL1 WBIAS
RSTN LIN2
INTN DLIN
EN LIN1
SDI SPLIT
SDO GND
SCK CANL
SCSN CANH
TXDC V2
RXDC WAKE2
TEST1 WAKE1
WDOFF LIMP
015aaa185
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
18
17
20
19
22
21
24
23
26
25
32
31
30
29
28
27
2. ピン
シンボ ピン 説明
TXDL2 1 LIN2 送信
RXDL2 2 LIN2 受信
TXDL1 3 LIN1 送信
V1 4 マイクロ ローギュレータ出 SBC バー
5 V また 3.3 V
RXDL1 5 LIN1 受信
RSTN 6 マイクロローとの力リ
INTN 7 への割 込み出力
EN 8 出力有効
SDI 9 SPI デー入力
SDO 10 SPI デー出力
SCK 11 SPI クロク入
SCSN 12 SPI 択入力
TXDC 13 CAN 送信デ
RXDC 14 CAN 受信デ
TEST1 15 に接続
WDOFF 16 WDOFF ピン ウォッチ ッグをオ
LIMP 17 リン
WAKE1 18 ロー プ入 1
WAKE2 19 ロー プ入 2
V2 20 CAN 5 V 電圧 出力
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
6 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
パッダイパッ ドによってPCB を通 SBC の熱放散効率が
露出 ッ ド は、 IC のどの ブ部も接されていませ
ん。 状態の か、 GND に接続す す。
6. 機能説明
UJA1078A は、 高 CAN トラ x 1 LIN トラ x 2、電 x
2、ウッチ x 1 のすべての機 1 つの専用 提供 ECU のパ
/ ダウン機能をサ する 度なシステムを実現しています また
この SBC はバの活動 周期的ウ
、 外部 の有効化 、 ウ
のパルス に定期的 ールナル提供
チが閉 、 低電流動作 す。
すべ バは、構成高い柔軟性提供 最適化
が、 特に高速 CAN ンギング () を低
れてす。
主電圧 V1 は、 ECU 、 周辺装置、 追加の外部
ーバへの電力供給用にデザ 熱分布向上のめに外部 PNP トラ
付加す す。 V2 は、 統合 高速 CAN トラ
を供ます オシて直
ドウード、 タイード、 フモードしま
6.1 システ ロー
6.1.1 概要
システム ローラはレジス成をし、 SBC の内部機能制御 す。 た、
このコ ローラバイスのステータ報を収てマ ローラ
共に、 ナル 込みシナル す。
このシステムコ ローラはステーマシンで SBC の動作
の移行の 下図
3)に のモ の詳細は後述
CANH 21 CANH バス
CANL 22 CANL バス
GND 23 グラ
SPLIT 24 CAN 安定出力
LIN1 25 LIN1 バス
DLIN 26 LIN 終端抵抗器接続
LIN2 27 LIN2 バス
WBIAS 28 外部ウ
VEXCC 29 外部 PNP ト ラ の電流測定 - PNP トラ
に接
TEST2 30 に接続
VEXCTRL 31 外部 PNP 外部 PNP トラ
ベーに接
BAT 32 SBC へのバ
2. ピン
続き
シンボ ピン 説明
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
7 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
6.1.2 オフモ
の供給電力が検出 い値 V
th(det)poff
)をSBC
ードであってもードにりまードュレ
はオ 、 バムは高抵抗状態に す。 CAN バス
なりま
3. UJA1078A システムコ ロー
V1: ON
V2: OFF
CAN/LIN: Lowpower/Off
watchdog: Timeout/Off
MC = 00
Standby
watchdog
trigger
V1: ON
V2: ON/OFF
CAN/LIN: Active/Lowpower
watchdog: Window/
Timeout/Off
MC = 1x
Normal
V1: OFF
V2: OFF
CAN/LIN: Lowpower/Off
watchdog: OFF
RSTN: LOW
MC = 01
Sleep
successful
watchdog
trigger
watchdog overflow or
V1 undervoltage
V1: OFF
V2: OFF
CAN/LIN: Off and
high resistance
watchdog: OFF
INTN: HIGH
Off
V
BAT
below
power-on threshold V
th(det)pon
V
BAT
below
power-off threshold V
th(det)poff
(from all modes)
V1: OFF
V2: OFF
limp home = LOW (active)
CAN/LIN: Off and
high resistance
watchdog: OFF
Overtemp
from Standby or Normal
chip temperature above
OTP activation threshold T
th(act)otp
chip temperature below
OTP release threshold T
th(rel)otp
V
BAT
above
power-on threshold V
th(det)pon
MC = 01 and
INTN = HIGH and
one wake-up enabled and
no wake-up pending
wake-up event if enabled
MC = 01 and
INTN = HIGH and
one wake-up enabled and
no wake-up pending
reset event or
MC = 00
MC = 10 or MC = 11
015aaa073
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
8 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
の供給電力が検出 い値 V
th(det)on
同時SBC
はス に切 が実れま パルス幅
t
w(rst)
Long また Short 6.5.1 およ 11 参照)
6.1.3 スタンード
SBC に切 替わ条件は次の
オフドから V
BAT
がパワ検出 い値 V
th(det)on
)を
スリード CAN LIN のいずれかが
発生
過熱 の温度が過熱保護 い値 T
th(rel)otp
を下
通常 MC ビッ 00 設定 か、 実行
れた 6.5
参照)
スタイモドでV1 がス チオ CAN およ LIN の各
バは、バ 検出 低電力状態 低電
STBCC/STBCL1/STBCL2 = 1
6 参照 か、 全に の状態に
ます (オ STBCx = 06.7.1
/6.8.1参照)。 ウ は、 WDOFF
の状態お WD_and_Status レジタのウォ
WMC 設定 れか実行
4)。
SBC 終了条件は次の
MC ビッ トが 10」(V2 オフ 11」(V2 オン) に モー
択され
MC ビッ トが 01 に設定 れ、 が選択
の温度が過熱保護 OTP: OverTemperature Protection有効化 T
th(act)otp
を上 SBC が過熱モ ド に
6.1.4 通常
Mode_Control レジ 5)のMC ビットを 10」(V2 オフ 11」(V2 オン)
定する 常モーれま
通常 は、 CAN 物理層がオ STBCC = 0
6
照)、 バ 検出がオ低電力状態 (低電力 STBCC = 1)に
ます
また LIN 物理 LIN1 LIN2)はか(STBCL1/STBCL2
= 0 6 参照 検出が で低電力状態 低電力
STBCL1/STBCL2 = 1)に
SBC 通常 終了条件は次の
MC ビッ トが 00 に設定 れ、 が選択
MC ビッ トが 01 に設定 れ、 が選択
システム 6.1.3 参照 SBC はス ンバ
替わ
の温度が過熱保護有効 い値 T
th(act)otp
を上 SBC が過熱
り替わった
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
9 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
6.1.5 スリード
Mode_Control レジ 5)のMC ビッ 01 ることで、スタン
は通常 す。 替わ
保留中の割込みやウ INTN = HIGH)、
くと1 つの が有効化 CAN LIN WAKE のいか)。
ずれの条件 一致 い状況 場合、 ト リ
トと 3.6 ms パル幅、 6.5.1
および 11 照)。
スリードでV1 V2 オフ ランシスイチもオフになる
フモド、 STBCx = 0
6 参照) 低電力状 (低電力 STBCx = 1)、
バス はオ 6.7.1
/6.8.1 参照)。 ド ッ
フに ピンLOW にな ます
CAN LIN ルウ のいずれかに て、 SBC はスープ
ンバイモーシステムリ されます (シ また
はログ、 6.5.1 参照)。 ド コ ッ ト MC の値は 00」にV1
がオ す。
6.1.6 過熱
の温度が過熱保護有効 OTP)しT
th(act)otp
を超える SBC は通常
たは 過熱 に切 替わ
過熱 は、 電圧 、 バ ムは高抵抗状態に
す。 SBC が過熱 RSTN ピン LOW になり、 リプホー
ロールビ LHC LIMP ピン LOW にな れます
温度が過熱時 ッ ト 値の 下回 SBC
の過熱 は終 。 過 の終了後、 SBC はス バイモー
ムリセッ トが リセ トパt
w(rst)
、ロショ
6.5.1
/ 11 参照)。
6.2 SPI (シ アル ース)
6.2.1 概要
SPI (シ アルペ ス) の通
を提 マルチスーブ環境をサポー ますSPI は全二重デ 転送用に設定
、 新 ールデが入 情報が返す。
は読取専用 スの
変更す必要 読み返す
SPI は、 4 使用 同期化 デー 伝送
SCSN: SPI チッ アクテ LOW
SCK: SPI クロ 低電 LOW
SDI: SPI デー
SDO: SPI デー SCSN ピンHIGH の場合、
の立下 が実行れ、 は立上
ジにシ
4)。
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
10 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
6.2.2 レジスタ
最初の 3 ビット (A2 A1 A0 レジレスを義し 4
番目の ッ ト RO)は/ 書込は読取専用 選択 定義
4. SPI タイミン
SCSN
SCK
01
sampled
floating floating
015aaa205
X
X
MSB 14 13 12 01 LSB
MSB 14 13 12 01 LSB
X
SDI
SDO
02 03 04 15 16
3. レジタマ
アドビッ 15 14 13 書込み 12 = 0 読取 / 書込 11... 0
000 0 = 読取 / 書込み1 = 読取専用 WD_and_Status レジスタ
001 0 = 読取 / 書込み1 = 読取専用 Mode_Control レジスタ
010 0 = 読取 / 書込み1 = 読取専用 Int_Control レジ
011 0 = 読取 / 書込み1 = 読取専用 Int_Status レジスタ
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
11 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
6.2.3 WD_and_Status レジス
[1] セッ ト後 トはデフォルト値 100 設定
4. WD_and_Status レジ
ビッ シンボ アクセス パワ
デフ ルト
説明
15:13 A2, A1, A0 R 000 レジスタレス
12 RO R/W 0 アクステータ
0: 読取 / 書込みに設定
1: 読取専用に設定
11 WMC R/W 0 ウォ
0: 通常 ウォ
ウォ ッグイム
1: 通常 ウォ はタアウ ド。 ンバイモード
ウォ オフ
10:8 NWP
[1]
R/W 100 公称 ド ッ
000: 8 ms
001: 16 ms
010: 32 ms
011: 64 ms
100: 128 ms
101: 256 ms
110: 1024 ms
111: 4096 ms
7WOS/SWRR/W- ウォ オフステータ /
0: WDOFF ピン LOW、ウWMC ビッ
1: WDOFF ピン HIGH でウォ はオにな
セッ
6V1S R - V1ステー
0: V1 出力電圧が低電圧回復 い値90 % 以上 V
uvr
; 10 参照)
1: V1 出力電圧が低電圧検出 い値90 % 未満 V
uvd
; 10 参照)
5V2S R - V2ステー
0: V2 出力電圧が低電圧 以上 V
uvr
; 10 参照
1: V2 出力電圧が低電圧検出 い値未満 V
uvd
; 10 参照
4WLS1 R - ウェクアッ 1 ステー
0: WAKE1 入力電圧が 値未 V
th(sw)
1: WAKE1 入力電圧が 値以 V
th(sw)
3WLS2 R - ウェクアッ 2 ステー
0: WAKE2 入力電圧が 値未 V
th(sw)
1: WAKE2 入力電圧が 値以 V
th(sw)
2:0 reserved R 000
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
12 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
6.2.4 Mode_Control レジ
[1] リセッ ト後 LHWC は「1」に
[2] リセッ ト前LHWC が「1 設定 場合 LHC は「1」に
5. Mode_Control レジ
ビッ シンボ アクセス パワ
デフ ルト
説明
15:13 A2, A1, A0 R 001 レジス レス
12 RO R/W 0 アクセススータ
0: 読取 / 書込みに設定
1: 取専用設定
11:10 MC R/W 00 モー
00: スタンード
01: スリード
10: 通常 V2 オフ
11: 通常 V2 オン
9LHWC
[1]
R/W 1 リン
0: リンなし
1: 警告定 - 次の LIMP 出力が
8LHC
[2]
R/W 0 リンコン
0: LIMP ピンをフロ
1: LIMP ピンを LOW
7 ENC R/W 0 ト ロ有効化
0: EN ピンを LOW
1: EN ピン HIGH (通
6LSC R/W0 LINスロー ロー
0: 通常 20 kbit/s
1: 低スプ、 10.4 kbit/s
5WBCR/W0 ウェイア コン
0: WSEn = 0 のと WBIAS ピンはフ WSEn = 1 のとき、16 ms
ンプング
1: WSEn = 0 のと WBIAS ピン LOW WSEn = 1 のと 64 ms サン
プリン
4 PDC R/W 0 配電
0: 外部 PNP ト ラ 有効化の V1 値電流、 負荷電流上昇、
I
th(act)PNP
= 85 mA、外PNP 無効化の V1 しき
荷電流減少、 I
th(deact)PNP
= 50 mA 7 参照
1: 外部 PNP ト ラ 有効化の V1 電流、 荷電流上昇、
I
th(act)PNP
= 50 mA、外PNP 無効化の V1 しき
荷電流減少、 I
th(deact)PNP
= 15 mA 7 参照
3:0 reserved R 0000
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
13 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
6.2.5 Int_Control レジスタ
6. Int_Control レジスタ
ビッ シンボ アクセス パワ
デフ ルト
説明
15:13 A2, A1, A0 R 010 レジス レス
12 RO R/W 0 アクセータ
0: 読取 / 書込みに設定
1: 取専用設定
11 V1UIE R/W 0 V1 低電圧割
0: V1 低電圧警告割 込みの 不可
1: V1 低電圧警告割 込みの 可能
10 V2UIE R/W 0 V2 低電圧割
0: V2 低電圧警告割 込みの 不可
1: V2 低電圧警告割 込みの 可能
9 STBCL1 R/W 0 LIN1 ンバイ ロール
0: SBC が通常 (MC = 1x) のと :
LIN1 はア モー V
BAT
の値に関係
RXDL1 認可能)
SBC がス / (MC = 0x) のと :
LIN1 オフモド。 クアオフ LIN1 ウェクア
みは
1: LIN1 は低電力 で、 SBC に関係 MC = xx)、
クアッオン LIN1 みは 能。
8 STBCL2 R/W 0 LIN2 ンバイ ロール
0: SBC が通常 (MC = 1x) のと :
LIN2 はア モー V
BAT
の値に関係
RXDL2 認可能)
SBC がス / (MC = 0x) のと :
LIN2 オフモド。 クアオフ LIN2 ウェクア
みは 可。
1: LIN2 は低電力 で、 SBC 関係 MC = xx)、
クアッオン LIN2 みは 能。
7:6 WIC1 R/W 00 ウェクア割り1 コン
00: ウェクアッ割り1 オフ
01: 上りエッジウェイクアップり込1
10: 下りエッジウェイクアップり込1
11: 両方 込み 1
5:4 WIC2 R/W 00 ウェクア割り2 コン
00: ウェクアッ割り2 オフ
01: 上りエッジウェイクアップり込2
10: 下りエッジウェイクアップり込2
11: 両方 込み 2
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
14 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
3 STBCC R/W 0 CAN ンバ ロール
0: SBC が通常 (MC = 1x) のと :
CAN はア モー V2 出力電圧に関
RXDC 認可能)
SBC がス / (MC = 0x) のと :
CAN フモド。 クアオフ CAN ウェクア
みは 可。
1: CAN は低電力モ SBC 関係 MC = xx)、 バ
クアッオン CAN みは 能。
2RTHCR/W0 リセ 値コン
0: リセッ V1 低電圧検出電圧の 90 % に設V
uvd
10 参照
1: リセッ V1 低電圧検出電圧の 70 % に設V
uvd
10 参照
1 WSE1 R/W 0 WAKE1 サンプル
0: 継続的
1: WAKE1 のサ WBIAS と同 ルレー WBC
コン
0 WSE2 R/W 0 WAKE2 サンプル
0: 継続的
1: WAKE2 のサ WBIAS と同 ルレー WBC
コン
6. Int_Control レジスタ
ビッ シンボ アクセス パワ
デフ ルト
説明
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
15 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
6.2.6 Int_Status レジスタ
[1] 込みはInt_Status の適切 1」 を書きむこでク アできま
6.3 オンプオレー
オンチプオシレータはオンチプウ イマー ング
レンスを供し ンチシレータに V
BAT
に接続内部電源か
電力が供 V1/V2 は独立)
7. Int_Status レジスタ
[1]
ビッ シンボ アクセス パワ
デフ ルト
説明
15:13 A2, A1, A0 R 011 レジスレス
12 RO R/W 0 アクセータ
0: レジ / 書込みに設定
1: 取専用設定
11 V1UI R/W 0 V1 低電圧割
0: V1 低電圧警告割 込み保
1: V1 低電圧警告割 込み保
10 V2UI R/W 0 V2 低電圧割
0: V2 低電圧警告割 込み保
1: V2 低電圧警告割 込み保
9 LWI1 R/W 0 LIN ウェクアッ割り1
0: LIN1 ウェイクップなし
1: LIN1 ウェイクップ
8 LWI2 R/W 0 LIN ウェクアッ割り2
0: LIN2 ウェイクップなし
1: LIN2 ウェイクップ
7CI R/W0 周期的割
0: 周期的割 込み保
1: 周期的割 込み保
6WI1 R/W0 ウェクアッ割り 1
0: ウェクアッ割り1 保留
1: ウェクアッ割り1 保留
5POSIR/W1 パワ 込み
0: パワーオン割 込み保留な
1: み保留
4WI2 R/W0 ウェクアッ割り2
0: ウェクアッ割り2 保留
1: ウェクアッ割り2 保留
3 CWI R/W 0 CAN ウェイクアップ
0: CAN ウェイクップなし
1: CAN ウェイクップ
2:0 reserved R 000
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
16 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
6.4 ウォ UJA1078A/xx/WD バー
ッチウィンドタイウト3 つの があ す。
グ期間は、 WD_and_Status レジタの NWP コン
ます
4 参照)。 デ のウ グ期間は 128 ms です
WD_and_Status へのすの書込 ト リ
になり、 によてウ マー ます
ウィンドウドで チドウィンド t
trig(wd)1
前の
ウィンドウ ォッチドッグ トに SBC リセ
が生成 す。 の前、 し く
なウ t
trig(wd)1
の後、 t
trig(wd)2
の前) ド ッ
オーバー ーす前にウ れる ーはすに再ス
トし
システム ウォ ベン てすぐ れま
ウィンドウードチド
期間の前半に
場合
周期的 CI) が保中に グがオーバー
フローし
WDOFF の状態が通常モ はス に切 替わ 場合
ウォ WMC の状態が通常
わっ
ウォ 6.5.1
/ 11 参照)、
グ期間が選択 NWP = 100)。 WDOFF ピン
HIGH 完全 す。 WMC ビッ
1」にWMC の設 ド ッ
合、 保留中の割 込み 再度
保留中の割 込み場合、 WMC の状態変更す
せん。 割込みが保留 WMC を変 すべて無れま
6.4.1 ウォ 時の挙動
は継続
グがーバー か、 グ期間の前半 が発
場合 (ウ グ期間開始後t
trig(wd)1
前) ッ ト が実行
す。 期間の開始後、t
trig(wd)2
ト リ が発生 場合 ォ ッ ド ッ
グはオーバー す。
グ期間の後半に が発生 場合 間開始後、最短
t
trig(wd)1
で、 t
trig(wd)2
より ッチ ッグセッ
WDOFF ピン LOW SBC が通常 、 ウ ド ・ コ ッ ト
WMC)が「0」に
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
17 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
6.4.2 ウォ 時の挙動
タイウトードとき、ウッチドッグ。た、ウォッチ
ドッドッ
ると CI (周期的割 込み) が設定CI に保留中の場合は、
テム れます
WDOFF ピン LOW 同時に下記の条件にて、
トモ
SBC がス ンバモー WMC = 0 の場合、
SBC が通常 ッ ト WMC = 1の場
6.4.3 ウォ 時の挙動
時、 グは無効化の状態
記の件におい、 ウ グはオ
SBC 、 過熱、 ずれかのモ の場合
SBC がス ンバモー WMC = 1 の場合
SBC がいずれ WDOFF ピンHIGH の場合
6.5 システ
下記の SBC でシステ 行さます
V1 低電圧 パル長は、 RSTN ピンでレジス
定)
外部 ッ ト RSTN 強制的に LOW
ウォ ーフー (ド)
ウォ ーフー (タイム CI 保留中)
ド ッ ト リ が早 (ウ
WMC 値が変更 場合 (通常モ
WDOFF の状態が変更 た場合
INTN ピンLOW で、 SBC リープモり替った MC は「01」、
5 参照)
STBCC = STBCL1 = STBCL2 = WIC1 = WIC2 = 0 で、 SBC がス ープモー
替わ MC は「01」、
5 参照)
が保留中 SBC がス モー た場 MC
01」、
5 参照)
ソフ ウェアリセット (SWR = 1
SBC の過 が終 は、RSTN ピンで
プレタによって
タイトモドで CI がまだ保留に グオバー
ローによ CI がリクエ され
UJA1078A は、 の処理に 3 つのナル提供
RSTN ピン グロー ECU ッ ト の実外部 ッ ト
の強制実
EN フ ・ ーバル有効化出
ールフ ・ ーム出力
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
18 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
6.5.1 RSTN ピン
マイ ーラにって t
fltr
の間 RSTN ピン LOW となっ
リガしてセッ リセ ト)ムリセッ
が内部的 ト リ 実行た場合、 SBC によ RSTN ピンでリセ
出力
システム V1 低電圧 6.6.2 参照) SBC の終
V
BAT
> V
th(det)pon
か過熱 の終了 (温度 < T
th(rel)otp
生成 場合、
セッ t
w(rst)
)をす(RSTN ピン V1
ンの間で 900 10 % 接続 ッ ト パル 選択 れ、
い場合は グが選択
11 参照)。
れ以外すべの場合 に関係す )、 ッ ト
パル幅はシ ョ
6.5.2 EN 出力
EN は、 外部ハー ルに使用す パワ
)、 ムが正常に実行 際の汎用出 使用す
常モーよびス ンバモー き、 ロー SPI インターェー
スを EN コン Mode_Control レジタの ENC ビッ ト、
5 参照)
を設定で ENC = 1 MC = 10 また 11 のとき、 EN ピン HIGH です。 EN
ンは LOW になます EN の挙動は、
5 を参照し
くだ
6.5.3 LIMP 出力
LIMP ピンECU の障害発生時にわゆる 「 (非常時回避)
有効化すに使用 検出可能害状況には、SBC 過熱
グサの損失、 RSTN また V1 LOW の固定化 ーザー
セッ リセ あり
LIMP は、 バ 関連す LOW のオ です。
ット ット Mode_Control レジ
スタLHWC ビッ
5 参照 が設定 す。 シ ッ ト の生成時に LHWC
がすに設定 場合は LHC ッ ト が設定れ、LIMP が強制的に LOW にな
通常動作 LIMP 出力が有効化 め、
は各 ッ ト イ LHWC をクリア
過熱 は常 LHC ビッ LIMP 出力
ますケーシ ンが LIMP 出力の原 場合、LHC
クリアし LIMP 出力無効化 す。
5. EN ピン
RSTN
EN
ENC
mode
STANDBY NORMAL STANDBY
015aaa074
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
19 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
6.6 電源
6.6.1 バッリーピン (BAT
SBC は、 単一の電源 BAT 含まれいます バイを負護する
に、 直列外部 が必要 す。 動作範囲は 4.5 V 28 V で、 40 V
でサポー す。
BAT の電圧が V
th(det)poff
場合 SBC は即座に
替わ電圧 内部 ッ ト
す。 電圧がパ検出 SBC はオ
ドにりま フモードがると Int_Status レジスタの 1」に
設定
6.6.2 電圧 V1
電圧 V1 は、 マ の周辺装置 追加 ーバへの
供給目的 す。 V1 BAT 供給 れ、 UJA1078A のバ ョ ン
3.3 V また 5 V で最 250 mA を提ます
外気温度が高場合や平均電流が高場合が過熱 め、 外部
PNP トラ 6 の構成では、 電力損失は SBC PNP トラ
配分す。 電力損失の配分は、 Mode_Control レジスタ (
5)のPDC
ビットによっ PDC = 0 の場合、 T
vj
= 150 ×C 負荷電流が 85 mA に達
する と (PDC = 1 の場合 50 mA)、 PNP が有効化
が追加の負荷電流供給 間、 V1 85 mA 継続的に供給
7/
8 参照)。
6. 外部 PNP トラトロ
UJA1078A
VEXCTRL
V1
VEXCC
015aaa186
BAT
battery
UJA1078A All information provided in this document is subject to legal disclaimers. © NXP B.V. 2012. All rights reserved.
製品デ Rev. 2 — 2011 1 28
20 of 50
NXP Semiconductors
UJA1078A
高速 CAN/ デュア LIN アシステスチ
上図 7)はV1 およ PNP トラPDC = 0 のときにど 250 mA
低速 負荷電流供給すのか す。 追加の負荷電流が必要な場合は、
PNP が供給 の上限電流)。 負荷電流が上昇
場合、 I
V1
は指定 PDC しき 250 mA)。
高速 負荷電流の場合、 V1 PNP ト ラ 必要負荷電
供給 (最大 250 mA。 ト ンジスタがンに V1 85 mA PDC = 0
供給 負荷電流のバ が取
8 参照)
回路保護のため、 V1 ピン VEXCC の間 接続、 電流監視
必要があ す。 外部 供給電流が制
れます。V1 ピン VEXCC の間の電圧差異が V
th(act)Ilim
に達す PNP 電流
て有効化 い値電圧が制限れ、 電流はそれ以上上昇 せん。
7. V1 および PNP 電流 低速 荷電流 250 mA PDC = 0
8. V1 および PNP 電流 高速 荷電流 250 mA PDC = 0
015aaa111
250 mA
85 mA
50 mA
load
current
215 mA
165 mA
PNP
current
I
V1
I
th(act)PNP
= 85 mA
(PDC = 0)
I
th(deact)PNP
= 50 mA
(PDC = 0)
load
current
250 mA
165 mA
0 mA
I
V1
165 mA
250 mA
PNP
current
015aaa075
I
th(act)PNP
= 85 mA
(PDC = 0)
/