NXP UJA1078ATW データシート

1. はじめに

NXP が提供するコア SBC （システムベースチップ）の「UJA1078A」は、一般的な電子

制御ユニット（ECU）に見られる基本個別コンポーネントに替わる、高速 CAN （コント

ローラエリアネットワーク）と 2 つの LIN （ローカルインターコネクトネットワーク）イ

ンターフェースを提供します。

UJA1078A は、高速 CAN をメインのネットワークインターフェースとして使うことで、

電源やセンサーなどの周辺装置の制御に使われるネットワークアプリケーションをサ

ポートします。

このコア SBC には、次の統合デバイスが含まれています。

• 高速 CAN トランシーバ－ CAN トランシーバ TJA1042 とのバックワードの互換性

と相互運用性、 ISO 11898-2 および ISO 11898-5 規格に対応

• LIN トランシーバ－ LIN 2.1、 LIN 2.0、 SAE J2602 に対応、 LIN 1.3 と互換性

• 高度な独立ウォッチドッグ（UJA1078A/xx/WD バージョン）

• 250 mA 電圧レギュレータ（マイクロコントローラ供給用）－外部 PNP トランジス

タで拡張可能（電流輸送能力の向上と散逸分布）

• オンボード CAN トランシーバ用の個別電圧レギュレータ

• SPI （シリアルペリフェラル・インターフェース）（全二重）

• ローカルウェイクアップ入力ポート x 2

• リンプホーム出力ポート

これらの一般的な ECU機能を 1 つのパッケージに統合することで得られるメリットに加

え、このコア SBC は次のようなシステム固有の機能をインテリジェントに組み合わせて

提供します。

• 先進の低消費電力コンセプト

• 安全で制御されたシステムスタートアップの挙動

• システムおよびサブシステムレベルでの詳細なステータスレポート

UJA1078A は、 CAN コントローラを有するマイクロコントローラと共に使用することを

念頭にデザインされているので、マイクロコントローラのスタートアップは常に制御下で

行われます。

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

Rev. 2 — 2011 年 1 月 28 日

製品データシート

日本語の仕様書は参考までにご覧ください。また、正式な仕様書に

ついては最新版の英語の仕様書をご覧ください。

製品データシート Rev. 2 — 2011 年 1 月 28 日

2 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

2. 特徴およびメリット

2.1 全般

 CAN および LIN ECU の全機能を提供

 CAN トランシーバ、LIN トランシーバ x 2

 拡張可能な 3.3V または5V電圧レギュレータがマイクロコントローラと周辺回路に

最高 250mA を提供。外部 PNP トランジスタを接続し、プリント基板でより優れ

た熱分布を実現することが可能

 CAN トランシーバ用（5V）の個別電圧レギュレータ

 ウォッチドッグ（ウィンドウモード / タイムアウトモード）およびオンチップオシ

レータ

 SPI （シリアルペリフェラル・インターフェース）－マイクロコントローラと通信

 ECU 電力管理システム（PMS）

 オートモーティブアプリケーション用にデザイン

 電磁両立性（EMC）パフォーマンスを強化

 ±8kV 静電放電（ESD）保護、人体帯電モデル（HBM）－ CAN/LIN バスピンおよび

ウェイクアップピン

 ±6kV 静電放電 IEC 61000-4-2 － CAN/LIN バスピンおよびウェイクアップピン

 58V ショート回路防止 CAN/LIN バスピン

 過渡電流に対してバッテリーおよび CAN/LINバスピンを保護（ISO 7637-3に対応）

 CAN バスを通じたリモートフラッシュプログラミングをサポート

 6.1 mm  11 mm HTSSOP32 の小型パッケージ、低熱抵抗

 鉛フリー、 RoHS （有害物質規制）指令準拠、 Dark Green 適合

2.2 CAN トランシーバ

 ISO 11898-2 および ISO 11898-5 対応の高速 CAN トランシーバ

 CAN バス用の低ドロップアウト電圧レギュレータ

 マイクロコントローラ供給電源から独立

 EMC のパフォーマンスが大幅に強化

 電源オフ時、バス接続は実際にフロート

 SPLIT 出力ピンによるレセッシブバスレベルの安定

2.3 LIN トランシーバ

 LIN 2.1 対応 LIN トランシーバ x 2

 SAE J2602 対応

 LIN 2.0 および LIN 1.3 との互換性

 低スロープモードによる最適な EMC パフォーマンス

 統合 LIN 終端ダイオード（ピン DLIN）

2.4 電力管理

 CAN、 LIN、またはローカルウェイクアップ・ピンによるウェイクアップ、ウェイク

アップ電源検出

 2 つのウェイクアップピン

 WAKE1 および WAKE2 入力をオフにして電流を減らすことが可能

 出力信号（WBIAS）によるウェイクアップピンのバイアス、サンプリング時間を

指定可能（16 ms または 64 ms）

製品データシート Rev. 2 — 2011 年 1 月 28 日

3 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

 超低待機電流でのスタンバイモードおよび完全なウェイクアップ機能、V1 をアクティ

ブにすることでマイクロコントローラへの供給電力を維持

 超低スリープ電流でのスリープモードおよび完全なウェイクアップ機能

2.5 コントロールおよび診断機能

 あらゆる条件下において安全で予測可能な挙動

 プログラミング可能なウォッチドッグ、独立したクロック電源

 ウィンドウ、タイムアウト（オプションで周期的ウェイクアップが可能）、オフの

各モードをサポート（中断時には自動的に再有効化）

 16-bit SPI （シリアルペリフェラル・インターフェース）による設定、制御、診断

 グローバル対応出力により、高い安全性が求められるハードウェアを制御

 リンプホーム出力（LIMP）により、システムの重大な障害発生時にアプリケーション

固有の「リンプホーム（非常時回避）」ハードウェアを有効化

 過熱時シャットダウン

 割り込み出力ピン－割り込みは、 V1/V2 低電圧、ローカルウェイクアップ、周期的 /

パワーオン割り込みイベントのシグナルとして、個別に設定可能

 双方向リセットピン－可変パワーオンリセット長により、様々なマイクロコント

ローラをサポート

 ソフトウェア起動式のシステムリセット

2.6 電圧レギュレータ

 主電圧レギュレータ V1:

 マイクロコントローラ、周辺装置、追加の外部トランシーバをサポートする拡張性

に優れた電圧レギュレータ

 2%精度

 3V バージョンまたは 5V バージョン

 最大 250mA をサポートすると共に、外部 PNP トランジスタと組み合わせることで

PCB の熱分布を向上

 外部 PNP トランジスタからの電流供給を始めるしきい値電流を指定可能

 定格出力電圧の 90%で低電圧警告、定格出力電圧の 90% または70%で低電圧リセッ

ト

 ISO 7637 pulse 4/4b およびISO16750-2 に準拠－最低 4.5 V までのV

BAT

電圧で動

作（クランキング時など）

 あらゆる条件下で安定した出力

 CAN トランシーバ用電圧レギュレータ V2

 オンチップ高速 CAN トランシーバ専用の電圧レギュレータ

 定格出力電圧の 90% で低電圧警告

 スイッチオフが可能－ CAN トランシーバにはV1 または外部電圧レギュレータか

ら供給可能

 SO 7637 pulse 4 に準拠－最低 5.5 V までのV

BAT

電圧で動作（クランキング時など）

 あらゆる条件下で安定した出力

製品データシート Rev. 2 — 2011 年 1 月 28 日

4 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

3. オーダー関連情報

[1] UJA1078ATW/5V0xx バージョンには 5 V レギュレータが（V1）、 UJA1078ATW/3V3xx バージョンには 3.3 V レギュレータ（V1）が、

WD バージョンにはウォッチドッグがそれぞれ含まれています。

4. ブロック図

表 1. オーダー関連情報

タイプ

[1]

パッケージ

名称説明バージョン

UJA1078ATW/5V0/WD HTSSOP32

プラスチック熱強化薄型シュリンクスモールアウトラインパッ

ケージ、 32 リード、ボディ幅 6.1 mm、リードピッチ0.65mm、

露出型ダイパッド

SOT549-1

UJA1078ATW/3V3/WD

UJA1078ATW/5V0

UJA1078ATW/3V3

図 1. ブロック図

SYSTEM

CONTROLLER

LIN1

BAT

V1

UV

UJA1078A

SDI

HS-CAN

SCK

SCSN

SDO

WAKE2

WAKE1

EN

WDOFF

LIN1

RXDL1

TXDL1

LIN2

RXDL2

TXDL2

DLIN

BAT

LIMP

SPLIT

RXDC

TXDC

CANL

CANH

V2

OSC

TEMP

INTN

RSTN

EXT. PNP

CTRL

VEXCC

VEXCTRL

V2

UV

V2

V1

V2

GND

WAKE

WBIAS

015aaa184

製品データシート Rev. 2 — 2011 年 1 月 28 日

5 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

5. ピンニング情報

5.1 ピンニング

5.2 ピンの説明

図 2. ピン構成

UJA1078A

TXDL2 BAT

RXDL2 VEXCTRL

TXDL1 TEST2

V1 VEXCC

RXDL1 WBIAS

RSTN LIN2

INTN DLIN

EN LIN1

SDI SPLIT

SDO GND

SCK CANL

SCSN CANH

TXDC V2

RXDC WAKE2

TEST1 WAKE1

WDOFF LIMP

015aaa185

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

18

17

20

19

22

21

24

23

26

25

32

31

30

29

28

27

表 2. ピンの説明

シンボルピン説明

TXDL2 1 LIN2 送信データ入力

RXDL2 2 LIN2 受信データ出力

TXDL1 3 LIN1 送信データ入力

V1 4 マイクロコントローラ用電圧レギュレータ出力（SBC バージョンにより

5 V または 3.3 V ）

RXDL1 5 LIN1 受信データ出力

RSTN 6 マイクロコントローラとの入出力リセット

INTN 7 マイクロコントローラへの割り込み出力

EN 8 出力有効化

SDI 9 SPI データ入力

SDO 10 SPI データ出力

SCK 11 SPI クロック入力

SCSN 12 SPI チップ選択入力

TXDC 13 CAN 送信データ入力

RXDC 14 CAN 受信データ出力

TEST1 15 テストピン－ピンはグランドに接続

WDOFF 16 WDOFF ピン－ウォッチドッグをオフ

LIMP 17 リンプホーム出力

WAKE1 18 ローカルウェイクアップ入力 1

WAKE2 19 ローカルウェイクアップ入力 2

V2 20 CAN 用 5 V 電圧レギュレータ出力

製品データシート Rev. 2 — 2011 年 1 月 28 日

6 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

パッケージ下部の露出したダイパッドによって、PCB を通じて SBC からの熱放散効率が

高まります。露出したダイパッドは、 IC 上のどのアクティブ部分にも接続されていませ

ん。フロート状態のままにしておくか、 GND に接続することができます。

6. 機能説明

UJA1078A は、高速 CAN トランシーバ x 1、 LIN トランシーバ x 2、電圧レギュレータ x

2、ウォッチドッグ x 1 のすべての機能を 1 つの専用チップで提供し、 ECU のパワーアッ

プ / ダウン機能をサポートすると共に、高度なシステム信頼性を実現しています。また、

この SBC （システムベースチップ）はバスの活動によるウェイクアップ、周期的ウェイ

クアップ、外部スイッチの有効化によるウェイクアップのオプションに加え、ウェイク

アップスイッチのパルステスト用に定期的なコントロールシグナルを提供することで、た

とえスタンバイモードでウェイクアップスイッチが閉じていても、低電流で動作します。

すべてのトランシーバは、バス構成で高い柔軟性を提供できるように最適化されています

が、特に高速 CAN トランシーバはリンギング（バス反射）を低減できるように最適化さ

れています。

主電圧レギュレータの V1 は、 ECU のマイクロコントローラ、周辺装置、追加の外部ト

ランシーバへの電力供給用にデザインされています。熱分布向上のために外部 PNP トラ

ンジスタを付加することもできます。 V2 は、統合された高速 CAN トランシーバに電力

を供給します。ウォッチドッグはオンチップオシレータによって直接クロッキングし、

ウィンドウモード、タイムアウトモード、オフモードで動作します。

6.1 システムコントローラ

6.1.1 概要

システムコントローラはレジスタの構成を管理し、 SBC の内部機能を制御します。また、

このコントローラはデバイスのステータス情報を収集してマイクロコントローラに提供

すると共に、リセットシグナルと割り込みシグナルも提供します。

このシステムコントローラはステートマシンです。 SBC の動作モードおよび各モード間

の移行のトリガーを下図（図

3）に示しますこれらのモードの詳細は後述します。

CANH 21 CANH バスライン

CANL 22 CANL バスライン

GND 23 グランド

SPLIT 24 CAN バスコモンモード安定出力

LIN1 25 LIN1 バスライン

DLIN 26 LIN 終端抵抗器接続

LIN2 27 LIN2 バスライン

WBIAS 28 外部ウェイクバイアストランジスタ用コントロールピン

VEXCC 29 外部 PNP トランジスタの電流測定－外部 PNP トランジスタのコレクタ

に接続

TEST2 30 テストピン－ピンはグランドに接続

VEXCTRL 31 外部 PNP トランジスタのコントロールピン－外部 PNP トランジスタの

ベースに接続

BAT 32 SBC へのバッテリー電源

表 2. ピンの説明

…

続き

シンボルピン説明

製品データシート Rev. 2 — 2011 年 1 月 28 日

7 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

6.1.2 オフモード

バッテリーからの供給電力がパワーオフ検出しきい値（V

th(det)poff

）を下回ると、SBC が

どのモードであってもオフモードに切り替わります。オフモードでは、電圧レギュレータ

はオフとなり、バスシステムは高抵抗状態になります。 CAN バスピンはフロート状態と

なります。

図 3. UJA1078A システムコントローラ

V1: ON

V2: OFF

CAN/LIN: Lowpower/Off

watchdog: Timeout/Off

MC = 00

Standby

watchdog

trigger

V1: ON

V2: ON/OFF

CAN/LIN: Active/Lowpower

watchdog: Window/

Timeout/Off

MC = 1x

Normal

V1: OFF

V2: OFF

CAN/LIN: Lowpower/Off

watchdog: OFF

RSTN: LOW

MC = 01

Sleep

successful

watchdog

trigger

watchdog overflow or

V1 undervoltage

V1: OFF

V2: OFF

CAN/LIN: Off and

high resistance

watchdog: OFF

INTN: HIGH

Off

V

BAT

below

power-on threshold V

th(det)pon

V

BAT

below

power-off threshold V

th(det)poff

(from all modes)

V1: OFF

V2: OFF

limp home = LOW (active)

CAN/LIN: Off and

high resistance

watchdog: OFF

Overtemp

from Standby or Normal

chip temperature above

OTP activation threshold T

th(act)otp

chip temperature below

OTP release threshold T

th(rel)otp

V

BAT

above

power-on threshold V

th(det)pon

MC = 01 and

INTN = HIGH and

one wake-up enabled and

no wake-up pending

wake-up event if enabled

MC = 01 and

INTN = HIGH and

one wake-up enabled and

no wake-up pending

reset event or

MC = 00

MC = 10 or MC = 11

015aaa073

製品データシート Rev. 2 — 2011 年 1 月 28 日

8 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

バッテリーからの供給電力がパワーオン検出しきい値（V

th(det)on

）を上回ると同時に SBC

はスタンバイモードに切り替わり、システムリセットが実行されます（リセットパルス幅

は t

w(rst)

、 Long または Short。 6.5.1 章および表 11 参照）。

6.1.3 スタンバイモード

SBC がスタンバイモードに切り替わる条件は次のとおりです。

• オフモードから－ V

BAT

がパワーオン検出しきい値（V

th(det)on

）を上回ったとき

• スリープモードから－ CAN、 LIN、ローカルウェイクアップイベントのいずれかが

発生したとき

• 過熱モードから－チップの温度が過熱保護リリースしきい値 T

th(rel)otp

を下回ったと

き

• 通常モードから－ MC ビットが「00」に設定されるか、システムリセットが実行さ

れたとき（6.5

章参照）

スタンバイモードでは、V1 がスイッチオンになります。CAN および LIN の各トランシー

バは、バスウェイクアップ検出がオンの低電力状態（低電力モード、

STBCC/STBCL1/STBCL2 = 1、表

6 参照）となるか、完全にスイッチオフの状態になり

ます（オフモード、 STBCx = 0、 6.7.1

章 /6.8.1章参照）。ウォッチドッグは、 WDOFF ピ

ンの状態および WD_and_Status レジスタのウォッチドッグモード・コントロールビット

（WMC）の設定に基づいて、タイムアウトモードかオフモードのいずれかで実行できます

（表

4）。

SBC がスタンバイモードを終了する条件は次のとおりです。

• MC ビットが「10」（V2 オフ）または「11」（V2 オン）に設定され、通常モードが選

択されたとき

• MC ビットが「01」に設定され、スリープモードが選択されたとき

• チップの温度が過熱保護（ OTP: OverTemperature Protection）有効化しきい値 T

th(act)otp

を上回り、 SBC が過熱モードになったとき

6.1.4 通常モード

Mode_Control レジスタ（表 5）のMC ビットを「10」（V2 オフ）または「11」（V2 オン）

に設定すると、通常モードが選択されます。

通常モードでは、 CAN 物理層がオンになるか（アクティブモード、 STBCC = 0、表

6 参

照）、バスウェイクアップ検出がオンで低電力状態（低電力モード、 STBCC = 1）になり

ます。

また、 LIN 物理層（LIN1、 LIN2）はオンになるか（アクティブモード、STBCL1/STBCL2

= 0、表 6 参照）、バスウェイクアップ検出がオンで低電力状態（低電力モード、

STBCL1/STBCL2 = 1）になります。

SBC が通常モードを終了する条件は次のとおりです。

• MC ビットが「00」に設定され、スタンバイモードが選択されたとき

• MC ビットが「01」に設定され、スリープモードが選択されたとき

• システムリセットが生成されたとき（6.1.3 章参照－ SBC はスタンバイモードに切

替わり）

• チップの温度が過熱保護有効化しきい値 T

th(act)otp

を上回り、 SBC が過熱モードに切

り替わったとき

製品データシート Rev. 2 — 2011 年 1 月 28 日

9 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

6.1.5 スリープモード

Mode_Control レジスタ（表 5）のMC ビットを「01」に設定することで、スタンバイモー

ドまたは通常モードからスリープモードを選択できます。スリープモードに切り替わる

と、保留中の割り込みやウェイクアップイベントがなくなり（ピン INTN = HIGH）、少な

くとも1 つのウェイクアップソースが有効化されます（CAN、 LIN、 WAKE のいずれか）。

いずれの条件にも一致しない状況でスリープモードにしようとした場合、ショートリセッ

トとなります（最小3.6 ms パルス幅、 6.5.1

章および表 11 を参照）。

スリープモードではV1 と V2 はオフで、バストランシーバのスイッチもオフになるか（オ

フモード、 STBCx = 0、表

6 を参照）低電力状態になり（低電力モード、 STBCx = 1）、

バスウェイクアップ検出はオンとなります（6.7.1

章 /6.8.1 章参照）。ウォッチドッグはオ

フに、またリセットピンはLOW になります。

CAN、 LIN、ローカルウェイクアップイベントのいずれかによって、 SBC はスリープモー

ドからスタンバイモードに切り替わり、システムリセットが生成されます（ショートまた

はロング、 6.5.1 章参照）。モードコントロールビット（MC）の値は「00」に変わり、V1

がオンになります。

6.1.6 過熱モード

チップの温度が過熱保護有効化（OTP）しきい値T

th(act)otp

を超えると、 SBC は通常モー

ドまたはスタンバイモードから過熱モードに切り替わります。

過熱モードでは、電圧レギュレータはオフとなり、バスシステムは高抵抗状態になりま

す。また SBC が過熱モードになると RSTN ピンが LOW になり、リンプホームコント

ロールビット LHC は LIMP ピンが LOW になるように設定されます。

チップの温度が過熱時シャットダウンしきい値のヒステリシスレベルを下回ると、 SBC

の過熱モードは終了します。過熱モードの終了後、 SBC はスタンバイモードに切り替わ

り、システムリセットが生成されます（リセットパルス幅t

w(rst)

、ロングまたはショート、

6.5.1

章 / 表 11 参照）。

6.2 SPI （シリアルペリフェラル・インターフェース）

6.2.1 概要

SPI （シリアルペリフェラル・インターフェース）は、マイクロコントローラとの通信リ

ンクを提供し、マルチスレーブ環境をサポートします。SPI は全二重データ転送用に設定

されているので、新しいコントロールデータが入るとそのステータス情報が返されます。

このインターフェースには読取専用アクセスのオプションもあるので、レジスタのコンテ

ンツを変更する必要なしに、アプリケーションからレジスタを読み返すことができます。

SPI は、 4 つのインタフェースシグナルを使用して同期化とデータ伝送を行います。

• SCSN: SPI チップ選択－アクティブ LOW

• SCK: SPI クロック－低電力コンセプトにより、デフォルトレベルは LOW

• SDI: SPI データ入力

• SDO: SPI データ出力－ SCSN ピンがHIGH の場合、フロート

クロックの立下りエッジでビットサンプリングが実行され、データは立上りクロックエッ

ジにシフトします（図

4）。

製品データシート Rev. 2 — 2011 年 1 月 28 日

10 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

6.2.2 レジスタマップ

メッセージヘッダーの最初の 3 ビット（A2、 A1、 A0）はレジスタアドレスを定義し、 4

番目のビット（RO）は読取/ 書込みまたは読取専用として選択レジスタを定義します。

図 4. SPI タイミングプロトコル

SCSN

SCK

01

sampled

floating floating

015aaa205

X

MSB 14 13 12 01 LSB

X

SDI

SDO

02 03 04 15 16

表 3. レジスタマップ

アドレスビット 15、 14、 13 書込みアクセスビット 12 = 0 読取 / 書込みアクセスビット 11... 0

000 0 = 読取 / 書込み、1 = 読取専用 WD_and_Status レジスタ

001 0 = 読取 / 書込み、1 = 読取専用 Mode_Control レジスタ

010 0 = 読取 / 書込み、1 = 読取専用 Int_Control レジスタ

011 0 = 読取 / 書込み、1 = 読取専用 Int_Status レジスタ

製品データシート Rev. 2 — 2011 年 1 月 28 日

11 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

6.2.3 WD_and_Status レジスタ

[1] リセット後、ビットはデフォルト値（100）に設定されます。

表 4. WD_and_Status レジスタ

ビットシンボルアクセスパワーオン

デフォルト

説明

15:13 A2, A1, A0 R 000 レジスタアドレス

12 RO R/W 0 アクセスステータス

0: レジスタを読取 / 書込みに設定

1: レジスタを読取専用に設定

11 WMC R/W 0 ウォッチドッグモード・コントロール

0: 通常モード－ウォッチドッグはウィンドウモード。スタンバイモード－

ウォッチドッグはタイムアウトモード

1: 通常モード－ウォッチドッグはタイムアウトモード。スタンバイモード

－ウォッチドッグはオフモード

10:8 NWP

[1]

R/W 100 公称ウォッチドッグ期間

000: 8 ms

001: 16 ms

010: 32 ms

011: 64 ms

100: 128 ms

101: 256 ms

110: 1024 ms

111: 4096 ms

7WOS/SWRR/W- ウォッチドッグ・オフステータス / ソフトウェアリセット

0: WDOFF ピンは LOW、ウォッチドッグモードはWMC ビットが定義

1: WDOFF ピンが HIGH でウォッチドッグはオフになり、ソフトウェアリ

セット

6V1S R - V1ステータス

0: V1 出力電圧が低電圧回復しきい値の 90 % 以上（V

uvr

; －表 10 参照）

1: V1 出力電圧が低電圧検出しきい値の 90 % 未満（V

uvd

; －表 10 参照）

5V2S R - V2ステータス

0: V2 出力電圧が低電圧リリースしきい値以上（V

uvr

; －表 10 参照）

1: V2 出力電圧が低電圧検出しきい値未満（V

uvd

; －表 10 参照）

4WLS1 R - ウェイクアップ 1 ステータス

0: WAKE1 入力電圧がスイッチングしきい値未満（V

th(sw)

）

1: WAKE1 入力電圧がスイッチングしきい値以上（V

th(sw)

）

3WLS2 R - ウェイクアップ 2 ステータス

0: WAKE2 入力電圧がスイッチングしきい値未満（V

th(sw)

）

1: WAKE2 入力電圧がスイッチングしきい値以上（V

th(sw)

）

2:0 reserved R 000

製品データシート Rev. 2 — 2011 年 1 月 28 日

12 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

6.2.4 Mode_Control レジスタ

[1] リセット後、ビット LHWC は「1」に設定

[2] リセット前にLHWC が「1」に設定されている場合、リセット後にビット LHC は「1」に設定

表 5. Mode_Control レジスタ

ビットシンボルアクセスパワーオン

デフォルト

説明

15:13 A2, A1, A0 R 001 レジスタアドレス

12 RO R/W 0 アクセスステータス

0: レジスタを読取 / 書込みに設定

1: レジスタを読取専用に設定

11:10 MC R/W 00 モードコントロール

00: スタンバイモード

01: スリープモード

10: 通常モード、 V2 オフ

11: 通常モード、 V2 オン

9LHWC

[1]

R/W 1 リンプホーム警告コントロール

0: リンプホーム警告なし

1: リンプホーム警告を設定－次のリセットによって LIMP 出力がオン

8LHC

[2]

R/W 0 リンプホームコントロール

0: LIMP ピンをフロートに設定

1: LIMP ピンを LOW

7 ENC R/W 0 コントロール有効化

0: EN ピンを LOW

1: EN ピンを HIGH （通常モード）

6LSC R/W0 LINスロープコントロール

0: 通常スロープ、 20 kbit/s

1: 低スロープ、 10.4 kbit/s

5WBCR/W0 ウェイクバイアス・コントロール

0: WSEn = 0 のとき、 WBIAS ピンはフロート、 WSEn = 1 のとき、16 ms サ

ンプリング

1: WSEn = 0 のとき、 WBIAS ピンは LOW、 WSEn = 1 のとき、 64 ms サン

プリング

4 PDC R/W 0 配電コントロー

0: 外部 PNP トランジスタ有効化の V1 しきい値電流、負荷電流上昇、

I

th(act)PNP

= 85 mA、外部PNP トランジスタ無効化の V1 しきい値電流、負

荷電流減少、 I

th(deact)PNP

= 50 mA、図 7 参照

1: 外部 PNP トランジスタ有効化の V1 しきい値電流、負荷電流上昇、

I

th(act)PNP

= 50 mA、外部PNP トランジスタ無効化の V1 しきい値電流、負

荷電流減少、 I

th(deact)PNP

= 15 mA、図 7 参照

3:0 reserved R 0000

製品データシート Rev. 2 — 2011 年 1 月 28 日

13 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

6.2.5 Int_Control レジスタ

表 6. Int_Control レジスタ

ビットシンボルアクセスパワーオン

デフォルト

説明

15:13 A2, A1, A0 R 010 レジスタアドレス

12 RO R/W 0 アクセスステータス

0: レジスタを読取 / 書込みに設定

1: レジスタを読取専用に設定

11 V1UIE R/W 0 V1 低電圧割り込みオン

0: V1 低電圧警告割り込みのリクエスト不可

1: V1 低電圧警告割り込みのリクエスト可能

10 V2UIE R/W 0 V2 低電圧割り込みオン

0: V2 低電圧警告割り込みのリクエスト不可

1: V2 低電圧警告割り込みのリクエスト可能

9 STBCL1 R/W 0 LIN1 スタンバイコントロール

0: SBC が通常モード (MC = 1x) のとき :

LIN1 はアクティブモード。 V

BAT

の値に関係なくウェイクアップフラグ

（RXDL1 で確認可能）はクリア。

SBC がスタンバイ / スリープモード (MC = 0x) のとき :

LIN1 はオフモード。バスウェイクアップ検出はオフ。 LIN1 ウェイクアッ

プ割り込みはリクエスト不可

1: LIN1 は低電力モードで、 SBC モードに関係なく（MC = xx）、バスウェイ

クアップ検出はオン。 LIN1 ウェイクアップ割り込みはリクエスト可能。

8 STBCL2 R/W 0 LIN2 スタンバイコントロール

0: SBC が通常モード (MC = 1x) のとき :

LIN2 はアクティブモード。 V

BAT

の値に関係なくウェイクアップフラグ

（RXDL2 で確認可能）はクリア。

SBC がスタンバイ / スリープモード (MC = 0x) のとき :

LIN2 はオフモード。バスウェイクアップ検出はオフ。 LIN2 ウェイクアッ

プ割り込みはリクエスト不可。

1: LIN2 は低電力モードで、 SBC モードに関係なく（MC = xx）、バスウェイ

クアップ検出はオン。 LIN2 ウェイクアップ割り込みはリクエスト可能。

7:6 WIC1 R/W 00 ウェイクアップ割り込み1 コントロール

00: ウェイクアップ割り込み1 オフ

01: 立上りエッジでウェイクアップ割り込み1

10: 立下りエッジでウェイクアップ割り込み1

11: 両方のエッジでウェイクアップ割り込み 1

5:4 WIC2 R/W 00 ウェイクアップ割り込み2 コントロール

00: ウェイクアップ割り込み2 オフ

01: 立上りエッジでウェイクアップ割り込み2

10: 立下りエッジでウェイクアップ割り込み2

11: 両方のエッジでウェイクアップ割り込み 2

製品データシート Rev. 2 — 2011 年 1 月 28 日

14 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

3 STBCC R/W 0 CAN スタンバイコントロール

0: SBC が通常モード (MC = 1x) のとき :

CAN はアクティブモード。 V2 出力電圧に関係なくウェイクアップフラグ

（RXDC で確認可能）はクリア。

SBC がスタンバイ / スリープモード (MC = 0x) のとき :

CAN はオフモード。バスウェイクアップ検出はオフ。 CAN ウェイクアッ

プ割り込みはリクエスト不可。

1: CAN は低電力モードで、 SBC モードに関係なく（MC = xx）、バスウェイ

クアップ検出はオン。 CAN ウェイクアップ割り込みはリクエスト可能。

2RTHCR/W0 リセットしきい値コントロール

0: リセットしきい値はV1 低電圧検出電圧の 90 % に設定（V

uvd

、表 10 参照）

1: リセットしきい値はV1 低電圧検出電圧の 70 % に設定（V

uvd

、表 10 参照）

1 WSE1 R/W 0 WAKE1 サンプルオン

0: 継続的にサンプリング

1: WAKE1 のサンプリングを WBIAS と同期化（サンプルレートは WBC が

コントロール）

0 WSE2 R/W 0 WAKE2 サンプルオン

0: 継続的にサンプリング

1: WAKE2 のサンプリングを WBIAS と同期化（サンプルレートは WBC が

コントロール）

表 6. Int_Control レジスタ

ビットシンボルアクセスパワーオン

デフォルト

説明

製品データシート Rev. 2 — 2011 年 1 月 28 日

15 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

6.2.6 Int_Status レジスタ

[1] 割り込みは、 Int_Status レジスタの適切なビットに「1」を書き込むことでクリアできます。

6.3 オンチップオシレータ

オンチップオシレータは、オンチップウォッチドッグと内部タイマーにタイミングリファ

レンスを提供します。オンチップオシレータには、 V

BAT

に接続されている内部電源から

電力が供給されます（V1/V2 からは独立）。

表 7. Int_Status レジスタ

[1]

ビットシンボルアクセスパワーオン

デフォルト

説明

15:13 A2, A1, A0 R 011 レジスタアドレス

12 RO R/W 0 アクセスステータス

0: レジスタを読取 / 書込みに設定

1: レジスタを読取専用に設定

11 V1UI R/W 0 V1 低電圧割り込み

0: V1 低電圧警告割り込み保留なし

1: V1 低電圧警告割り込み保留

10 V2UI R/W 0 V2 低電圧割り込み

0: V2 低電圧警告割り込み保留なし

1: V2 低電圧警告割り込み保留

9 LWI1 R/W 0 LIN ウェイクアップ割り込み1

0: LIN1 ウェイクアップ割り込み保留なし

1: LIN1 ウェイクアップ割り込み保留

8 LWI2 R/W 0 LIN ウェイクアップ割り込み2

0: LIN2 ウェイクアップ割り込み保留なし

1: LIN2 ウェイクアップ割り込み保留

7CI R/W0 周期的割り込み

0: 周期的割り込み保留なし

1: 周期的割り込み保留

6WI1 R/W0 ウェイクアップ割り込み 1

0: ウェイクアップ割り込み1 保留なし

1: ウェイクアップ割り込み1 保留

5POSIR/W1 パワーオンステータス割り込み

0: パワーオン割り込み保留なし

1: パワーオン割り込み保留

4WI2 R/W0 ウェイクアップ割り込み2

0: ウェイクアップ割り込み2 保留なし

1: ウェイクアップ割り込み2 保留

3 CWI R/W 0 CAN ウェイクアップ割り込み

0: CAN ウェイクアップ割り込み保留なし

1: CAN ウェイクアップ割り込み保留

2:0 reserved R 000

製品データシート Rev. 2 — 2011 年 1 月 28 日

16 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

6.4 ウォッチドッグ（UJA1078A/xx/WD バージョン）

ウォッチドッグには、ウィンドウ、タイムアウト、オフの3 つのモードがあります。ウォッ

チドッグ期間は、 WD_and_Status レジスタの NWP コントロールビットでプログラムし

ます（表

4 参照）。デフォルトのウォッチドッグ期間は 128 ms です。

WD_and_Status レジスタへのすべての書込みアクセスがウォッチドッグ・トリガーイベ

ントになり、トリガーによってウォッチドッグのタイマーはリセットされます。

ウィンドウモードでは、クローズドのウォッチドッグウィンドウ（すなわち t

trig(wd)1

トが生成されます。タイムアウトモードまたはウィンドウモードの前、もしくはオープン

なウォッチドッグウィンドウ（t

trig(wd)1

の後、 t

trig(wd)2

の前）内でウォッチドッグタイムが

オーバーフローする前にウォッチドッグがトリガーされると、タイマーはすぐに再スター

トします。

システムは、下記のウォッチドッグイベントによってすぐにリセットされます。

• ウィンドウモードでウォッチドッグがオーバーフローした場合

• ウィンドウモードでウォッチドッグ期間の前半にウォッチドッグがトリガーされた

場合

• タイムアウトモードで、周期的割り込み（CI）が保留中にウォッチドッグがオーバー

フローした場合

• WDOFF ピンの状態が通常モードまたはスタンバイモードに切り替わった場合

• ウォッチドッグモード・コントロールビット（WMC）の状態が通常モードに切り替

わった場合

ウォッチドッグリセットの後（ショートリセット、 6.5.1

章 / 表 11 参照）、デフォルトの

ウォッチドッグ期間が選択されます（NWP = 100）。ウォッチドッグは、 WDOFF ピンを

HIGH にすることで完全にオフにできます。また、スタンバイモードで WMC ビットを

「1」に設定することでもオフにできます。WMC の設定でウォッチドッグをオフにした場

合、保留中の割り込みによって再度オンになります。

保留中の割り込みがある場合、スタンバイモードで WMC ビットの状態を変更することは

できません。割り込みが保留中に WMC を変更しようとしても、すべて無視されます。

6.4.1 ウォッチドッグ－ウィンドウモード時の挙動

ウィンドウモードのとき、ウォッチドッグは継続的に実行されます。

ウォッチドッグがオーバーフローするか、ウォッチドッグ期間の前半でトリガーが発生し

た場合（ウォッチドッグ期間開始後、 t

trig(wd)1

より前）、システムリセットが実行されま

す。ウォッチドッグ期間の開始後、t

trig(wd)2

内にトリガーが発生しない場合、ウォッチドッ

グはオーバーフローします。

ウォッチドッグ期間の後半にトリガーが発生した場合（ウォッチドッグ期間開始後、最短

t

trig(wd)1

で、 t

trig(wd)2

より前）、ウォッチドッグはリセットされます。

WDOFF ピンが LOW、 SBC が通常モード、ウォッチドッグモード・コントロールビット

（WMC）が「0」に設定されているとき、ウォッチドッグはウィンドウモードです。

製品データシート Rev. 2 — 2011 年 1 月 28 日

17 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

6.4.2 ウォッチドッグ－タイムアウトモード時の挙動

タイムアウトモードのとき、ウォッチドッグは継続的に実行されます。ただし、ウォッチ

ドッグトリガーによっていつでもリセットできます。ウォッチドッグがオーバーフローす

ると、 CI （周期的割り込み）ビットが設定されます。 CI がすでに保留中の場合は、シス

テムリセットが実行されます。

WDOFF ピンが LOW であると同時に下記の条件において、ウォッチドッグはタイムアウ

トモードです。

• SBC がスタンバイモードでビット WMC = 0 の場合、または

• SBC が通常モードでビット WMC = 1の場合

6.4.3 ウォッチドッグ－オフモード時の挙動

オフモード時、ウォッチドッグは無効化の状態となります。

下記の条件において、ウォッチドッグはオフモードです。

• SBC がオフ、過熱、スリープのいずれかのモードの場合

• SBC がスタンバイモードでビット WMC = 1 の場合

• SBC がいずれかのモードで、 WDOFF ピンがHIGH の場合

6.5 システムリセット

下記のイベントによって、 SBC でシステムリセットが実行されます。

• V1 低電圧（リセットパルス長は、 RSTN ピンで外部プルアップレジスタによって指

定）

• 外部リセット（RSTN ピンを強制的に LOW）

• ウォッチドッグオーバーフロー（ウィンドウモード）

• ウォッチドッグオーバーフロー（タイムアウトモード、 CI 保留中）

• ウォッチドッグのトリガーが早すぎた場合（ウィンドウモード）

• WMC 値が変更された場合（通常モード）

• WDOFF ピンの状態が変更された場合

• INTN ピンがLOW で、 SBC がスリープモードに切り替わった場合（MC は「01」、表

5 参照）

• STBCC = STBCL1 = STBCL2 = WIC1 = WIC2 = 0 で、 SBC がスリープモードに切り

替わった場合（MC は「01」、表

5 参照）

• ウェイクアップが保留中で、 SBC がスリープモードに切り替わった場合（MC は

「01」、表

5 参照）

• ソフトウェアリセット（SWR = 1）

• SBC の過熱モードが終了した場合（リセットパルス長は、RSTN ピンで外部プルアッ

プレジスタによって指定）

タイムアウトモードで CI がまだ保留になっていないとき、ウォッチドッグオーバーフ

ローによって CI がリクエストされます。

UJA1078A は、リセットイベントの処理に 3 つのシグナルを提供します。

• RSTN ピン入出力－グローバル ECU システムリセットの実行または外部リセット

の強制実行

• EN ピン、フェールセーフ・グローバル有効化出力

• リンプピン、フェールセーフ・リンプホーム出力

製品データシート Rev. 2 — 2011 年 1 月 28 日

18 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

6.5.1 RSTN ピン

マイクロコントローラによって最低 t

fltr

の間 RSTN ピンが LOW となった場合、これをト

リガーイベントとしてシステムリセットが実行されます（外部リセット）。システムリセッ

トが内部的なトリガーで実行された場合、 SBC によって RSTN ピンでリセットパルスが

出力されます。

システムリセットが V1 低電圧イベント（6.6.2 章参照）または SBC のオフモードの終了

（V

BAT

> V

th(det)pon

）か過熱モードの終了（温度 < T

th(rel)otp

）によって生成された場合、リ

セットパルス幅（t

w(rst)

）を選択できます（ショートまたはロング）。RSTN ピンと V1 ピ

ンの間で 900  10 % レジスタを接続するとリセットパルスはショートが選択され、接

続されていない場合はロングが選択されます（表

11 参照）。

それ以外のすべての場合（ウォッチドッグに関係するリセットイベントなど）、リセット

パルス幅はショートになります。

6.5.2 EN 出力

EN ピンは、外部ハードウェアのコントロールに使用するか（パワーコンポーネントな

ど）、システムが正常に実行されている際の汎用出力として使用することができます。

通常モードおよびスタンバイモードのとき、マイクロコントローラは SPI インターフェー

スを通じて EN コントロールビット（Mode_Control レジスタの ENC ビット、表

5 参照）

を設定できます。 ENC = 1 で MC = 10 または 11 のとき、 EN ピンは HIGH です。 EN ピ

ンは、リセットイベントによって LOW になります。 EN ピンの挙動は、表

5 を参照して

ください。

6.5.3 LIMP 出力

LIMP ピンは、ECU での障害発生時にいわゆる「リンプホーム（非常時回避）」ハードウェ

アを有効化するために使用します。検出可能な障害状況には、SBC 過熱イベント、ウォッ

チドッグサービスの損失、ピン RSTN または V1 の LOW での固定化、ユーザーによるリ

セットイベントまたは外部リセットイベントなどがあります。

LIMP ピンは、バッテリーに関連する、アクティブ LOW のオープンドレイン出力です。

システムリセットによって、リンプホーム警告コントロールビット（Mode_Control レジ

スタのLHWC ビット、表

5 参照）が設定されます。システムリセットの生成時に LHWC

がすでに設定されている場合は LHC ビットが設定され、LIMP ピンが強制的に LOW にな

ります。通常動作時に LIMP 出力が有効化されないようにするため、アプリケーションで

は各リセットイベントの後に LHWC をクリアする必要があります。

過熱モードでは常に LHC ビットが設定されるので、 LIMP 出力も常にアクティブとなり

ます。アプリケーションが LIMP 出力の原因となったイベントから回復した場合、LHC を

クリアし、 LIMP 出力を無効化できます。

図 5. EN ピンの挙動

RSTN

EN

ENC

mode

STANDBY NORMAL STANDBY

015aaa074

製品データシート Rev. 2 — 2011 年 1 月 28 日

19 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

6.6 電源

6.6.1 バッテリーピン（BAT）

SBC には、単一の電源ピン BAT が含まれています。デバイスを負電圧から保護するため

に、直列で外部ダイオードが必要となります。動作範囲は 4.5 V ～ 28 V で、最大 40 V ま

でサポートできます。

BAT ピンの電圧がパワーオフ検出しきい値（V

th(det)poff

）を下回った場合、 SBC は即座に

オフモードに切り替わるので、電圧レギュレータと内部ロジックがシャットダウンされま

す。電圧がパワーオン検出しきい値を超えると、 SBC はオフモードからスタンバイモー

ドに切り替わります。オフモードが終了すると、 Int_Status レジスタのビットが「1」に

設定されます。

6.6.2 電圧レギュレータ V1

電圧レギュレータ V1 は、マイクロコントローラ、その周辺装置、追加トランシーバへの

供給を目的としています。 V1 は BAT ピンから供給され、 UJA1078A のバージョンによっ

て 3.3 V または 5 V で最大 250 mA を提供します。

外気温度が高い場合や平均電流が高い場合にデバイスが過熱することを防ぐため、外部

PNP トランジスタを接続できます（図 6）。この構成では、電力損失は SBC と PNP トラ

ンジスタ間で配分されます。電力損失の配分は、 Mode_Control レジスタ（表

5）のPDC

ビットによって規定されます。 PDC = 0 の場合、 T

vj

= 150 ×C で負荷電流が 85 mA に達

すると（PDC = 1 の場合は 50 mA）、 PNP トランジスタが有効化されます。このトランジ

スタが追加の負荷電流を供給している間、 V1 は 85 mA を継続的に供給します（図

7/ 図

8 参照）。

図 6. 外部 PNP トランジスタコントロール回路

UJA1078A

VEXCTRL

V1

VEXCC

015aaa186

BAT

battery

製品データシート Rev. 2 — 2011 年 1 月 28 日

20 of 50

NXP Semiconductors

UJA1078A

高速 CAN/ デュアル LIN コアシステムベースチップ

上図（図 7）は、V1 および PNP トランジスタがPDC = 0 のときにどのように 250 mA の

低速ランプ負荷電流を供給するのかを示しています。追加の負荷電流が必要な場合は、

PNP トランジスタが供給します（トランジスタの上限電流まで）。負荷電流が上昇を続け

た場合、 I

V1

は指定した PDC しきい値を超えます（最大250 mA）。

高速ランプ負荷電流の場合、 V1 は PNP トランジスタがオンになるまで、必要な負荷電

流を供給します（最大 250 mA）。トランジスタがオンになると V1 は 85 mA （PDC = 0）

を供給し、トランジスタによって負荷電流のバランスが取られます（図

8 参照）。

ショート回路保護のため、 V1 ピンと VEXCC ピンの間にレジスタを接続し、電流を監視

する必要があります。このレジスタによって、外部トランジスタからの供給電流が制限さ

れます。V1 ピンと VEXCC ピンの間の電圧差異が V

th(act)Ilim

に達すると、PNP 電流によっ

て有効化しきい値電圧が制限され、トランジスタ電流はそれ以上上昇しません。

図 7. V1 および PNP 電流－低速ランプ負荷電流 250 mA （PDC = 0）

図 8. V1 および PNP 電流－高速ランプ負荷電流 250 mA （PDC = 0）

015aaa111

250 mA

85 mA

50 mA

load

current

215 mA

165 mA

PNP

current

I

V1

I

th(act)PNP

= 85 mA

(PDC = 0)

I

th(deact)PNP

= 50 mA

(PDC = 0)

load

current

250 mA

−165 mA

0 mA

I

V1

165 mA

250 mA

PNP

current

015aaa075

I

th(act)PNP

= 85 mA

(PDC = 0)

ページが読み込まれています...

NXP UJA1078ATW データシート

NXP UJA1078ATW データシート

関連論文

その他のドキュメント