AKM AK4377ECB 仕様

[AK4377]

018001737-J-00 2018/02

- 1 -

1. 概要

AK4377はVELVET SOUND

TM

テクノロジーを採用し、グランド基準ヘッドフォンアンプを内蔵した、32

ビットステレオアドバンストオーディオDACです。4種類の32ビットディジタルフィルタを内蔵し、低

歪特性に加えて、広いダイナミックレンジを実現しています。ディジタル入力は最大768 kHzのPCM入

力に加えてDSD256までのDSD入力に対応。パッケージには36-pin CSPを採用し実装基板の省スペース

化に貢献いたします。

2. 特長

1. 高音質ステレオアドバンスド32-bit DAC

- 4種類のディジタルフィルタによる音質選択

- 2種類の動作モード選択 (High Performance Mode / Low Power Mode)

2. グランド基準Class-Gステレオヘッドフォンアンプ

- 出力パワー: 60 mW @ 16Ω

- THD+N: 109 dB @ Po = 10 mW, R

L

= 32Ω

106 dB @ Po = 25 mW, R

L

= 32Ω

- S/N: 128 dB

- 出力ノイズレベル: 129 dBV

- アナログボリューム: +4 ~ 20 dB & Mute

- グランドループノイズキャンセル

3. ヘッドフォンアンプ出力: IEC61000-4-2 Level4に準拠したESD耐量

4. ディジタルオーディオインタフェース

- マスタ/スレーブモード

- サンプリング周波数:

スレーブモード: 8 k, 11.025 k, 12 k, 16 k, 22.05 k, 24 k, 32 k, 44.1 k, 48 k, 64 k,

88.2 k, 96 k, 128 k, 176.4 k, 192 k, 256 k, 352.8 k, 384 k, 512 k,

705.6 k, 768 kHz

マスタモード: 8 k, 11.025 k, 12 k, 16 k, 22.05 k, 24 k, 32 k, 44.1 k, 48 k, 64 k,

88.2 k, 96 k, 128 k, 176.4 k, 192 k, 256 k, 352.8 k, 384 kHz

- インタフェースフォーマット: 32/24/16-bit I

2

S/MSB justified

- DSD over PCM (DoP)入力: DSD64, DSD128, DSD256対応

5. パワーマネジメント機能

6. PLL

7. 水晶発振器内蔵

8. μP インタフェース: I

2

C-bus (400 kHz)

9. 動作温度範囲: Ta = 40 ~ 85°C

10. 電源電圧:

 AVDD (DAC, PLL): 1.7 ~ 1.9 V

 CVDD (Headphone Amplifiers, Charge Pump): 1.7 ~ 1.9 V

 LVDD (LDO2 for Digital Core): 1.7 ~ 1.9 V (built-in LDO)

 TVDD (Digital Interface): 1.65 ~ 3.6 V

11. パッケージ: 36-pin CSP (2.893 x 3.082 mm, 0.4 mmピッチ)

High Sound Quality Advanced DAC with HP

AK4377

[AK4377]

018001737-J-00 2018/02

- 2 -

3. 目次

1. 概要 ................................................................................................................................................... 1

2. 特長 ................................................................................................................................................... 1

3. 目次 ................................................................................................................................................... 2

4. ブロック図 ............................................................................................................................................ 4

5. ピン配置と機能説明 .............................................................................................................................. 5

5-1 ピン配置 ......................................................................................................................................... 5

5-2 AK4376Aとのピン機能差異 ........................................................................................................... 6

5-3 機能説明 ......................................................................................................................................... 7

5-4 システム上使用しないピンの処理について .................................................................................. 9

6. 絶対最大定格....................................................................................................................................... 10

7. 推奨動作条件....................................................................................................................................... 10

8. 電気的特性 ........................................................................................................................................... 11

8-1 アナログ特性 ............................................................................................................................... 11

8-2 PLL特性 ........................................................................................................................................ 14

8-3 チャージポンプ&LDO回路パワーアップ時間 .......................................................................... 14

8-4 電源電流 ....................................................................................................................................... 14

8-5 モード別の消費電流..................................................................................................................... 15

8-6 シャープロールオフフィルタ (fs = 44.1 kHz) ............................................................................. 16

8-7 シャープロールオフフィルタ (fs = 96 kHz) ................................................................................ 16

8-8 シャープロールオフフィルタ (fs = 192 kHz) .............................................................................. 17

8-9 スローロールオフフィルタ (fs = 44.1 kHz) ................................................................................. 18

8-10 スローロールオフフィルタ (fs = 96 kHz) .................................................................................. 18

8-11 スローロールオフフィルタ (fs = 192 kHz) ................................................................................ 19

8-12 ショートディレイシャープロールオフフィルタ (fs = 44.1 kHz) .............................................. 20

8-13 ショートディレイシャープロールオフフィルタ (fs = 96 kHz) ................................................. 20

8-14 ショートディレイシャープロールオフフィルタ (fs = 192 kHz) ............................................... 21

8-15 ショートディレイスローロールオフフィルタ (fs = 44.1 kHz) .................................................. 22

8-16 ショートディレイスローロールオフフィルタ (fs = 96 kHz) ..................................................... 22

8-17 ショートディレイスローロールオフフィルタ (fs = 192 kHz) ................................................... 23

8-18 DSDフィルタ特性 ...................................................................................................................... 24

8-19 DC特性 ....................................................................................................................................... 25

8-20 スイッチング特性 ...................................................................................................................... 26

8-21 タイミング図 (システムクロック) ............................................................................................. 28

8-22 タイミング図 (シリアルオーディオインタフェース) ................................................................ 29

8-23 タイミング図 (I

2

C-bus インタフェース) ................................................................................... 30

8-24 タイミング図 (Reset) ................................................................................................................ 30

9. 動作説明 .............................................................................................................................................. 31

9-1 システムクロック ........................................................................................................................ 31

9-2 PLL ............................................................................................................................................... 35

9-3 水晶発振器 ................................................................................................................................... 39

9-4 DACディジタルフィルタ ............................................................................................................. 40

9-5 ディジタルミキシング ................................................................................................................. 40

9-6 ディジタルボリューム ................................................................................................................. 41

9-7 ヘッドフォンアンプ出力 (HPL/HPR pins) .................................................................................. 42

9-8 チャージポンプ & LDO回路 ......................................................................................................... 51

9-9 シリアルオーディオインタフェース ........................................................................................... 52

9-10 電源立ち上げとオペレーションモード ..................................................................................... 56

9-11 シリアルコントロールインタフェース (I

2

C-bus) ...................................................................... 57

9-12 コントロールシーケンス ........................................................................................................... 61

[AK4377]

018001737-J-00 2018/02

- 3 -

9-13 レジスタマップ .......................................................................................................................... 64

9-14 詳細説明 ..................................................................................................................................... 65

10. 外部接続回路例 ................................................................................................................................... 73

10-1 グランドと電源のデカップリング ............................................................................................. 74

10-2 基準電圧 ..................................................................................................................................... 74

10-3 チャージポンプ & LDO回路....................................................................................................... 74

10-4 アナログ出力 ............................................................................................................................. 74

11. パッケージ .......................................................................................................................................... 75

11-1 外形寸法図 ................................................................................................................................. 75

11-2 材質・メッキ仕様 ...................................................................................................................... 75

11-3 マーキング ................................................................................................................................. 76

12. オーダリングガイド ............................................................................................................................ 76

13. 改訂履歴 .............................................................................................................................................. 77

重要な注意事項 ........................................................................................................................................ 77

[AK4377]

018001737-J-00 2018/02

- 4 -

4. ブロック図

LDO2

for Digital Logic

LVDD

VDD12

VSS3

VSS1

CVDD

VSS2

VCOM

AVDD

DACMCLK

PLL

BCLK

VEE1

RAVDD

RVEE1

Charge Pump1

& LDO1P/N1/N2

CP1

CN1

for DAC

CP2A

CN2A

VCC2

for Headphone Amplifier

(Class-G)

CP2B

CN2B

VEE2

RVEE2

Charge Pump2

TESTI1

M

VSS4

MIX

PCM

DSD

DoP

HP

(w/ Vol)

HPL

HPGND

HPR

Stereo

DAC

32-bit

SCL

SDA

LRCK

BCLK

SDATA

TVDD

Control

Register

LDO2

for Digital Logic

LVDD

VDD12

VSS3

VSS1

CVDD

VSS2

VCOM

AVDD

DACMCLK

PLL

BCLK

VEE1

RAVDD

RVEE1

PLLCLK

Charge Pump1

& LDO1P/N1/N2

CP1

CN1

for DAC

CP2A

CN2A

VCC2

for Headphone Amplifier

CP2B

CN2B

VEE2

XTO

X’tal

OSC

PDN

MCKI/XTI

RVEE2

TESTI2

M

TESTO

Charge Pump2

TESTI1

M

VSS4

MIX

PCM

DSD

DoP

HP

(w/ Vol)

HPL

HPGND

HPR

DVOL

Stereo

DAC

32-bit

I

2

C

Interface

SCL

SDA

LRCK

BCLK

SDATA

TVDD

Control

Register

Audio

Interface

PDN

TESTI2

M

TESTO

M

X’tal OSC

XTO

MCKI/XTI

DVOL

I

2

C

Interface

Audio

Interface

Figure 1. AK4377ブロック図

[AK4377]

018001737-J-00 2018/02

- 5 -

5. ピン配置と機能説明

5-1 ピン配置

36-pin CSP (2.893 x 3.082 mm, 0.4 mmピッチ)

6

VDD12

SDATA

LVDD

VEE1

CN1

CVDD

5

VSS3

LRCK

PDN

CP1

CP2B

CN2B

4

BCLK

TVDD

TESTI1

VSS2

CP2A

CN2A

3

MCKI

/XTI

SDA

TESTI2

TESTO

VCC2

VEE2

2

XTO

SCL

VSS4

VSS1

HPGND

HPR

1

RVEE2

RAVDD

RVEE1

AVDD

VCOM

HPL

A

B

C

D

E

F

Top View

6

5

4

3

2

1

F

E

D

C

B

A

Top View

[AK4377]

018001737-J-00 2018/02

- 6 -

5-2 AK4376Aとのピン機能差異

No.

AK4376A

AK4377

Pin Name

Function

Pin Name

Function

A1

XTI

X’tal Oscillator Input Pin

Left floating when not in use.

RVEE2

LDO1N (1.5 V) Output 2 Pin

Connect capacitor from this pin

to VSS1 pin.

A3

MCKI

External Master Clock Input Pin

Connect to VSS3 when not in

use.

MCKI/XTI

External Master Clock Input

/ X’tal Oscillator Input Pin

Connect to VSS3 and set

PMOSC bit to “0” when not in

use.

C1

RVEE

LDO1N (1.5 V) Output Pin

Connect capacitor from this pin

to VSS1 pin.

RVEE1

LDO1N (1.5 V) Output 1 Pin

Connect capacitor from this pin

to VSS1 pin.

[AK4377]

018001737-J-00 2018/02

- 7 -

5-3 機能説明

No.

Pin Name

I/O

Function

Protection

Diode

Power

Domain

Power Supply

D1

AVDD

-

Analog Power Supply Pin

-

AVDD

D2

VSS1

-

Analog Ground Pin

-

F6

CVDD

-

Headphone Amplifier / Charge Pump

Power Supply Pin

-

CVDD

D4

VSS2

-

Headphone Amplifier / Charge Pump

Ground Pin

-

C6

LVDD

-

Digital Core & LDO2 Power Supply Pin

-

LVDD

A5

VSS3

-

Digital Ground Pin

-

C2

VSS4

-

Substrate Pin

-

B4

TVDD

-

Digital Interface Power Supply Pin

-

TVDD

E1

VCOM

O

Common Voltage Output Pin

Connect a 2.2 μF ±50% capacitor from this pin to

VSS1 pin. (Note 2)

AVDD /

VSS1

-

A6

VDD12

-

LDO2 (1.2 V) Output Power Supply Pin (Note 1)

Connect capacitor from this pin to VSS3 pin.

(Note 2)

LVDD /

VSS3

LVDD

Note 1. VDD12 pinに接続するコンデンサの値は、2.2 μF ±50% ~ 4.7 μF ±50%を使用して下さい。

Note 2. VCOM pin、VDD12 pinには負荷を接続しないで下さい。

[AK4377]

018001737-J-00 2018/02

- 8 -

No.

Pin Name

I/O

Function

Protection

Diode

Power

Domain

Charge Pump & LDO

D5

CP1

O

Positive Charge Pump Capacitor Terminal 1 Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CN1 pin.

CVDD /

VSS2

CVDD

E6

CN1

I

Negative Charge Pump Capacitor Terminal 1 Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CP1 pin.

CVDD

D6

VEE1

O

Charge Pump Circuit Negative Voltage (CVDD)

Output 1 Pin

Connect a 2.2 μF ±50% capacitor from this pin to

VSS2 pin. (Note 5)

CVDD /

VSS2

-

B1

RAVDD

O

LDO1P (1.5 V) Output Pin (Note 3)

Connect capacitor from this pin to VSS1 pin.

(Note 5)

AVDD /

VSS1

-

C1

RVEE1

O

LDO1N (1.5 V) Output 1 Pin (Note 3)

Connect capacitor from this pin to VSS1 pin.

(Note 5)

AVDD /

VSS1

-

A1

RVEE2

O

LDO1N (1.5 V) Output 2 Pin (Note 4)

Connect capacitor from this pin to VSS1 pin.

(Note 5)

AVDD /

VSS1

-

E3

VCC2

O

Charge Pump Circuit Positive Voltage

(CVDD or 1/2*CVDD) Output Pin

Connect a 2.2 μF ±50% capacitor from this pin to

VSS2 pin. (Note 5)

CVDD /

VSS2

CVDD

E4

CP2A

O

Positive Charge Pump Capacitor Terminal 2A Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CN2A pin.

CVDD /

VSS2

CVDD

F4

CN2A

I

Negative Charge Pump Capacitor Terminal 2A Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CP2A pin.

CVDD

E5

CP2B

O

Positive Charge Pump Capacitor Terminal 2B Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CN2B pin.

CVDD /

VSS2

CVDD

F5

CN2B

I

Negative Charge Pump Capacitor Terminal 2B Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CP2B pin.

CVDD

F3

VEE2

O

Charge Pump Circuit Negative Voltage

(CVDD or 1/2*CVDD) Output 2 Pin

Connect a 2.2 μF ±50% capacitor from this pin to

VSS2 pin. (Note 5)

CVDD /

VSS2

-

Note 3. RAVDD pinおよびRVEE1 pinに接続するコンデンサの値は、2.2 μF ±50% ~ 4.7 μF ±50%を使

用して下さい。

Note 4. RVEE2 pinに接続するコンデンサの値は、1.0 μF ±50% ~ 4.7 μF ±50%を使用して下さい。

Note 5. VEE1 pin, VCC2 pin, VEE2 pin, RAVDD pin, RVEE1 pin, RVEE2 pinには負荷を接続しないで

下さい。

[AK4377]

018001737-J-00 2018/02

- 9 -

No.

Pin Name

I/O

Function

Protection

Diode

Power

Domain

Control Interface

B2

SCL

I

2

C Serial Data Clock Pin

TVDD /

VSS3

TVDD

B3

SDA

I/O

I

2

C Serial Data Input/Output Pin

TVDD /

VSS3

TVDD

Audio Interface

A3

MCKI

I

External Master Clock Input Pin

(PMOSC bit = “0”)

TVDD /

VSS3

TVDD

XTI

I

X’tal Oscillator Input Pin

(PMOSC bit = “1”)

A2

XTO

O

X’tal Oscillator Output Pin

TVDD /

VSS3

TVDD

A4

BCLK

I/O

Audio Serial Data Clock Pin

TVDD /

VSS3

TVDD

B5

LRCK

I/O

Frame Sync Clock Pin

TVDD /

VSS3

TVDD

B6

SDATA

I

Audio Serial Data Input Pin

TVDD /

VSS3

TVDD

Analog Output

F1

HPL

O

Lch Headphone Amplifier Output Pin

CVDD /

VEE2

CVDD /

VEE2

F2

HPR

O

Rch Headphone Amplifier Output Pin

CVDD /

VEE2

CVDD /

VEE2

E2

HPGND

I

Headphone Amplifier Ground Loop Noise

Cancellation Pin

-

Others

C5

PDN

I

Power down Pin

“L”: Power-Down, “H”: Power-Up

TVDD /

VSS3

TVDD

C4

TESTI1

I

Test Input Pin

It must be tied “L”.

TVDD /

VSS3

TVDD

C3

TESTI2

I

Test Input Pin

It must be tied “L”.

TVDD /

VSS3

TVDD

D3

TESTO

O

Test Output Pin

AVDD /

VSS1

AVDD

Note 6. SCL pin, SDA pin, MCKI/XTI pin, BCLK pin, LRCK pin, SDATA pin, HPGND pin, PDN pin,

TESTI1 pin, TESTI2 pinはフローティングにしないで下さい。

5-4 システム上使用しないピンの処理について

システム上使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。

区分

ピン名

設定

Analog

HPL, HPR

オープン

Digital

XTO, TESTO

オープン

MCKI/XTI

VSS3に接続 (PMOSC bit = “0”固定)

TESTI1, TESTI2

VSS3に接続

[AK4377]

018001737-J-00 2018/02

- 10 -

6. 絶対最大定格

(VSS1 = VSS2 = VSS3 = VSS4 = 0 V; Note 7, Note 8)

Parameter

Symbol

Min.

Max.

Unit

Power

Analog

AVDD

0.3

4.3

V

Supplies:

Headphone Amplifier / Charge Pump

CVDD

0.3

4.3

V

(Note 9)

LDO2 for Digital Core

LVDD

0.3

4.3

V

Digital Interface

TVDD

0.3

4.3

V

Input Current, Any Pin Except Supplies

IIN

-

±10

mA

Digital Input Voltage (Note 10)

VIND

0.3

TVDD+0.3

or 4.3

V

Ambient Temperature (powered applied)

Ta

40

85

C

Storage Temperature

Tstg

65

150

C

Note 7. 電圧は全てグランドピンに対する値です。

Note 8. VSS1, VSS2, VSS3, VSS4は同じアナロググランドに接続して下さい。

Note 9. Charge Pump 1 & 2がパワーダウン時の規定です。Charge Pump 1 & 2がパワーアップ時、

AVDD, CVDDのMax.値は2.15 Vとなります。

Note 10. MCKI/XTI, BCLK, LRCK, SDATA, SCL, SDA, PDN, TESTI1, TESTI2 pins

入力電圧のMax.値は (TVDD+0.3) Vまたは4.3 Vのどちらか低い方です。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、通常の動作は

保証されません。

7. 推奨動作条件

(VSS1 = VSS2 = VSS3 = VSS4 = 0 V; Note 11)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Power

Analog

AVDD

1.7

1.8

1.9

V

Supplies

Headphone Amplifier / Charge Pump

CVDD

1.7

1.8

1.9

V

(Note 12)

LDO2 for Digital Core

LVDD

1.7

1.8

1.9

V

Digital Interface

TVDD

1.65

1.8

3.6

V

Note 11. 電圧は全てグランドピンに対する値です。

Note 12. 各電源の立ち上げ/下げシーケンスは以下の通りです。

< パワーアップ >

1. PDN pin = “L”

2. TVDD, AVDD, LVDD, CVDD

(AVDDは、CVDDと同時若しくは先に立ち上げて下さい。

TVDD, LVDDに制約はありません。)

3. PDN pin = “H”; 全ての電源が立ち上がってから、パワーダウンを解除してください。

< パワーダウン >

1. PDN pin = “L”

2. TVDD, AVDD, LVDD, CVDD

(CVDDは、AVDDと同時若しくは先に立ち下げて下さい。

TVDD, LVDDに制約はありません。)

[AK4377]

018001737-J-00 2018/02

- 11 -

8. 電気的特性

8-1 アナログ特性

(特記なき場合は、Ta = 25C; AVDD = CVDD = LVDD = TVDD = 1.8 V; VSS1 = VSS2 = VSS3 = VSS4 =

HPGND = 0 V; Signal Frequency = 1 kHz; 24-bit Data; fs = 44.1 kHz, BCLK = 64fs; Measurement

Bandwidth = 20 Hz ~ 20 kHz)

< High Performance Mode >

Parameter

Min.

Typ.

Max.

Unit

Stereo DAC Characteristics:

Resolution

-

32

Bits

Headphone Amplifier Characteristics:

DAC (Stereo) → HPL/HPR pins, OVL/R = 0 dB, HPG = 0 dB, R

L

= 32Ω

Output Power

0 dBFS, R

L

= 32Ω, HPG = 0 dB

-

25

-

mW

0 dBFS, R

L

= 32Ω, HPG = 4 dB

-

10

-

mW

R

L

= 16Ω, HPG = 0 dB, THD+N < 60 dB

-

45

-

mW

R

L

= 16Ω, HPG = +2 dB, THD+N < 20 dB

-

60

-

mW

Output Level (0 dBFS, R

L

= 32Ω, HPG = 4 dB) (Note 13)

0.52

0.57

0.61

Vrms

THD+N

0 dBFS, R

L

= 32Ω, HPG = 4 dB

(Po = 10 mW)

fs = 44.1 kHz

BW = 20 kHz

-

109

-

dB

fs = 96 kHz

BW = 40 kHz

-

106

-

dB

fs = 192 kHz

BW = 40 kHz

-

106

-

dB

fin = 10 kHz

fs = 44.1 kHz

BW = 20 kHz

-

106

-

dB

0 dBFS, R

L

= 32Ω, HPG = 0 dB

(Po = 25 mW)

fs = 44.1 kHz

BW = 20 kHz

-

106

-

dB

0 dBFS, R

L

= 32Ω, OVL/R = 10 dB,

HPG = 0 dB (Po = 2.5 mW)

fs = 44.1 kHz

BW = 20 kHz

-

102

92

dB

0 dBFS, R

L

= 16Ω, HPG = 4 dB

(Po = 20 mW)

fs = 44.1 kHz

BW = 20 kHz

-

107

-

dB

0 dBFS, R

L

= 600Ω, HPG = +2 dB

(Po = 2.0 mW @ 1.1 Vrms)

fs = 44.1 kHz

BW = 20 kHz

-

104

-

dB

[AK4377]

018001737-J-00 2018/02

- 12 -

Parameter

Min.

Typ.

Max.

Unit

Dynamic Range

60 dBFS, A-weighted, HPG = 0 dB

110

118

-

dB

S/N (A-weighted, Noise Gate Enable)

Po = 25 mW, HPG = 0 dB (Data = 0 dBFS / “0” Data)

-

128

-

dB

S/N (A-weighted, Noise Gate Disable)

Po = 25 mW, HPG = 0 dB (Data = 0 dBFS / “0” Data)

110

118

-

dB

Output Noise Level

(Noise Gate Enable, A-weighted)

-

129

-

dBV

Output Noise Level

(Noise Gate Disable, A-weighted, HPG  14 dB)

-

127

-

dBV

Interchannel Isolation

0 dBFS, HPG = 4 dB (Po = 10 mW)

External Impedance = 0.01Ω (Note 14)

External Impedance = 0.1Ω (Note 14)

74

-

94

74

-

dB

Interchannel Gain Mismatch

-

0

0.8

dB

Load Resistance

7.2

32

-

Ω

Load Capacitance

-

1000

pF

Load Inductance

-

0.375

μH

PSRR (HPG = 4 dB) (Note 15)

217 Hz

-

85

-

dB

1 kHz

-

85

-

dB

DC-offset (Note 16)

HPG = 0 dB

0.15

0

+0.15

mV

HPG = All Gain

0.2

0

+0.2

mV

Headphone Output Volume Characteristics:

Gain Setting

20

-

+4

dB

Step Width

HPG[3:0] bits: between DH and EH

1.5

2

2.5

dB

(Note 17)

HPG[3:0] bits: between BH and DH

0.5

1

1.5

dB

HPG[3:0] bits: between 1H and BH

1

2

3

dB

Note 13. 出力電圧はAVDDに比例します。

Typ. 0.57 Vrms x AVDD / 1.8 V @ヘッドフォンアンプゲイン = 4 dB

Note 14. HPGND pinからシステムグランドまでのインピーダンスです。

Note 15. 全電源に100 mVppの正弦波を重畳した場合の値です。

Note 16. ヘッドフォンアンプパワーアップ後、ゲイン変更、温度ドリフトなしの場合の値です。

Note 17. HPG[3:0] bitsを1コード変えた場合のヘッドフォンアンプ出力レベル変化量です。

Parameter

Value

Unit

ESD耐圧

IEC61000-4-2 Level4, Contact (Note 18)

±8

kV

Note 18. 評価ボードAKD4377-SA Rev.1における、HPL pin, HPR pinの測定値です。

[AK4377]

018001737-J-00 2018/02

- 13 -

< Low Power Mode >

Parameter

Min.

Typ.

Max.

Unit

Headphone Amplifier Characteristics:

DAC (Stereo) → HPL/HPR pins, OVL/R = 0 dB, HPG = 0 dB, R

L

= 32Ω

Output Power

0 dBFS, R

L

= 32Ω, HPG = 0 dB

-

25

-

mW

0 dBFS, R

L

= 32Ω, HPG = 4 dB

-

10

-

mW

R

L

= 16Ω, HPG = 0 dB, THD+N < 60 dB

-

45

-

mW

R

L

= 16Ω, HPG = +2 dB, THD+N < 20 dB

-

60

-

mW

Output Level (0 dBFS, R

L

= 32Ω, HPG = 4 dB) (Note 13)

0.52

0.57

0.61

Vrms

THD+N

0 dBFS, R

L

= 32Ω, HPG = 4 dB

(Po = 10 mW)

fs = 44.1 kHz

BW = 20 kHz

-

100

-

dB

0 dBFS, R

L

= 32Ω, HPG = 0 dB

(Po = 25 mW)

fs = 44.1 kHz

BW = 20 kHz

-

100

-

dB

0 dBFS, R

L

= 16Ω, HPG = 4 dB

(Po = 20 mW)

fs = 44.1 kHz

BW = 20 kHz

-

98

-

dB

0 dBFS, R

L

= 600Ω, HPG = +2 dB

(Po = 2.0 mW @ 1.1 Vrms)

fs = 44.1 kHz

BW = 20 kHz

-

98

-

dB

Dynamic Range

60 dBFS, A-weighted, HPG = 0 dB

-

115

-

dB

S/N (A-weighted)

Po = 25 mW, HPG = 0 dB (Data = 0 dBFS / “0” Data)

-

115

-

dB

Interchannel Isolation

0 dBFS, HPG = 4 dB (Po = 10 mW)

External Impedance = 0.01Ω (Note 14)

External Impedance = 0.1Ω (Note 14)

74

-

94

74

-

dB

Interchannel Gain Mismatch

-

0

0.8

dB

Load Resistance

7.2

32

-

Ω

Load Capacitance

-

1000

pF

Load Inductance

-

0.375

μH

PSRR (HPG = 4 dB) (Note 15)

217 Hz

-

85

-

dB

1 kHz

-

85

-

dB

DC-offset (Note 16)

HPG = 0 dB

0.3

0

+0.3

mV

HPG = All Gain

0.4

0

+0.4

mV

Headphone Output Volume Characteristics:

Gain Setting

20

-

+4

dB

Step Width

HPG[3:0] bits: between DH and EH

1.5

2

2.5

dB

(Note 17)

HPG[3:0] bits: between BH and DH

0.5

1

1.5

dB

HPG[3:0] bits: between 1H and BH

1

2

3

dB

Note 13. 出力電圧はAVDDに比例します。

Typ. 0.57 Vrms x AVDD / 1.8 V @ヘッドフォンアンプゲイン = 4 dB

Note 14. HPGND pinからシステムグランドまでのインピーダンスです。

Note 15. 全電源に100 mVppの正弦波を重畳した場合の値です。

Note 16. ヘッドフォンアンプパワーアップ後、ゲイン変更、温度ドリフトなしの場合の値です。

Note 17. HPG[3:0] bitsを1コード変えた場合のヘッドフォンアンプ出力レベル変化量です。

Parameter

Value

Unit

ESD耐圧

IEC61000-4-2 Level4, Contact (Note 18)

±8

kV

Note 18. 評価ボードAKD4377-SA Rev.1における、HPL pin, HPR pinの測定値です。

[AK4377]

018001737-J-00 2018/02

- 14 -

8-2 PLL特性

(特記なき場合は、Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V)

Parameter

Min.

Typ.

Max.

Unit

PLL Characteristics

Reference Clock (Figure 11)

0.256

-

3.072

MHz

PLLCLK Frequency (Figure 11)

44.1 kHz * 256fs * 9

48.0 kHz * 256fs * 9

44.1 kHz * 256fs * 10

48.0 kHz * 256fs * 10

-

101.6064

110.592

112.896

122.880

-

MHz

Lock Time

-

2

msec

8-3 チャージポンプ&LDO回路パワーアップ時間

(特記なき場合は、Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V)

Parameter

Capacitor

Min.

Typ.

Max.

Unit

Block Power-Up Time

CP1 (Note 19)

2.2 μF @VEE1

-

6.5

msec

CP2 (Class-G) (Note 19, Note 20)

2.2 μF @VEE2

-

4.5

msec

LDO1P (Note 21)

2.2 μF @RAVDD

-

1

msec

LDO1N1 (Note 21)

2.2 μF @RVEE1

-

1

msec

LDO1N2 (Note 21)

1.0 μF @RVEE2

-

1

msec

LDO2 (Note 19)

2.2 μF @VDD12

-

1

msec

Note 19. パワーアップ時間は固定値であり、コンデンサの値に影響されません。

Note 20. CP2がパワーアップ時、Class-Gは1/2VDDモードで動作しますので、パワーアップ時間は

1/2CVDD に到達するまでの時間を規定しています。

Note 21. パワーアップ時間は、コンデンサの値に比例します。

例えば、RVEE1 pinに4.7 μFのコンデンサを接続した場合、LDO1N1のパワーアップ時間は

2.1 msec (Max.)になります。また、RVEE2 pinに2.2 μFのコンデンサを接続した場合、LDO1N2

のパワーアップ時間は2.2 msec (Max.)になります。

8-4 電源電流

(特記なき場合は、Ta = 25C; AVDD = CVDD = LVDD = TVDD = 1.8 V; VSS1 = VSS2 = VSS3 = VSS4 =

HPGND = 0 V; BCLK = 64fs; Slave Mode, No Data Input, R

L

= 32Ω)

Parameter

Min.

Typ.

Max.

Unit

Power Supply Current:

Power-Up (PDN pin = “H”, All Circuits Power-Up) (Note 22)

AVDD + CVDD + LVDD + TVDD

-

35

-

mA

Power-Up (PDN pin = “H”, DAC + Headphone Amplifier Power-Up, PLL & X’tal OSC Power-Down)

AVDD + CVDD + LVDD + TVDD

-

33

50

mA

Power-Down (PDN pin = “L”) (Note 23)

AVDD + CVDD + LVDD + TVDD

-

0

10

μA

Note 22. DAC, ヘッドフォンアンプ, PLL, 水晶発振回路全てパワーアップ時の値です。

Note 23. 全てのディジタル入力ピンをTVDDまたはVSS3に固定した時の値です。

[AK4377]

018001737-J-00 2018/02

- 15 -

8-5 モード別の消費電流

(Ta = 25C; AVDD = CVDD = LVDD = TVDD = 1.8 V; VSS1 = VSS2 = VSS3 = VSS4 = 0 V; MCKI = 256fs,

BCLK = 64fs; Slave Mode, No Data Input, R

L

= 32Ω, PLL Circuits Power-Down, X’tal OSC Power-Down)

< High Performance Mode >

Mode

Typical Current [mA]

Total Power

[mW]

AVDD

CVDD

LVDD

TVDD

DAC → Headphone (fs = 44.1 kHz)

14.52

17.53

1.10

0.02

59.71

DAC → Headphone (fs = 96 kHz)

14.52

17.53

1.80

0.02

60.97

DAC → Headphone (fs = 192 kHz)

14.52

17.53

3.10

0.02

63.31

< Low Power Mode >

Mode

Typical Current [mA]

Total Power

[mW]

AVDD

CVDD

LVDD

TVDD

DAC → Headphone (fs = 44.1 kHz)

4.89

5.68

0.90

0.02

20.68

[AK4377]

018001737-J-00 2018/02

- 16 -

8-6 シャープロールオフフィルタ (fs = 44.1 kHz)

(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; VSS1 = VSS2 = VSS3 =

VSS4 = HPGND = 0 V; fs = 44.1 kHz; DASD bit = “0”, DASL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter (LPF):

Passband

0.006 ~ +0.124 dB

PB

0

-

20.42

kHz

(Note 24)

6.0 dB

-

22.05

-

kHz

Stopband (Note 24)

SB

24.1

-

kHz

Passband Ripple

PR

0.006

-

+0.124

dB

Stopband Attenuation (Note 25)

SA

69.9

-

dB

Group Delay (Note 26)

GD

-

26

-

1/fs

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ High performance mode:

Frequency Response: 0 ~ 20.0 kHz

FR

0.12

-

+0.03

dB

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ Low power mode:

Frequency Response: 0 ~ 20.0 kHz

FR

0.68

-

+0.03

dB

Note 24. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.4630  fs (@0.006/+0.124 dB), SB = 0.547  fsで、各応答は1 kHzを基準にします。

Note 25. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 26. ディジタルフィルタによる演算遅延で、SDATA LchのMSBの取り込みタイミングからアナロ

グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

8-7 シャープロールオフフィルタ (fs = 96 kHz)

(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; VSS1 = VSS2 = VSS3 =

VSS4 = HPGND = 0 V; fs = 96 kHz; DASD bit = “0”, DASL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter (LPF):

Passband

0.003 ~ +0.127 dB

PB

0

-

44.4

kHz

(Note 27)

6.0 dB

-

48.01

-

kHz

Stopband (Note 27)

SB

52.5

-

kHz

Passband Ripple

PR

0.003

-

+0.127

dB

Stopband Attenuation (Note 25)

SA

69.9

-

dB

Group Delay (Note 26)

GD

-

26

-

1/fs

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ High performance mode:

Frequency Response: 0 ~ 40.0 kHz

FR

0.72

-

+0.11

dB

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ Low power mode:

Frequency Response: 0 ~ 40.0 kHz

FR

2.18

-

+0.10

dB

Note 27. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.4625  fs (@0.003/+0.127 dB), SB = 0.547  fsで、各応答は1 kHzを基準にします。

[AK4377]

018001737-J-00 2018/02

- 17 -

8-8 シャープロールオフフィルタ (fs = 192 kHz)

(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; VSS1 = VSS2 = VSS3 =

VSS4 = HPGND = 0 V; fs = 192 kHz; DASD bit = “0”, DASL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter (LPF):

Passband

0.002 ~ +0.13 dB

PB

0

-

88.94

kHz

(Note 28)

6.0 dB

-

96.01

-

kHz

Stopband (Note 28)

SB

105

-

kHz

Passband Ripple

PR

0.002

-

+0.13

dB

Stopband Attenuation (Note 25)

SA

69.9

-

dB

Group Delay (Note 26)

GD

-

26

-

1/fs

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ High performance mode:

Frequency Response: 0 ~ 80.0 kHz

FR

2.90

-

+0.35

dB

Note 25. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 26. ディジタルフィルタによる演算遅延で、SDATA LchのMSBの取り込みタイミングからアナロ

グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

Note 28. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.4538  fs (@0.002/+0.13 dB), SB = 0.547  fsで、各応答は1 kHzを基準にします。

[AK4377]

018001737-J-00 2018/02

- 18 -

8-9 スローロールオフフィルタ (fs = 44.1 kHz)

(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; VSS1 = VSS2 = VSS3 =

VSS4 = HPGND = 0 V; fs = 44.1 kHz; DASD bit = “0”, DASL bit = “1”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter (LPF):

Passband

0.07 ~ +0.006 dB

PB

0

-

7.7

kHz

(Note 29)

3.0 dB

-

18.34

-

kHz

Stopband (Note 29)

SB

39.1

-

kHz

Passband Ripple

PR

0.07

-

+0.006

dB

Stopband Attenuation (Note 30)

SA

72.8

-

dB

Group Delay (Note 31)

GD

-

26

-

1/fs

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ High performance mode:

Frequency Response: 0 ~ 20.0 kHz

FR

4.44

-

+0.03

dB

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ Low power mode:

Frequency Response: 0 ~ 20.0 kHz

FR

5.00

-

+0.03

dB

Note 29. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.1746  fs (@0.07/+0.006 dB), SB = 0.887  fsで、各応答は1 kHzを基準にします。

Note 30. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 31. ディジタルフィルタによる演算遅延で、SDATA LchのMSBの取り込みタイミングからアナロ

グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

8-10 スローロールオフフィルタ (fs = 96 kHz)

(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; VSS1 = VSS2 = VSS3 =

VSS4 = HPGND = 0 V; fs = 96 kHz; DASD bit = “0”, DASL bit = “1”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter (LPF):

Passband

0.07 ~ +0.007 dB

PB

0

-

16.76

kHz

(Note 32)

3.0 dB

-

39.9

-

kHz

Stopband (Note 32)

SB

85.2

-

kHz

Passband Ripple

PR

0.07

-

+0.007

dB

Stopband Attenuation (Note 30)

SA

72.8

-

dB

Group Delay (Note 31)

GD

-

26

-

1/fs

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ High performance mode:

Frequency Response: 0 ~ 40.0 kHz

FR

4.00

-

+0.10

dB

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ Low power mode:

Frequency Response: 0 ~ 40.0 kHz

FR

5.46

-

+0.10

dB

Note 32. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.1746  fs (@0.07/+0.007 dB), SB = 0.888  fsで、各応答は1 kHzを基準にします。

[AK4377]

018001737-J-00 2018/02

- 19 -

8-11 スローロールオフフィルタ (fs = 192 kHz)

(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; VSS1 = VSS2 = VSS3 =

VSS4 = HPGND = 0 V; fs = 192 kHz; DASD bit = “0”, DASL bit = “1”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter (LPF):

Passband

0.07 ~ +0.007 dB

PB

0

-

33.56

kHz

(Note 33)

3.0 dB

-

79.9

-

kHz

Stopband (Note 33)

SB

170.3

-

kHz

Passband Ripple

PR

0.07

-

+0.007

dB

Stopband Attenuation (Note 30)

SA

72.8

-

dB

Group Delay (Note 31)

GD

-

26

-

1/fs

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ High performance mode:

Frequency Response: 0 ~ 80.0 kHz

FR

6.00

-

+0.35

dB

Note 30. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 31. ディジタルフィルタによる演算遅延で、SDATA LchのMSBの取り込みタイミングからアナロ

グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

Note 33. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.1748  fs (@0.07/+0.007 dB), SB = 0.887  fsで、各応答は1 kHzを基準にします。

[AK4377]

018001737-J-00 2018/02

- 20 -

8-12 ショートディレイシャープロールオフフィルタ (fs = 44.1 kHz)

(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; VSS1 = VSS2 = VSS3 =

VSS4 = HPGND = 0 V; fs = 44.1 kHz; DASD bit = “1”, DASL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter (LPF):

Passband

0.008 ~ +0.126 dB

PB

0

-

20.4

kHz

(Note 34)

6.0 dB

-

22.18

-

kHz

Stopband (Note 34)

SB

24.1

-

kHz

Passband Ripple

PR

0.008

-

+0.126

dB

Stopband Attenuation (Note 35)

SA

56.4

-

dB

Group Delay (Note 36)

GD

-

5.5

-

1/fs

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ High performance mode:

Frequency Response: 0 ~ 20.0 kHz

FR

0.12

-

+0.03

dB

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ Low power mode:

Frequency Response: 0 ~ 20.0 kHz

FR

0.68

-

+0.03

dB

Note 34. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.4626  fs (@0.008/+0.126 dB), SB = 0.547  fsで、各応答は1 kHzを基準にします。

Note 35. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 36. ディジタルフィルタによる演算遅延で、SDATA LchのMSBの取り込みタイミングからアナロ

グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

8-13 ショートディレイシャープロールオフフィルタ (fs = 96 kHz)

(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; VSS1 = VSS2 = VSS3 =

VSS4 = HPGND = 0 V; fs = 96 kHz; DASD bit = “1”, DASL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter (LPF):

Passband

0.003 ~ +0.132 dB

PB

0

-

44.4

kHz

(Note 37)

6.0 dB

-

48.28

-

kHz

Stopband (Note 37)

SB

52.5

-

kHz

Passband Ripple

PR

0.003

-

+0.132

dB

Stopband Attenuation (Note 35)

SA

56.4

-

dB

Group Delay (Note 36)

GD

-

5.5

-

1/fs

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ High performance mode:

Frequency Response: 0 ~ 40.0 kHz

FR

0.90

-

+0.11

dB

Digital Filter (LPF) + DACANA (Headphone Amplifier) @ Low power mode:

Frequency Response: 0 ~ 40.0 kHz

FR

2.36

-

+0.10

dB

Note 37. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.4625  fs (@0.003/+0.132 dB), SB = 0.547  fsで、各応答は1 kHzを基準にします。

ページが読み込まれています...

AKM AK4377ECB 仕様

AKM AK4377ECB 仕様

関連論文

その他のドキュメント