AKM AK4331ECB 仕様

[AK4331]

018006903-J-00 2018/06

- 1 -

1. 概要

AK4331はグランド基準ヘッドフォンアンプを内蔵した、32ビットステレオアドバンスドオーディオ

DACです。4種類の32ビットディジタルフィルタを内蔵し、低歪特性に加えて、広いダイナミックレン

ジを実現しています。さらに内蔵のSRCと外付け水晶振動子によりジッタクリーナ機能が利用できま

す。パッケージには36-pin CSPを採用、実装基板の省スペース化に貢献いたします。

2. 特長

1. 高音質ステレオ低消費電力アドバンスド32-bit DAC

- 4種類のディジタルフィルタによる音質選択

- ショートディレイシャープロールオフ, GD = 5.5 / fs

- ショートディレイスローロールオフ, GD = 4.5 / fs

- シャープロールオフ

- スローロールオフ

2. グランド基準Class-Gステレオヘッドフォンアンプ

- 出力パワー: 70 mW @ 8Ω

- THD+N: 100 dB

- S/N: 109 dB

- 出力ノイズレベル: 114 dBV (Analog Volume = 10 dB)

- アナログボリューム: +4 to 10 dB, 2 dB Step

- グランドループノイズキャンセル

3. 低消費電力: 4.4 mW (Play back, fs = 48 kHz, External Slave Mode)

5.0 mW (Play back, fs = 48 kHz, PLL Slave Mode)

4. ヘッドフォンアンプ出力: IEC61000-4-2に準拠したESD耐量

- ±8 kV 接触放電

5. ディジタルオーディオインタフェース

- マスタ/スレーブモード

- サンプリング周波数 (スレーブモード / マスタモード)

8 k, 11.025 k, 12 k, 16 k, 22.05 k, 24 k, 32 k, 44.1 k, 48 k, 64 k, 88.2 k, 96 k, 128 k,

176.4 k, 192 kHz

- インタフェースフォーマット: 32/24/16-bit I

2

S/MSB justified

6. 非同期サンプルレートコンバータ:

- アップサンプリング: 6.02倍

7. ステレオディジタルマイクインタフェース

8. パワーマネジメント機能

9. PLL

10. 内蔵SRCと水晶発振器によるジッタクリーナ機能

11. μP インタフェース: I

2

C-bus (400 kHz)

12. 動作温度範囲: Ta = 40 to 85C

13. 電源電圧:

 AVDD (DAC, PLL): 1.7 to 1.9 V

 CVDD (Headphone Amplifier, Charge Pump): 1.7 to 1.9 V

 LVDD (LDO2 for Digital Core): 1.7 to 1.9 V (built-in LDO)

 TVDD (Digital Interface): 1.65 to 3.6 V

14. AK4375Aとピン互換、レジスタ上位互換

15. パッケージ: 36-pin CSP (2.533 × 2.371 mm, 0.4 mmピッチ)

Low-Power Advanced 32-bit DAC with HP/SRC

AK4331

[AK4331]

018006903-J-00 2018/06

- 2 -

3. 目次

1. 概要 ..................................................................................................................................................... 1

2. 特長 ..................................................................................................................................................... 1

3. 目次 ..................................................................................................................................................... 2

4. ブロック図 .............................................................................................................................................. 4

5. ピン配置と機能説明 ............................................................................................................................... 5

5-1. ピン配置 ........................................................................................................................................ 5

5-2. AK4375Aとのピン機能差異 .......................................................................................................... 6

5-3. 機能説明 ........................................................................................................................................ 7

5-4. システム上使用しないピンの処理について ............................................................................... 10

6. 絶対最大定格 ......................................................................................................................................... 11

7. 推奨動作条件 ......................................................................................................................................... 11

8. 電気的特性 ............................................................................................................................................ 12

8-1. DACアナログ特性 ....................................................................................................................... 12

8-2. PLL特性 ...................................................................................................................................... 14

8-3. チャージポンプ&LDO回路パワーアップ時間 ......................................................................... 14

8-4. 電源電流 ...................................................................................................................................... 15

8-5. モード別の消費電流 ................................................................................................................... 15

8-6. SRC特性 ..................................................................................................................................... 15

8-7. DACシャープロールオフフィルタ特性 (SRC Bypass Mode) .................................................... 16

8-8. DACスローロールオフフィルタ特性 (SRC Bypass Mode) ....................................................... 18

8-9. DACショートディレイシャープロールオフフィルタ特性 (SRC Bypass Mode) ...................... 20

8-10. DACショートディレイスローロールオフフィルタ特性 (SRC Bypass Mode) .......................... 22

8-11. DACシャープロールオフフィルタ特性 (SRC Mode) ................................................................. 24

8-12. DACスローロールオフフィルタ特性 (SRC Mode) .................................................................... 26

8-13. DACショートディレイシャープロールオフフィルタ特性 (SRC Mode) ................................... 28

8-14. DACショートディレイスローロールオフフィルタ特性 (SRC Mode) ....................................... 30

8-15. ディジタルマイクフィルタ特性 ................................................................................................. 32

8-16. DC特性 ........................................................................................................................................ 33

8-17. スイッチング特性 ....................................................................................................................... 34

8-18. タイミング図 (システムクロック) .............................................................................................. 36

8-19. タイミング図 (シリアルオーディオインタフェース) ................................................................. 37

8-20. タイミング図 (I

2

C-bus インタフェース) .................................................................................... 38

8-21. タイミング図 (Reset) ................................................................................................................. 38

8-22. タイミング図 (Digital MICインタフェース) ................................................................................ 39

9. 動作説明 ............................................................................................................................................... 40

9-1. システムクロック ....................................................................................................................... 40

9-2. マスターカウンタ同期コントロール .......................................................................................... 46

9-3. PLL .............................................................................................................................................. 47

9-4. 水晶発振器 .................................................................................................................................. 52

9-5. ディジタルマイク ....................................................................................................................... 53

9-6. ディジタルマイクHPF ................................................................................................................ 55

9-7. ディジタルマイク入力モノラル/ステレオ切り替え .................................................................. 55

9-8. ディジタルマイク初期化サイクル.............................................................................................. 55

9-9. サイドトーン用ディジタルボリューム (SVOL) ......................................................................... 56

9-10. DACディジタルフィルタ ............................................................................................................ 57

9-11. ディジタルミキシング ................................................................................................................ 57

9-12. ディジタルボリューム ................................................................................................................ 58

9-13. ヘッドフォンアンプ出力 (HPL/HPR pins) ................................................................................. 59

9-14. チャージポンプ & LDO回路 ....................................................................................................... 64

[AK4331]

018006903-J-00 2018/06

- 3 -

9-15. 非同期サンプルレートコンバータ (SRC) .................................................................................. 65

9-16. SRCセレクタ機能 ....................................................................................................................... 66

9-17. SRC切り替えシーケンス ............................................................................................................ 67

9-18. ソフトミュート ........................................................................................................................... 68

9-19. シリアルオーディオインタフェース .......................................................................................... 70

9-20. シリアルコントロールインタフェース (I

2

C-bus) ....................................................................... 71

9-21. コントロールシーケンス ............................................................................................................ 75

9-22. レジスタマップ ........................................................................................................................... 78

9-23. 詳細説明 ...................................................................................................................................... 79

10. 外部接続回路例 ................................................................................................................................... 87

11. パッケージ .......................................................................................................................................... 89

11-1. 外形寸法図 .................................................................................................................................. 89

11-2. 材質・メッキ仕様 ....................................................................................................................... 89

11-3. マーキング .................................................................................................................................. 90

12. オーダリングガイド ........................................................................................................................... 90

13. 改訂履歴.............................................................................................................................................. 91

重要な注意事項 ........................................................................................................................................ 91

[AK4331]

018006903-J-00 2018/06

- 4 -

4. ブロック図

LDO2

I

2

C

Interface

SCL

SDA

for Digital Logic

HP

(w/ Vol)

HPL

HPGND

HPR

Audio

Interface

LRCK

BCLK

SDTI

SDTO

Control

Register

LVDD

VDD12

VSS3

VSS1

CVDD

VSS2

VCOM

PDN

AVDD

SRC

MIX

DVOL

DACCLK

X’tal OSC

XTO

XTI/MCKI

TEST1

PLL

BCLK

VEE1

RAVDD

RVEE

IFCLK/

SRCMCLK

TVDD

DMIC

Interface

DMDAT

SVOL

(0/-6/-12/-18/-24dB)

DMCLK

Digital

Filter

TEST2

for DAC

for Headphone Amplifier

(Class-G)

Charge

Pump2

CP2A

CN2A

VCC2

CP2B

CN2B

VEE2

Charge Pump1

& LDO1P/N

CP1

CN1

SRC Bypass

Mode

SRC

Mode

Stereo

DAC

32-bit

Figure 1. AK4331ブロック図

[AK4331]

018006903-J-00 2018/06

- 5 -

5. ピン配置と機能説明

5-1. ピン配置

36-pin CSP

6

VDD12

LVDD

CN1

CP1

CVDD

CN2B

5

VSS3

SDTI

VEE1

VSS2

CP2B

CN2A

4

TVDD

LRCK

SDA

SCL

CP2A

VEE2

3

MCKI

/XTI

BCLK

PDN

TEST1

VCC2

HPR

2

XTO

DMDAT

TEST2

VSS1

HPL

HPGND

1

SDTO

DMCLK

RVEE

RAVDD

AVDD

VCOM

A

B

C

D

E

F

Top View

6

5

4

3

2

1

F

E

D

C

B

A

Top View

[AK4331]

018006903-J-00 2018/06

- 6 -

5-2. AK4375Aとのピン機能差異

No.

AK4375A

AK4331

Pin Name

Function

Pin Name

Function

A1

XTI

X’tal Oscillator Input Pin

Left floating when not in use.

SDTO

Audio Serial Data Output Pin

Left floating when not in use.

A3

MCKI

External Master Clock Input Pin

Connect to VSS3 when not in

use.

MCKI/XTI

External Master Clock Input

/ X’tal Oscillator Input Pin

Connect to VSS3 and set

PMOSC bit to “0” when not in

use.

B1

TESTO

Test Output Pin

Left floating when not in use.

DMCLK

Digital MIC Clock Output Pin

Left floating when not in use.

B2

LDO2E

LDO2 Enable pin

This pin must be tied “H”.

DMDAT

Digital MIC Data Input Pin

Connect to VSS1 or AVDD

when not in use.

C2

VSS4

Ground4 pin

This pin must be tied “L”.

TEST2

Test Input pin

This pin must be tied “L”.

[AK4331]

018006903-J-00 2018/06

- 7 -

5-3. 機能説明

No.

Pin Name

I/O

Function

Protection

Diode

Power

Domain

Power Supply

E1

AVDD

-

Analog Power Supply Pin

-

AVDD

D2

VSS1

-

Ground 1 Pin

-

E6

CVDD

-

Headphone Amplifier / Charge Pump

Power Supply Pin

-

CVDD

D5

VSS2

-

Ground 2 Pin

-

B6

LVDD

-

Digital Core & LDO2 Power Supply Pin

-

LVDD

A5

VSS3

-

Ground 3 Pin

-

A4

TVDD

-

Digital Interface Power Supply Pin

-

TVDD

F1

VCOM

O

Common Voltage Output Pin

Connect a 2.2 μF ±50% capacitor from this pin to

VSS1 pin. (Note 2)

AVDD /

VSS1

-

A6

VDD12

-

LDO2 (1.2 V) Output Power Supply Pin (Note 1)

Connect capacitor from this pin to VSS3 pin.

(Note 2)

LVDD /

VSS3

LVDD

Note 1. VDD12 pinに接続するコンデンサの値は、2.2 µF ±50% to 4.7 µF ±50%を使用して下さい。

Note 2. VCOM pin、VDD12 pinには負荷を接続しないで下さい。

[AK4331]

018006903-J-00 2018/06

- 8 -

No.

Pin Name

I/O

Function

Protection

Diode

Power

Domain

Charge Pump & LDO

D6

CP1

O

Positive Charge Pump Capacitor Terminal 1 Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CN1 pin.

CVDD /

VSS2

CVDD

C6

CN1

I

Negative Charge Pump Capacitor Terminal 1 Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CP1 pin.

CVDD

C5

VEE1

O

Charge Pump Circuit Negative Voltage (CVDD)

Output 1 Pin

Connect a 2.2 μF ±50% capacitor from this pin to

VSS2 pin. (Note 3)

CVDD /

VSS2

-

D1

RAVDD

O

LDO1P (1.5 V) Output Pin (Note 4)

Connect capacitor from this pin to VSS1 pin.

(Note 3)

AVDD /

VSS1

-

C1

RVEE

O

LDO1N (1.5 V) Output Pin (Note 4)

Connect capacitor from this pin to VSS1 pin.

(Note 3)

AVDD /

VSS1

-

E3

VCC2

O

Charge Pump Circuit Positive Voltage

(CVDD or 1/2 × CVDD) Output Pin

Connect a 2.2 μF ±50% capacitor from this pin to

VSS2 pin. (Note 3)

CVDD /

VSS2

CVDD

E4

CP2A

O

Positive Charge Pump Capacitor Terminal 2A Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CN2A pin.

CVDD /

VSS2

CVDD

F5

CN2A

I

Negative Charge Pump Capacitor Terminal 2A Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CP2A pin.

CVDD

E5

CP2B

O

Positive Charge Pump Capacitor Terminal 2B Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CN2B pin.

CVDD /

VSS2

CVDD

F6

CN2B

I

Negative Charge Pump Capacitor Terminal 2B Pin

Connect a 2.2 μF ±50% capacitor from this pin to

CP2B pin.

CVDD

F4

VEE2

O

Charge Pump Circuit Negative Voltage

(CVDD or 1/2 × CVDD) Output 2 Pin

Connect a 2.2 μF ±50% capacitor from this pin to

VSS2 pin. (Note 3)

CVDD /

VSS2

-

Note 3. VEE1 pin、VCC2 pin、VEE2pin、RAVDD pin、RVEE pinには負荷を接続しないで下さい。

Note 4. RAVDD pinおよびRVEE pinに接続するコンデンサの値は、1.0 µF ±50% to 4.7 µF ±50%を使

用して下さい。

[AK4331]

018006903-J-00 2018/06

- 9 -

No.

Pin Name

I/O

Function

Protection

Diode

Power

Domain

Control Interface

D4

SCL

I

2

C Serial Data Clock Pin

TVDD /

VSS3

TVDD

C4

SDA

I/O

I

2

C Serial Data Input/Output Pin

TVDD /

VSS3

TVDD

Audio Interface

A3

MCKI

I

External Master Clock Input Pin

(PMOSC bit = “0”)

TVDD /

VSS3

TVDD

XTI

I

X’tal Oscillator Input Pin

(PMOSC bit = “1”)

A1

SDTO

O

Audio Serial Data Output Pin

TVDD /

VSS3

TVDD

A2

XTO

O

X’tal Oscillator Output Pin

TVDD /

VSS3

TVDD

B3

BCLK

I/O

Audio Serial Data Clock Pin

TVDD /

VSS3

TVDD

B4

LRCK

I/O

Frame Sync Clock Pin

TVDD /

VSS3

TVDD

B5

SDTI

I

Audio Serial Data Input Pin

TVDD /

VSS3

TVDD

Analog Output

E2

HPL

O

Lch Headphone Amplifier Output Pin

CVDD /

VEE2

CVDD /

VEE2

F3

HPR

O

Rch Headphone Amplifier Output Pin

CVDD /

VEE2

CVDD /

VEE2

F2

HPGND

I

Headphone Amplifier Ground Loop Noise

Cancellation Pin

-

Digital MIC Interface

B1

DMCLK

O

Digital MIC Clock Output Pin

AVDD /

VSS1

AVDD

B2

DMDAT

I

Digital MIC Data Input Pin

AVDD /

VSS1

AVDD

Others

C3

PDN

I

Power down Pin

“L”: Power-Down, “H”: Power-Up

TVDD /

VSS3

TVDD

D3

TEST1

I

Test Input 1 Pin

It must be tied “L”.

TVDD

VSS3

TVDD

C2

TEST2

I

Test Input 2 Pin

It must be tied “L”.

TVDD /

VSS3

TVDD

Note 5. SCL pin, SDA pin, MCKI/XTI pin, BCLK pin, LRCK pin, SDTI pin, HPGND pin, DMDAT pin,

PDNpin, TEST1 pin, TEST2 pinはフローティングにしないで下さい。

[AK4331]

018006903-J-00 2018/06

- 10 -

5-4. システム上使用しないピンの処理について

システム上使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。

Classification

Pin Name

Setting

Analog

HPL, HPR

Open

Digital

MCKI/XTI, TEST1, TEST2

Connect to VSS3

DMCLK, SDTO, XTO

Open

DMDAT

Connect to VSS1 or AVDD

[AK4331]

018006903-J-00 2018/06

- 11 -

6. 絶対最大定格

(VSS1 = VSS2 = VSS3 = 0 V; Note 7, Note 8)

Parameter

Symbol

Min.

Max.

Unit

Power

Analog

AVDD

0.3

4.3

V

Supplies:

Headphone Amplifier / Charge Pump

CVDD

0.3

4.3

V

(Note 6)

LDO2 for Digital Core

LVDD

0.3

4.3

V

Digital Interface

TVDD

0.3

4.3

V

Input Current, Any Pin Except Supplies

IIN

-

±10

mA

Digital Input Voltage 1 (Note 9)

VIND1

0.3

AVDD+0.3

or 4.3

V

Digital Input Voltage 2 (Note 10)

VIND2

0.3

TVDD+0.3

or 4.3

V

Ambient Temperature (powered applied)

Ta

40

85

C

Storage Temperature

Tstg

65

150

C

Note 6. Charge Pump 1 & 2がパワーダウン時の規定です。Charge pump 1 & 2がパワーアップ時、

AVDD, CVDDのMax.値は2.15 Vとなります。

Note 7. 電源は全てグランドピンに対する値です。

Note 8. VSS1, VSS2, VSS3は同じアナロググランドに接続して下さい。

Note 9. DMDAT pin

入力電圧のMax.値は (AVDD+0.3) Vまたは4.3 Vのどちらか低い方です。

Note 10. MCKI/XTI, BCLK, LRCK, SDTI, SCL, SDA, PDN, TEST1, TEST2 pins

入力電圧のMax.値は (TVDD+0.3) Vまたは4.3 Vのどちらか低い方です。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、通常の動作は

保証されません。

7. 推奨動作条件

(VSS1 = VSS2 = VSS3 ＝ 0 V; Note 11)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Power

Analog

AVDD

1.7

1.8

1.9

V

Supplies:

Headphone Amplifier / Charge Pump

CVDD

1.7

1.8

1.9

V

(Note 12)

LDO2 for Digital Core

LVDD

1.7

1.8

1.9

V

Digital Interface

TVDD

1.65

1.8

3.6

V

Note 11. 電源は全てグランドピンに対する値です。

Note 12. 各電源の立ち上げ/下げシーケンスは以下の通りです。

< パワーアップ >

1. PDN pin = “L”

2. TVDD, AVDD, LVDD, CVDDを供給

(AVDDは、CVDDと同時若しくは先に立ち上げて下さい。

TVDD、LVDDに制約はありません)

3. PDN pin = “H”; 全ての電源が立ち上がってから、パワーダウンを解除して下さい。

< パワーダウン >

1. PDN pin = “L”

2. TVDD, AVDD, LVDD, CVDDを供給停止

(CVDDは、AVDDと同時若しくは先に立ち下げて下さい。

TVDD、LVDDに制約はありません)

[AK4331]

018006903-J-00 2018/06

- 12 -

8. 電気的特性

8-1. DACアナログ特性

(特記なき場合は、Ta = 25C; AVDD = CVDD = LVDD = TVDD = 1.8 V; VSS1 = VSS2 = VSS3 = HPGND

= 0 V; Signal Frequency = 1 kHz; 24-bit Data; fs = 48 kHz, BCLK = 64fs; Measurement Bandwidth = 20

Hz to 20 kHz, OVL/R = 0 dB, R

L

= 32Ω, SELDAIN bit = “0”)

Parameter

Min.

Typ.

Max.

Unit

Stereo DAC Characteristics:

Resolution

-

32

Bits

Headphone Amplifier Characteristics: DAC (Stereo) → HPL/HPR pins

Output Power

0 dBFS, R

L

= 32Ω, HPG = 0 dB

-

25

-

mW

0 dBFS, R

L

= 32Ω, HPG = 4 dB

-

10

-

mW

R

L

= 16Ω, HPG = 0 dB, THD+N < 60 dB

-

45

-

mW

R

L

= 8Ω, HPG = +2 dB, THD+N < 20 dB

-

70

-

mW

Output Level (0 dBFS, R

L

= 32Ω, HPG = 4 dB) (Note 13)

0.52

0.57

0.61

Vrms

THD+N

0 dBFS, R

L

= 32Ω, HPG = 4 dB

(Po = 10 mW)

fs = 48 kHz

BW = 20 kHz

-

100

90

dB

fs = 96 kHz

BW = 40 kHz

-

97

-

dB

fs = 192 kHz

BW = 40 kHz

-

97

-

dB

60 dBFS, R

L

= 32Ω, HPG = 4 dB

fs = 48 kHz

BW = 20 kHz

-

44

-

dB

fs = 96 kHz

BW = 40 kHz

-

40

-

dB

fs = 192 kHz

BW = 40 kHz

-

40

-

dB

Dynamic Range

60 dBFS, A-weighted, HPG = 4 dB

-

107

-

dB

S/N (A-weighted)

Po = 25 mW, HPG = 0 dB (Data = 0 dBFS / “0” Data)

Po = 10 mW, HPG = 4 dB (Data = 0 dBFS / “0” Data)

-

99

109

107

-

dB

Output Noise Level

(A-weighted , HPG = 10 dB)

-

114

106

dBV

Note 13. 出力電圧はAVDDに比例します。

Typ. 0.57 Vrms x AVDD / 1.8 V @ヘッドフォンアンプゲイン = 4 dB

Headphone Amplifier

AK4331

15Ω

0.1 μF

R

L

Figure 2. ヘッドフォンアンプの外付け回路

[AK4331]

018006903-J-00 2018/06

- 13 -

Parameter

Min.

Typ.

Max.

Unit

Interchannel Isolation

0 dBFS, HPG = 4 dB (Po = 10 mW)

External Impedance = 0.09Ω (Note 14)

80

100

-

dB

Interchannel Gain Mismatch

-

0

0.8

dB

Load Resistance

7.2

32

-

Ω

Load Capacitance

-

500

pF

Load Inductance

-

0.375

µH

PSRR (HPG = 4 dB) (Note 15)

217 Hz

-

85

-

dB

1 kHz

-

85

-

dB

DC-offset (Note 16)

HPG = 0 dB

0.15

0

+0.15

mV

HPG = All gain

0.2

0

+0.2

mV

Headphone Output Volume Characteristics:

Gain Setting

10

-

+4

dB

Step Width

Gain: +4 to 10 dB

1

2

3

dB

Note 14. HPGND pinからシステムグランドまでのインピーダンスです。

Note 15. 全電源に100 mVppの正弦波を重畳した場合の値です。

Note 16. ヘッドフォンアンプパワーアップ後、ゲイン変更、温度ドリフトなしの場合の値です。

Parameter

Value

Unit

ESD耐圧

IEC61000-4-2 Level4, Contact (Note 17)

±8

kV

Note 17. 評価ボードAKD4331-SA Rev.1における、HPL pin、HPR pinの測定値です。

[AK4331]

018006903-J-00 2018/06

- 14 -

8-2. PLL特性

(特記なき場合は、Ta = 40 to 85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; TVDD = 1.65 to 3.6 V; VSS1

= VSS2 = VSS3 = HPGND = 0 V)

Parameter

Min.

Typ.

Max.

Unit

PLL Characteristics

Reference Clock (Figure 15)

76.8

-

768

kHz

PLLCLK Frequency (Figure 15)

44.1 kHz × 256fs × 2

48.0 kHz × 256fs × 2

-

22.5792

24.576

-

MHz

Lock Time

-

2

msec

8-3. チャージポンプ&LDO回路パワーアップ時間

(特記なき場合は、Ta = 40 to 85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; TVDD = 1.65 to 3.6 V; VSS1

= VSS2 = VSS3 = HPGND = 0 V)

Parameter

Capacitor

Min.

Typ.

Max.

Unit

Block Power-Up Time

CP1 (Note 18)

-

6.5

msec

CP2 (Class-G) (Note 18, Note 19)

-

4.5

msec

LDO1P (Note 20)

1 μF @RAVDD

-

0.5

msec

LDO1N (Note 20)

1 μF @RVEE

-

0.5

msec

LDO2 (Note 18)

-

1

msec

Note 18. パワーアップ時間は固定値であり、コンデンサの値に影響されません。

Note 19. CP2がパワーアップ時、Class-Gは1/2VDDモードで動作しますので、パワーアップ時間は1/2

× CVDD に到達するまでの時間を規定しています。

Note 20. パワーアップ時間は、コンデンサの値に比例します。

例えば、RAVDD pinに2.2 µFのコンデンサを接続した場合、LDO1Pのパワーアップ時間は最

大1.1 msecになります。

[AK4331]

018006903-J-00 2018/06

- 15 -

8-4. 電源電流

(特記なき場合は、Ta = 25C; AVDD = CVDD = LVDD = TVDD = 1.8 V; VSS1 = VSS2 = VSS3 = HPGND

= 0 V)

Parameter

Min.

Typ.

Max.

Unit

Power Supply Current:

Power Up (PDN pin = “H”, All Circuits Power-Up) (Note 21)

AVDD + CVDD + LVDD + TVDD

-

4.1

6.1

mA

Power Down (PDN pin = “L”) (Note 22)

AVDD + CVDD + LVDD + TVDD

-

0

10

μA

Note 21. fso/fsi = 48 kHz/48 kHz, MCKI = 256fs, BCLK = 64fs; No data input, R

L

= 32Ω, DAC,

Headphone Amplifier, PLL & X’tal & SRC & DMIC Power-Up

Note 22. DMDAT pinをAVDDまたはVSS1、その他全てのディジタル入力ピンをTVDDまたはVSS3に

固定した時の値です。

8-5. モード別の消費電流

(Ta = 25C; AVDD = CVDD = LVDD = TVDD = 1.8 V; VSS1 = VSS2 = VSS3 = HPGND = 0 V; SRC

Bypass Mode, MCKI = 256fs, BCLK = 64fs; No data input, R

L

= 32Ω, X’tal & DMIC OFF)

Table 1. モード別の消費電力 (Typ.)

Mode

Typical Current [mA]

Total Power

[mW]

AVDD

CVDD

LVDD

TVDD

DAC → Headphone (fs = 48 kHz),

External Slave Mode

0.79

1.37

0.27

0.01

4.4

DAC → Headphone (fs = 96 kHz),

External Slave Mode

0.87

1.69

0.36

0.01

5.3

DAC → Headphone (fs = 192 kHz),

External Slave Mode, MCKI = 128fs

0.87

1.69

0.44

0.01

5.4

DAC → Headphone (fs = 48 kHz),

External Slave Mode, DMIC enable

0.79

1.37

0.69

0.01

5.1

DAC → Headphone (fs = 96 kHz),

External Slave Mode, DMIC enable

0.87

1.69

1.16

0.01

6.7

DAC → Headphone (fs = 48 kHz),

PLL Slave Mode

1.06

1.37

0.31

0.01

5.0

DAC → Headphone (fs = 96 kHz),

PLL Slave Mode

1.14

1.69

0.41

0.01

5.9

DAC → Headphone (fs = 192 kHz),

PLL Slave Mode

1.14

1.69

0.49

0.01

6.0

8-6. SRC特性

(特記なき場合は、Ta = 40 to 85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; TVDD = 1.65 to 3.6 V; VSS1

= VSS2 = VSS3 = 0 V)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Resolution

-

32

Bits

Input Sample Rate

FSI

8

-

192

kHz

Output Sample Rate

FSO

8

-

192

kHz

Ratio between Input and Output Sample Rate

FSO/FSI

0.98

-

6.02

-

[AK4331]

018006903-J-00 2018/06

- 16 -

8-7. DACシャープロールオフフィルタ特性 (SRC Bypass Mode)

8-7-1. シャープロールオフフィルタ (SRC Bypass Mode, fs = 48 kHz)

(Ta = 40 to 85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; TVDD = 1.65 to 3.6 V; VSS1 = VSS2 = VSS3 =

HPGND = 0 V; fs = 48 kHz; DASD bit = “0”, DASL bit = “0”, SELDAIN bit = “0”, DADFSEL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

DAC Digital Filter (LPF):

Passband

0.006 to +0.23 dB

PB

0

-

22.42

kHz

(Note 23)

6.0 dB

-

24.02

-

kHz

Stopband (Note 23)

SB

26.2

-

kHz

Passband Ripple

PR

0.006

-

+0.23

dB

Stopband Attenuation (Note 24)

SA

69.8

-

dB

Group Delay (Note 25)

GD

-

25.8

-

1/fs

DAC Digital Filter (LPF) + DACANA (Headphone Amplifier):

Frequency Response: 0 to 20.0 kHz

FR

0.12

-

+0.10

dB

Note 23. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.467  fs (@0.006/+0.23 dB)、SB = 0.5465  fsで、各応答は1 kHzを基準にします。

Note 24. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 25. ディジタルフィルタによる演算遅延で、SDTI LchのMSBの取り込みタイミングからアナログ

信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

8-7-2. シャープロールオフフィルタ (SRC Bypass Mode, fs = 96 kHz)

(Ta = 40 to 85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; TVDD = 1.65 to 3.6V; VSS1 = VSS2 = VSS3 =

HPGND = 0 V; fs = 96 kHz; DASD bit = “0”, DASL bit = “0”, SELDAIN bit = “0”, DADFSEL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

DAC Digital Filter (LPF):

Passband

0.003 to +0.24 dB

PB

0

-

44.85

kHz

(Note 26)

6.0 dB

-

48.04

-

kHz

Stopband (Note 26)

SB

52.5

-

kHz

Passband Ripple

PR

0.003

-

+0.24

dB

Stopband Attenuation (Note 27)

SA

69.8

-

dB

Group Delay (Note 28)

GD

-

25.8

-

1/fs

DAC Digital Filter (LPF) + DACANA (Headphone Amplifier):

Frequency Response: 0 to 40.0 kHz

FR

1.69

-

+0.11

dB

Note 26. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.4672  fs (@0.003/+0.24 dB)、SB = 0.547  fsで、各応答は1 kHzを基準にします。

Note 27. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 28. ディジタルフィルタによる演算遅延で、SDTI LchのMSBの取り込みタイミングからアナログ

信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

[AK4331]

018006903-J-00 2018/06

- 17 -

8-7-3. シャープロールオフフィルタ (SRC Bypass Mode, fs = 192 kHz)

(Ta = 40 to 85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; TVDD = 1.65 to 3.6 V; VSS1 = VSS2 = VSS3 =

HPGND = 0 V; fs = 192 kHz; DASD bit = “0”, DASL bit = “0”, SELDAIN bit = “0”, DADFSEL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

DAC Digital Filter (LPF):

Passband

0.002 to +0.24 dB

PB

0

-

89.74

kHz

(Note 29)

6.0 dB

-

96.08

-

kHz

Stopband (Note 29)

SB

104.9

-

kHz

Passband Ripple

PR

0.002

-

+0.24

dB

Stopband Attenuation (Note 30)

SA

69.8

-

dB

Group Delay (Note 31)

GD

-

25.8

-

1/fs

DAC Digital Filter (LPF) + DACANA (Headphone Amplifier):

Frequency Response: 0 to 80.0 kHz

FR

8.23

-

+0.35

dB

Note 29. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.4674  fs (@0.002/+0.24 dB)、SB = 0.5465  fsで、各応答は1 kHzを基準にします。

Note 30. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 31. ディジタルフィルタによる演算遅延で、SDTI LchのMSBの取り込みタイミングからアナログ

信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

[AK4331]

018006903-J-00 2018/06

- 18 -

8-8. DACスローロールオフフィルタ特性 (SRC Bypass Mode)

8-8-1. スローロールオフフィルタ (SRC Bypass Mode, fs = 48 kHz)

(Ta = 40 to 85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; TVDD = 1.65 to 3.6 V; VSS1 = VSS2 = VSS3 =

HPGND = 0 V; fs = 48 kHz; DASD bit = “0”, DASL bit = “1”, SELDAIN bit = “0”, DADFSEL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

DAC Digital Filter (LPF):

Passband

0.07 to +0.005 dB

PB

0

-

8.49

kHz

(Note 32)

3.0 dB

-

20.15

-

kHz

Stopband (Note 32)

SB

42.59

-

kHz

Passband Ripple

PR

0.07

-

+0.005

dB

Stopband Attenuation (Note 33)

SA

72.8

-

dB

Group Delay (Note 34)

GD

-

25.8

-

1/fs

DAC Digital Filter (LPF) + DACANA (Headphone Amplifier):

Frequency Response: 0 to 20.0 kHz

FR

3.21

-

+0.03

dB

Note 32. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.1769  fs (@0.07/+0.005 dB)、SB = 0.887  fsで、各応答は1 kHzを基準にします。

Note 33. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 34. ディジタルフィルタによる演算遅延で、SDTI LchのMSBの取り込みタイミングからアナログ

信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

8-8-2. スローロールオフフィルタ (SRC Bypass Mode, fs = 96 kHz)

(Ta = 40 to 85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; TVDD = 1.65 to 3.6 V; VSS1 = VSS2 = VSS3 =

HPGND = 0 V; fs = 96 kHz; DASD bit = “0”, DASL bit = “1”, SELDAIN bit = “0”, DADFSEL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

DAC Digital Filter (LPF):

Passband

0.07 to +0.006 dB

PB

0

-

17.02

kHz

(Note 35)

3.0 dB

-

40.3

-

kHz

Stopband (Note 35)

SB

85.15

-

kHz

Passband Ripple

PR

0.07

-

+0.006

dB

Stopband Attenuation (Note 36)

SA

72.8

-

dB

Group Delay (Note 37)

GD

-

25.8

-

1/fs

DAC Digital Filter (LPF) + DACANA (Headphone Amplifier):

Frequency Response: 0 to 40.0 kHz

FR

4.84

-

+0.10

dB

Note 35. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.1773  fs (@0.07/+0.006 dB)、SB = 0.887  fsで、各応答は1 kHzを基準にします。

Note 36. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 37. ディジタルフィルタによる演算遅延で、SDTI LchのMSBの取り込みタイミングからアナログ

信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

[AK4331]

018006903-J-00 2018/06

- 19 -

8-8-3. スローロールオフフィルタ (SRC Bypass Mode, fs = 192 kHz)

(Ta = 40 to 85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; TVDD = 1.65 to 3.6 V; VSS1 = VSS2 = VSS3 =

HPGND = 0 V; fs = 192 kHz; DASD bit = “0”, DASL bit = “1”, SELDAIN bit = “0”, DADFSEL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

DAC Digital Filter (LPF):

Passband

0.07 to +0.006 dB

PB

0

-

34.17

kHz

(Note 38)

3.0 dB

-

80.65

-

kHz

Stopband (Note 38)

SB

170.3

-

kHz

Passband Ripple

PR

0.07

-

+0.006

dB

Stopband Attenuation (Note 39)

SA

72.8

-

dB

Group Delay (Note 40)

GD

-

25.8

-

1/fs

DAC Digital Filter (LPF) + DACANA (Headphone Amplifier):

Frequency Response: 0 to 80.0 kHz

FR

11.38

-

+0.35

dB

Note 38. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.178  fs (@0.07/+0.006 dB)、SB = 0.887  fsで、各応答は1 kHzを基準にします。

Note 39. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 40. ディジタルフィルタによる演算遅延で、SDTI LchのMSBの取り込みタイミングからアナログ

信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

[AK4331]

018006903-J-00 2018/06

- 20 -

8-9. DACショートディレイシャープロールオフフィルタ特性 (SRC Bypass Mode)

8-9-1. ショートディレイシャープロールオフフィルタ (SRC Bypass Mode, fs = 48 kHz)

(Ta = 40 to 85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; TVDD = 1.65 to 3.6 V; VSS1 = VSS2 = VSS3 =

HPGND = 0 V; fs = 48 kHz; DASD bit = “1”, DASL bit = “0”, SELDAIN bit = “0”, DADFSEL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

DAC Digital Filter (LPF):

Passband

0.009 to +0.232 dB

PB

0

-

22.41

kHz

(Note 41)

6.0 dB

-

24.15

-

kHz

Stopband (Note 41)

SB

26.23

-

kHz

Passband Ripple

PR

0.009

-

+0.232

dB

Stopband Attenuation (Note 42)

SA

69.8

-

dB

Group Delay (Note 43)

GD

-

5.5

-

1/fs

DAC Digital Filter (LPF) + DACANA (Headphone Amplifier):

Frequency Response: 0 to 20.0 kHz

FR

0.12

-

+0.10

dB

Note 41. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.4669  fs (@0.009/+0.232 dB)、SB = 0.5465  fsで、各応答は1 kHzを基準にします。

Note 42. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 43. ディジタルフィルタによる演算遅延で、SDTI LchのMSBの取り込みタイミングからアナログ

信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

8-9-2. ショートディレイシャープロールオフフィルタ (SRC Bypass Mode, fs = 96 kHz)

(Ta = 40 to 85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; TVDD = 1.65 to 3.6 V; VSS1 = VSS2 = VSS3 =

HPGND = 0 V; fs = 96 kHz; DASD bit = “1”, DASL bit = “0”, SELDAIN bit = “0”, DADFSEL bit = “0”)

Parameter

Symbol

Min.

Typ.

Max.

Unit

DAC Digital Filter (LPF):

Passband

0.004 to +0.238 dB

PB

0

-

44.82

kHz

(Note 44)

6.0 dB

-

48.32

-

kHz

Stopband (Note 44)

SB

52.5

-

kHz

Passband Ripple

PR

0.004

-

+0.238

dB

Stopband Attenuation (Note 45)

SA

69.8

-

dB

Group Delay (Note 46)

GD

-

5.5

-

1/fs

DAC Digital Filter (LPF) + DACANA (Headphone Amplifier):

Frequency Response: 0 to 40.0 kHz

FR

1.69

-

+0.11

dB

Note 44. 通過域、阻止域の周波数はfs (システムサンプリングレート)に比例します。

PB = 0.4669  fs (@0.004/+0.238 dB)、SB = 0.5465  fsで、各応答は1 kHzを基準にします。

Note 45. Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 46. ディジタルフィルタによる演算遅延で、SDTI LchのMSBの取り込みタイミングからアナログ

信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大

+1[1/fs]の誤差を生じる可能性があります。

ページが読み込まれています...

AKM AK4331ECB 仕様

AKM AK4331ECB 仕様

関連論文

その他のドキュメント