2. AKM
  3. AK4377AECB

AKM AK4377AECB 仕様

  • AKM AK4377A データシートの内容を理解しました。この32ビットDACは、高音質と低消費電力を両立した製品で、内蔵ヘッドフォンアンプや複数のデジタルフィルタも備えています。AK4377Aに関するご質問にお答えしますので、お気軽にご質問ください。
  • AK4377Aのヘッドフォンアンプの出力パワーは？
    AK4377Aで使用可能なサンプリング周波数は？
    AK4377Aのデジタルオーディオインタフェースのフォーマットは？
    AK4377Aの動作温度範囲は？
    AK4377Aのパッケージは？
[AK4377A]
018001092-J-01 2018/02
- 1 -
1. 概 要
AK4377Aはグラウンド基準 ヘッドフォンアンプを内蔵した、32ビット高品質ステレオ サウンドオーデ
ィオDACです。新たに開発された32ビットディジタルフィルタにより低歪特性に加えて、広いダイナミ
ックレンジを実現しています。サンプリング周波数は384 kHz まで対応。パッケージには36-pin CSPを
採用し実装基板の省スペース化に貢献いたします。
2. 特 長
1. 高音質ステレオ低消費電力アドバンスド32-bit DAC
- 4種類のディジタルフィルタによる音質選択
- 2種類の動作モード選択 (High Performance Mode / Low Power Mode)
2. グランド基準クラスG ステレオヘッドフォンアンプ
- 出力パワー: 25 mW @ 32Ω,
60 mW @ 16Ω,
- THD+N: 107 dB @ 10mW, R
L
= 32 Ω
106 dB @ 25mW, R
L
= 32 Ω
- S/N: 125 dB
- 出力ノイズレベル: 125 dBV (Analog Volume 14 dB)
- アナログボリューム: +6 ~ 20 dB & Mute, 2 dB Step
- グランドループノイズキャンセル
3. ヘッドフォンアンプ出力: IEC61000-4-2 Level4に準拠したESD耐圧
4. ディジタルオーディオインタフェース
- マスタ/スレーブモード
- サンプリング周波数:
スレーブモード: 8 k, 11.025 k, 12 k, 16 k, 22.05 k, 24 k, 32 k, 44.1 k, 48 k, 64 k, 88.2 k,
96 k, 128 k,176.4 k, 192 kHz, 256 k, 352.8 k, 384 kHz
マスタモード: 8 k, 11.025 k, 12 k, 16 k, 22.05 k, 24 k, 32 k, 44.1 k, 48 k, 64 k, 88.2 k,
96 k, 176.4 k, 192 kHz
- インタフェースフォーマット: 32/24/16-bit I
2
S/MSB justified
5. パワーマネジメント機能
6. PLL
7. 水晶発振器内蔵
8. μP I/F: I
2
C (400 kHz)
9. 動作温度範囲: Ta = 40 ~ 85C
10. 電源電圧:
AVDD (DAC, PLL): 1.7 ~ 1.9 V
CVDD (HP-Amp, Charge Pump): 1.7 ~ 1.9 V
LVDD (LDO2 for Digital Core): 1.7 ~ 1.9 V (built-in LDO)
TVDD (Audio I/F): 1.65 ~ 3.6 V
11. パッケージ: 36-pin CSP (2.56 x 2.74 mm, 0.4 mm pitch)
Low-Power Advanced 32-bit DAC with HP
AK4377A
[AK4377A]
018001092-J-01 2018/02
- 2 -
3. 目 次
1. 概 要................................................................................................................................................. 1
2. 特 長................................................................................................................................................. 1
3. 目 次................................................................................................................................................. 2
4. ブロック図 ......................................................................................................................................... 4
5. ピン配置と機能説明 ........................................................................................................................... 5
■ ピン配置 .............................................................................................................................................. 5
■ 機能説明 .............................................................................................................................................. 6
■ システム上使用しないピンの処理について ....................................................................................... 8
6. 絶対最大定格 ...................................................................................................................................... 9
7. 推奨動作条件 ...................................................................................................................................... 9
8. 電気的特性 ....................................................................................................................................... 10
■ アナログ特性 .................................................................................................................................... 10
■ PLL特性 ............................................................................................................................................. 13
■ チャージポンプ&LDO回路 パワーアップ時間 ............................................................................... 13
■ 電源電流 ............................................................................................................................................ 13
■ DAC シャープロールオフフィルタ (fs = 44.1 kHz) ......................................................................... 15
■ DAC シャープロールオフフィルタ (fs = 96 kHz) ............................................................................ 15
■ DAC シャープロールオフフィルタ (fs = 192 kHz) .......................................................................... 16
■ DAC スローロールオフフィルタ (fs = 44.1 kHz) ............................................................................. 17
■ DAC スローロールオフフィルタ (fs = 96 kHz) ................................................................................ 17
■ DAC スローロールオフフィルタ (fs = 192 kHz) .............................................................................. 18
■ DAC ショートディレイ シャープロールオフフィルタ (fs = 44.1 kHz) ........................................... 19
■ DAC ショートディレイ シャープロールオフフィルタ (fs = 96 kHz) .............................................. 19
■ DAC ショートディレイ シャープロールオフフィルタ (fs = 192 kHz) ............................................ 20
■ DAC ショートディレイ スローロールオフフィルタ (fs = 44.1 kHz) ............................................... 21
■ DAC ショートディレイ スローロールオフフィルタ (fs = 96 kHz) .................................................. 21
■ DAC ショートディレイ スローロールオフフィルタ (fs = 192 kHz) ................................................ 22
■ DC 特性 ............................................................................................................................................. 23
■ タイミング図 (System Clock) ........................................................................................................... 26
■ タイミング図 (Serial Audio I/F) ........................................................................................................ 27
■ タイミング図 (I
2
C Interface) ............................................................................................................. 28
■ タイミング図 (Reset)........................................................................................................................ 28
9. 動作説明 ........................................................................................................................................... 29
■ システムクロック ............................................................................................................................. 29
■ PLL .................................................................................................................................................... 33
■ 入力クロック選択機能 ...................................................................................................................... 33
■ DACMCLK 生成分周器設定 .............................................................................................................. 36
■ 水晶発振器 ........................................................................................................................................ 36
■ DACディジタルフィルタ .................................................................................................................. 37
■ ディジタル ミキシング ..................................................................................................................... 37
■ ディジタルボリューム ...................................................................................................................... 38
■ ヘッドフォンアンプ出力 (HPL/HPR pins) ....................................................................................... 39
■ チャージポンプ & LDO回路 .............................................................................................................. 47
■ シリアルオーディオインタフェース ................................................................................................ 48
■ 電源立ち上げとオペレーションモード ............................................................................................ 49
■ シリアルコントロールインタフェース (I
2
C-bus) ............................................................................. 50
■ コントロールシーケンス .................................................................................................................. 54
■ レジスタマップ ................................................................................................................................. 56
[AK4377A]
018001092-J-01 2018/02
- 3 -
■ 詳細説明 ............................................................................................................................................ 57
10. 外部接続回路例 ................................................................................................................................ 64
11. パッケージ ....................................................................................................................................... 66
■ 外形寸法図 ........................................................................................................................................ 66
■ 材質・メッキ仕様 ............................................................................................................................. 66
■ マーキング ........................................................................................................................................ 67
12. オーダリングガイド ......................................................................................................................... 67
13. 改訂履歴 ........................................................................................................................................... 68
重要な注意事項 ......................................................................................................................................... 69
[AK4377A]
018001092-J-01 2018/02
- 4 -
4. ブロック図
Figure 1. ブロック図
LDO2
I
2
C
Interface
SCL
SDA
for Digital Logic
HPL
HPGND
HPR
Audio
Interface
LRCK
BCLK
SDATA
TVDD
Control
Register
LVDD
VDD12
VSS3
VSS1
CVDD
VSS2
VCOM
PDN
Stereo
DAC
32-bit
Charge
Pump2
CP2A
CN2A
VCC2
for HP-Amp
(Class-G)
CP2B
CN2B
VEE2
VSS4
AVDD
MIX
DATT
DACMCLK
X’tal OSC
XTO
XTI
TESTI1
MCKI
PLL
BCLK
Charge Pump1
& LDO1P/N
CP1
CN1
for DAC
VEE1
RAVDD
RVEE
TESTO
PLLCLK
TESTI2
[AK4377A]
018001092-J-01 2018/02
- 5 -
5. ピン配置と機能説明
■ ピン配置
36-pin CSP (2.56 x 2.74 mm, 0.4 mm pitch)
6
VDD12
SDATA
LVDD
VEE1
CN1
CVDD
5
VSS3
LRCK
PDN
CP1
CP2B
CN2B
4
BCLK
TVDD
TESTI1
VSS2
CP2A
CN2A
3
MCKI
SDA
TESTI2
TESTO
VCC2
VEE2
2
XTO
SCL
VSS4
VSS1
HPGND
HPR
1
XTI
RAVDD
RVEE
AVDD
VCOM
HPL
A
B
C
D
E
F
Top View
6
5
4
3
2
1
F
E
D
C
B
A
Top View
[AK4377A]
018001092-J-01 2018/02
- 6 -
■ 機能説明
No.
Pin Name
I/O
Function
Protection
Diode
Power
Domain
Power Supply
D1
AVDD
-
Analog Power Supply Pin
AVDD
D2
VSS1
-
Analog Ground Pin
F6
CVDD
-
HP-Amp/Charge Pump Power Supply Pin
CVDD
D4
VSS2
-
HP-Amp/Charge Pump Ground Pin
C6
LVDD
-
Digital Core & LDO2 Power Supply Pin
LVDD
A5
VSS3
-
Digital Ground Pin
C2
VSS4
-
Substrate Pin
B4
TVDD
-
Digital I/F Power Supply Pin
TVDD
E1
VCOM
O
Common Voltage Output Pin
This pin must be connected to the VSS1 pin with
a 10 F 50% Ceramic capacitor in series.
(Note 2)
AVDD/
VSS1
A6
VDD12
-
LDO2 (1.2 V) Output Power Supply Pin (Note 1)
This pin must be connected to the VSS3 pin with
a capacitor in series. (Note 2)
LVDD/
VSS1
LVDD
Note 1. VDD12 pinに接続するコンデンサの値は、2.2 F±50% ~ 4.7 F±50%を使用して下さい。
Note 2. VCOM pin、VDD12 pinには負荷を接続しないで下さい。
[AK4377A]
018001092-J-01 2018/02
- 7 -
No.
Pin Name
I/O
Function
Protection
Diode
Power
Domain
Charge Pump & LDO
E3
VCC2
O
Charge Pump Circuit Positive Voltage Output Pin
(CVDD or 1/2*CVDD)
This pin must be connected to the VSS2 pin with a
2.2 F 50% capacitor in series. (Note 4)
CVDD/
VSS2
CVDD
E4
CP2A
O
Positive Charge-Pump Capacitor Terminal 2A Pin
This pin must be connected to the CN2A pin with a
2.2 F 50% capacitor in series.
CVDD/
VSS2
CVDD
F4
CN2A
I
Negative Charge Pump Capacitor Terminal 2A Pin
This pin must be connected to the CP2A pin with a
2.2 F 50% capacitor in series.
CVDD
CVDD
E5
CP2B
O
Positive Charge Pump Capacitor Terminal 2B Pin
This pin must be connected to the CN2B pin with a
2.2 F 50% capacitor in series.
CVDD/
VSS2
CVDD
F5
CN2B
I
Negative Charge Pump Capacitor Terminal 2B Pin
This pin must be connected to the CP2B pin with a
2.2 F 50% capacitor in series.
CVDD
CVDD
F3
VEE2
O
Charge Pump Circuit Negative Voltage
(CVDD or 1/2*CVDD) Output 2 Pin
This pin must be connected to the VSS2 pin with a
2.2 F 50% capacitor in series. (Note 4)
CVDD/
VSS2
D5
CP1
O
Positive Charge Pump Capacitor Terminal 1 Pin
This pin must be connected to the CN1 pin with a
1 F 50% capacitor in series.
CVDD/
VSS2
CVDD
E6
CN1
I
Negative Charge Pump Capacitor Terminal 1 Pin
This pin must be connected to the CP1 pin with a
1 F 50% capacitor in series.
CVDD
CVDD
D6
VEE1
O
Charge Pump Circuit Negative Voltage (CVDD)
Output 1 Pin
This pin must be connected to the VSS2 pin with a
1 F 50% capacitor in series. (Note 4)
CVDD/
VSS2
B1
RAVDD
O
LDO1P (1.5V) Output Pin (Note 3)
This pin must be connected to the VSS1 pin with a
capacitor in series. (Note 4)
AVDD/
VSS1
C1
RVEE
O
LDO1N (1.5V) Output Pin (Note 3)
This pin must be connected to the VSS1 pin with a
capacitor in series. (Note 4)
AVDD/
VSS1
Note 3. RAVDD pinおよびRVEE pinに接続するコンデンサの値は、1.0 F±50% ~ 4.7 F±50%
を使用して下さい。
Note 4. VEE1 pin, VCC2 pin, VEE2 pin, RAVDD pin, RVEE pinには負荷を接続しないで下さい。
[AK4377A]
018001092-J-01 2018/02
- 8 -
No.
Pin Name
I/O
Function
Protection
Diode
Power
Domain
Control Interface
B2
SCL
I
I
2
C Serial Data Clock Pin
TVDD/
VSS3
TVDD
B3
SDA
I/O
I
2
C Serial Data Input/Output Pin
TVDD/
VSS3
TVDD
Audio Interface
A3
MCKI
I
External Master Clock Input Pin
TVDD/
VSS3
TVDD
A1
XTI
I
X’tal Oscillator Input Pin
AVDD/
VSS1
AVDD
A2
XTO
O
X’tal Oscillator Output Pin
AVDD/
VSS1
AVDD
A4
BCLK
I/O
Audio Serial Data Clock Pin
TVDD/
VSS3
TVDD
B5
LRCK
I/O
Frame Sync Clock Pin
TVDD/
VSS3
TVDD
B6
SDATA
I
Audio Serial Data Input Pin
TVDD/
VSS3
TVDD
Analog Output
F1
HPL
O
Lch Headphone-Amp Output Pin
CVDD/
VEE2
CVDD/
VEE2
F2
HPR
O
Rch Headphone-Amp Output Pin
CVDD/
VEE2
CVDD/
VEE2
E2
HPGND
I
Headphone-Amp Ground Loop Noise
Cancellation Pin
-
-
Others
C5
PDN
I
Power down Pin
“L”: Power-down, “H”: Power-up
TVDD/
VSS3
TVDD
C4
TESTI1
I
Test Input Pin
It must be tied “L”.
TVDD/
VSS3
TVDD
D3
TESTO
O
Test Output Pin
AVDD/
VSS1
AVDD
C3
TESTI2
I
Test Input Pin
It must be tied “L”.
TVDD/
VSS3
TVDD
Note 5. SCL pin, SDA pin, MCKI pin, BCLK pin, LRCK pin, SDATA pin, HPGND pin, PDN pin,
TESTI1 pin, TESTI2 pinはフローティングにしないで下さい。
また入出力ピンは適切に処理して下さい。
■ システム上使用しないピンの処理について
システム上使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。
区分
ピン名
設定
Analog
HPL, HPR, XTO
オープン
XTI
オープン (PMOSC bit = “0” 固定)
Digital
TESTO
オープン
MCKI, TESTI1, TESTI2
VSS3に接続
[AK4377A]
018001092-J-01 2018/02
- 9 -
6. 絶対最大定格
(VSS1 = VSS2 = VSS3 = VSS4 = 0 V; Note 7, Note 8)
Parameter
Symbol
Min.
Max.
Unit
Power
Analog
AVDD
0.3
4.3
V
Supplies:
HP-Amp/Charge Pump
CVDD
0.3
4.3
V
(Note 6)
LDO2 for Digital Core
LVDD
0.3
4.3
V
Digital I/F
TVDD
0.3
4.3
V
Input Current, Any Pin Except Supplies
IIN
-
10
mA
Analog Input Voltage (Note 9)
VINA
0.3
AVDD+0.3 or 4.3
V
Digital Input Voltage (Note 10)
VIND
0.3
TVDD+0.3 or 4.3
V
Ambient Temperature (powered applied)
Ta
40
85
C
Storage Temperature
Tstg
65
150
C
Note 6. Charge Pump 1 & 2がパワーダウン時の規定です。Charge Pump 1 & 2がパワーアップ時、AVDD,
CVDDのMax.値は2.15 Vとなります。
Note 7. 電圧は全てグランドピンに対する値です。
Note 8. VSS1, VSS2, VSS3, VSS4 は同じアナロググランドに接続して下さい。
Note 9. XTI pin
入力電圧のmax値は(AVDD+0.3)Vまたは4.3Vのどちらか低い方です。
Note 10. MCKI, BCLK, LRCK, SDATA, SCL, SDA, PDN, TESTI1, TESTI2 pins
入力電圧のmax値は(TVDD+0.3)Vまたは4.3Vのどちらか低い方です。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、通常の動作は
保証されません。
7. 推奨動作条件
(VSS1 = VSS2 = VSS3 = VSS4 = 0 V; Note 11)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Power
Analog
AVDD
1.7
1.8
1.9
V
Supplies
HP-Amp / Charge Pump
CVDD
1.7
1.8
1.9
V
(Note 12)
LDO2 for Digital Core
LVDD
1.7
1.8
1.9
V
Digital I/F
TVDD
1.65
1.8
3.6
V
Note 11. 電圧は全てグランドピンに対する値です。
Note 12. 各電源の立ち上げ/下げシーケンスは以下の通りです。
<Power-up>
1. PDN pin = “L”
2. TVDD, AVDD, LVDD, CVDD
(AVDDは、CVDDと同時若しくは先に立ち上げて下さい
TVDD, LVDDに制約はありません)
3. PDN pin = “H”; 全ての電源が立ち上がってから、パワーダウンを解除してください。
<Power-down>
1. PDN pin = “L”
2. TVDD, AVDD, LVDD, CVDD
(CVDDは、AVDDと同時若しくは先に立ち下げて下さい
TVDD, LVDDに制約はありません)
[AK4377A]
018001092-J-01 2018/02
- 10 -
8. 電気的特性
■ アナログ特性
(特記なき場合は、Ta = 25C; AVDD = CVDD = LVDD = TVDD = 1.8 V; VSS1 = VSS2 = VSS3 = VSS4 =
HPGND = 0 V; Signal Frequency = 1 kHz; 24-bit Data; fs = 44.1 kHz, BCLK = 64 fs; Measurement
Bandwidth = 20 Hz ~ 20 kHz)
<High Performance Mode>
Parameter
Min.
Typ.
Max.
Unit
Stereo DAC Characteristics:
Resolution
-
-
32
Bit
Headphone-Amp Characteristics:
DAC (Stereo) HPL/HPR pins, OVL/R = 0 dB, HPG = 0 dB, R
L
= 32Ω
Output Power
0 dBFS, R
L
= 32Ω, HPG = 0 dB
-
25
-
mW
0 dBFS, R
L
= 32Ω, HPG = 4 dB
-
10
-
mW
R
L
= 16Ω, HPG = 0 dB,
THD+N < 60 dB
-
45
-
mW
R
L
= 16Ω, HPG = +2 dB,
THD+N < 20 dB
-
60
-
mW
Output Level (0 dBFS, R
L
= 32Ω, HPG = 4 dB) (Note 13)
0.52
0.57
0.61
Vrms
THD+N
0 dBFS, RL = 32Ω,
HPG = -4 dB (Po = 10 mW)
fs = 44.1 kHz
BW = 20 kHz
-
107
-
dB
fs = 96 kHz
BW = 40 kHz
-
103
-
dB
fs = 192 kHz
BW = 40 kHz
-
103
-
dB
fin = 10 kHz
fs = 44.1 kHz
BW = 20 kHz
-
103
-
dB
0 dBFS, RL = 32Ω,
HPG = 0 dB (Po = 25 mW)
fs = 44.1 kHz
BW = 20 kHz
-
106
-
dB
0 dBFS, R
L
= 32Ω, OVL/R = 10 dB,
HPG = 0 dB (Po = 2.5 mW)
fs = 44.1 kHz BW
= 20 kHz
-
100
-90
dB
0 dBFS, R
L
= 16Ω,
HPG = -4 dB (Po = 20 mW)
fs = 44.1 kHz
BW = 20 kHz
-
106
-
dB
0 dBFS, R
L
= 600Ω, HPG = +2 dB,
(Po = 2.0 mW @ 1.1 Vrms)
fs = 44.1 kHz
BW = 20 kHz
-
104
-
dB
[AK4377A]
018001092-J-01 2018/02
- 11 -
Parameter
Min.
Typ.
Max.
Unit
Dynamic Range
60 dBFS, A-weighted, HPG = 0 dB
108
116
-
dB
S/N (A-weighted, Noise Gate Enable)
Po = 25 mW, HPG = 0 dB (Data = 0 dBFS / “0” Data)
-
125
-
dB
S/N (A-weighted, Noise Gate Disable)
Po = 25 mW, HPG = 0 dB (Data = 0 dBFS / “0” Data)
108
116
-
dB
Output Noise Level
(Noise Gate Enable, A-weighted)
-
126
-
dBV
Output Noise Level
(Noise Gate Disable, A-weighted, HPG 14 dB)
-
125
-
dBV
Interchannel Isolation
0 dBFS, HPG = 4 dB (Po = 10 mW)
External Impedance = 0.01Ω (Note 14)
External Impedance = 0.1Ω (Note 14)
80
-
100
80
-
-
dB
dB
Interchannel Gain Mismatch
-
0
0.8
dB
Load Resistance
14.4
32
-
Ω
Load Capacitance
-
-
1000
pF
Load Inductance
-
-
0.375
H
PSRR (HPG = 4 dB) (Note 15)
217 Hz
-
85
-
dB
1 kHz
-
85
-
dB
DC-offset (Note 16)
HPG = 0 dB
0.25
0
+0.25
mV
HPG = All Gain
0.4
0
+0.4
mV
Headphone Output Volume Characteristics:
Gain Setting
20
-
+6
dB
Step Width
Gain: +6 ~ 20 dB
1
2
3
dB
Note 13. 出力電圧はAVDDに比例します。Typ. 0.57 Vrms x AVDD / 1.8 V @ヘッドフォンアンプゲイン
= 4 dB.
Note 14. HPGND pin からシステムグランドまでのインピーダンス。
Note 15. 全電源に 100mVpp の正弦波を重畳した場合。
Note 16. HP-Ampパワーアップ後、ゲイン変更、温度ドリフトなしの場合。
Parameter
Value
Unit
ESD耐圧
IEC61000-4-2 Level4, Contact (Note 17)
±8
kV
Note 17. 評価ボード(AKD4377A-SA Rev.0)において、HPL pin, HPR pinに対して測定。
[AK4377A]
018001092-J-01 2018/02
- 12 -
<Low Power Mode>
Parameter
Min.
Typ.
Max.
Unit
Headphone-Amp Characteristics:
DAC(Stereo) HPL/HPR pins, OVL/R = 0 dB, HPG = 0 dB, R
L
= 32Ω
Output Power
0 dBFS, R
L
= 32Ω, HPG = 0 dB,
-
25
-
mW
0 dBFS, R
L
= 32Ω, HPG = 4 dB
-
10
-
mW
R
L
= 16Ω, HPG = 0 dB,
THD+N < 60 dB
-
45
-
mW
R
L
= 16Ω, HPG = +2 dB,
THD+N < 20 dB
-
60
-
mW
Output Level (0 dBFS, R
L
= 32Ω, HPG = 4 dB) (Note 18)
0.52
0.57
0.61
Vrms
THD+N
0 dBFS, R
L
= 32Ω, HPG = 4 dB
(Po = 10 mW)
fs = 44.1 kHz
BW = 20 kHz
-
98
-
dB
0dBFS, R
L
= 16Ω, HPG = 4dB
(Po = 20 mW)
fs = 44.1 kHz
BW = 20 kHz
-
98
-
dB
4dBFS,R
L
= 600Ω,HPG = + 6dB
(Po = 2.0 mW @ 1.1 Vrms)
fs = 44.1 kHz
BW = 20 kHz
-
99
-
dB
Dynamic Range
60 dBFS, A-weighted, HPG = 0 dB
-
113
-
dB
S/N (A-weighted)
Po = 25 mW, HPG = 0 dB (Data = 0 dBFS / “0” Data)
-
113
-
dB
Interchannel Isolation
0 dBFS, HPG = 4 dB (Po = 10 mW)
External Impedance = 0.01Ω (Note 19)
External Impedance = 0.1Ω (Note 19)
80
-
100
80
-
-
dB
dB
Interchannel Gain Mismatch
-
0
0.8
dB
Load Resistance
14.4
32
-
Ω
Load Capacitance
-
-
1000
pF
Load Inductance
-
-
0.375
H
PSRR (HPG = 4 dB) (Note 20)
217 Hz
-
85
-
dB
1 kHz
-
85
-
dB
DC-offset (Note 21)
HPG = 0 dB
0.35
0
+0.35
mV
HPG = All Gain
0.5
0
+0.5
mV
Headphone Output Volume Characteristics:
Gain Setting
20
-
+6
dB
Step Width
Gain: +6 ~ 20 dB
1
2
3
dB
Note 18. 出力電圧はAVDDに比例します。Typ. 0.57 Vrms x AVDD / 1.8 V @ヘッドフォンアンプゲイン
= 4 dB.
Note 19. HPGND pin からシステムグランドまでのインピーダンス。
Note 20. 全電源に 100mVpp の正弦波を重畳した場合。
Note 21. HP-Ampパワーアップ後、ゲイン変更、温度ドリフトなしの場合。
Parameter
Value
Unit
ESD Immunity
IEC61000-4-2 Level4, Contact (Note 22)
±8
kV
Note 22. 評価ボード(AKD4377A-SA Rev.0)において、HPL pin, HPR pinに対して測定。
[AK4377A]
018001092-J-01 2018/02
- 13 -
■ PLL特性
(特記なき場合は、Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V)
Parameter
Min.
Typ.
Max.
Unit
PLL Characteristics
Reference Clock (Figure 11)
0.256
-
3.072
MHz
Output Frequency (PLLCLK) (Figure 11)
44.1 kHz * 256fs * 9
48.0 kHz * 256fs * 9
44.1 kHz * 256fs * 10
48.0 kHz * 256fs * 10
-
-
-
-
101.6064
110.592
112.896
122.880
-
-
-
-
MHz
MHz
MHz
MHz
Lock Time
-
-
2
ms
■ チャージポンプ&LDO回路 パワーアップ時間
(特記なき場合は、Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V)
Parameter
Capacitor
Min.
Typ.
Max.
Unit
Block power up time
CP1 (Note 23)
1 F @ VEE1
-
-
6.5
ms
CP2 (Class-G) (Note 23, Note 24)
2.2 F @ VEE2
-
-
4.5
ms
LDO1P (Note 25)
1 F @ RAVDD
-
-
1
ms
LDO1N
(Note 25)
1 F @ RVEE
-
-
1
ms
LDO2
(Note 23)
2.2 F @ VDD12
-
-
1
ms
Note 23.
パワーアップ時間は固定値であり、コンデンサの値に影響されません。
Note 24. CP2がパワーアップ時、Class-Gは1/2VDDモードで動作しますので、パワーアップ時間は
-1/2CVDD に到達するまでの時間を規定しています。
Note 25. パワーアップ時間は、コンデンサの値に比例します。
例えば、RVEE pinに2.2uFのコンデンサを接続した場合、LDO1Nのパワーアップ時間は
2.2ms(max.)になります。
■ 電源電流
(特記なき場合は、Ta = 25C; AVDD = CVDD = LVDD = TVDD = 1.8 V; VSS1 = VSS2 = VSS3 = VSS4 =
HPGND = 0 V, BCLK = 64fs; Slave Mode, No Data input, R
L
=32Ω)
Parameter
Min.
Typ.
Max.
Unit
Power Supply Current:
Power Up (PDN pin = “H”, All Circuits Power-up) (Note 26)
AVDD+ CVDD + LVDD + TVDD
-
23
-
mA
Power Up (PDN pin = “H”, DAC+HP-amp Power-Up, PLL & X’tal OSC Power Down) (Note 27)
AVDD+ CVDD + LVDD + TVDD
-
20
30
mA
Power Down (PDN pin = “L”)
AVDD + CVDD + LVDD + TVDD
-
0
10
A
Note 26. DAC, HP-Amp, PLL, X’tal OSC 全てPower-up時
Note 27. 全てのディジタル入力ピンをTVDD または VSS3に固定した時の値です。
[AK4377A]
018001092-J-01 2018/02
- 14 -
■ モード別の消費電流
(Ta = 25C; AVDD = CVDD = LVDD = TVDD = 1.8 V; VSS1 = VSS2 = VSS3 = VSS4 = 0 V; MCKI = 256fs,
BCLK = 64fs; Slave Mode, No data input, R
L
=32Ω, X’tal OSC Power-down)
<High Performance Mode>
AVDD
[mA]
CVDD
[mA]
LVDD
[mA]
TVDD
[mA]
Total Power
[mW]
DAC → HP (fs = 44.1 kHz)
8.58
11.54
0.47
0.02
37.10
DAC → HP (fs = 96 kHz)
8.68
11.64
0.57
0.02
37.64
DAC → HP (fs = 192 kHz)
8.68
11.64
0.62
0.02
37.73
<Low Power Mode>
AVDD
[mA]
CVDD
[mA]
LVDD
[mA]
TVDD
[mA]
Total Power
[mW]
DAC → HP (fs = 44.1 kHz)
3.23
4.03
0.36
0.02
13.75
[AK4377A]
018001092-J-01 2018/02
- 15 -
■ DAC シャープロールオフフィルタ (fs = 44.1 kHz)
(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; fs = 44.1 kHz;
DASD bit = “0”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter(LPF):
Passband
0.006 ~ +0.124 dB
PB
0
-
20.42
kHz
(Note 28)
6.0 dB
-
22.05
-
kHz
Stopband (Note 28)
SB
24.1
-
-
kHz
Passband Ripple
PR
0.006
-
+0.124
dB
Stopband Attenuation (Note 29)
SA
69.9
-
-
dB
Group Delay (Note 30)
GD
-
26
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ High performance mode:
Frequency Response: 0 ~ 20.0 kHz
FR
0.12
-
+0.03
dB
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ Low power mode:
Frequency Response: 0 ~ 20.0 kHz
FR
0.68
-
+0.03
dB
Note 28. 通過域、阻止域の周波数は fs (システムサンプリングレート)に比例します。
PB = 0.4630 x fs (@0.006/+0.124 dB), SB = 0.5465 x fsで、各応答は1kHzを基準にします。
Note 29. Stopband Attenuation 記載値の帯域は、SB からfs までです。
Note 30. ディジタルフィルタによる演算遅延で、SDATA Lch の MSBの取り込みタイミングからアナロ
グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大
+1[1/fs] の誤差を生じる可能性があります。
■ DAC シャープロールオフフィルタ (fs = 96 kHz)
(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; fs = 96 kHz;
DASD bit = “0”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter(LPF):
Passband
0.003 ~ +0.127 dB
PB
0
-
44.4
kHz
(Note 31)
6.0 dB
-
48.01
-
kHz
Stopband (Note 31)
SB
52.5
-
-
kHz
Passband Ripple
PR
0.003
-
+0.127
dB
Stopband Attenuation (Note 32)
SA
69.9
-
-
dB
Group Delay (Note 33)
GD
-
26
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ High performance mode:
Frequency Response: 0 ~ 40.0 kHz
FR
0.72
-
+0.11
dB
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ Low power mode:
Frequency Response: 0 ~ 40.0 kHz
FR
2.18
-
+0.10
dB
Note 31. 通過域、阻止域の周波数は fs (システムサンプリングレート)に比例します。
PB = 0.4625 x fs (@0.003/+0.127 dB), SB = 0.547 x fsで、各応答は1kHzを基準にします。
Note 32. Stopband Attenuation 記載値の帯域は、SB からfs までです。
Note 33. ディジタルフィルタによる演算遅延で、SDATA Lch の MSBの取り込みタイミングからアナロ
グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大
+1[1/fs] の誤差を生じる可能性があります。
[AK4377A]
018001092-J-01 2018/02
- 16 -
■ DAC シャープロールオフフィルタ (fs = 192 kHz)
(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; fs = 192 kHz;
DASD bit = “0”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter(LPF):
Passband
0.002 ~ +0.13 dB
PB
0
-
88.94
kHz
(Note 34)
6.0 dB
-
96.01
-
kHz
Stopband (Note 34)
SB
105
-
-
kHz
Passband Ripple
PR
0.002
-
+0.13
dB
Stopband Attenuation (Note 35)
SA
69.9
-
-
dB
Group Delay (Note 36)
GD
-
26
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ High performance mode:
Frequency Response: 0 ~ 80.0 kHz
FR
2.90
-
+0.35
dB
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ Low power mode:
Frequency Response: 0 ~ 80.0 kHz
FR
6.42
-
+0.35
dB
Note 34. 通過域、阻止域の周波数は fs (システムサンプリングレート)に比例します。
PB = 0.4538 x fs (@0.002/+0.13 dB), SB = 0.5469 x fsで、各応答は1kHzを基準にします。
Note 35. Stopband Attenuation 記載値の帯域は、SB からfs までです。
Note 36. ディジタルフィルタによる演算遅延で、SDATA Lch の MSBの取り込みタイミングからアナロ
グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大
+1[1/fs] の誤差を生じる可能性があります。
[AK4377A]
018001092-J-01 2018/02
- 17 -
■ DAC スローロールオフフィルタ (fs = 44.1 kHz)
(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; fs = 44.1 kHz;
DASD bit = “0”, DASL bit = “1”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter(LPF):
Passband
0.07 ~ +0.006 dB
PB
0
-
7.7
kHz
(Note 37)
3.0 dB
-
18.34
-
kHz
Stopband (Note 37)
SB
39.1
-
-
kHz
Passband Ripple
PR
0.07
-
+0.006
dB
Stopband Attenuation (Note 38)
SA
72.8
-
-
dB
Group Delay (Note 39)
GD
-
26
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ High performance mode:
Frequency Response: 0 ~ 20.0 kHz
FR
4.44
-
+0.03
dB
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ Low power mode:
Frequency Response: 0 ~ 20.0 kHz
FR
5.00
-
+0.03
dB
Note 37. 通過域、阻止域の周波数は fs (システムサンプリングレート)に比例します。
PB = 0.1746 fs (@0.07/+0.006 dB), SB = 0.887 x fsで、各応答は1kHzを基準にします。
Note 38. Stopband Attenuation 記載値の帯域は、SB からfs までです。
Note 39. ディジタルフィルタによる演算遅延で、SDATA Lch の MSBの取り込みタイミングからアナロ
グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大
+1[1/fs] の誤差を生じる可能性があります。
■ DAC スローロールオフフィルタ (fs = 96 kHz)
(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; fs = 96 kHz; DASD bit =
“0”, DASL bit = “1”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.07 dB ~ +0.007 dB
PB
0
-
16.76
kHz
(Note 40)
3.0 dB
-
39.9
-
kHz
Stopband (Note 40)
SB
85.2
-
-
kHz
Passband Ripple
PR
0.07
-
+0.007
dB
Stopband Attenuation (Note 41)
SA
72.8
-
-
dB
Group Delay (Note 42)
GD
-
26
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ High performance mode:
Frequency Response: 0 ~ 40.0 kHz
FR
4.00
-
+0.10
dB
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ Low power mode:
Frequency Response: 0 ~ 40.0 kHz
FR
5.46
-
+0.10
dB
Note 40. 通過域、阻止域の周波数は fs (システムサンプリングレート)に比例します。
PB = 0.1746 fs (@0.07/+0.007 dB), SB = 0.887 x fsで、各応答は1kHzを基準にします。
Note 41. Stopband Attenuation 記載値の帯域は、SB からfs までです。
Note 42. ディジタルフィルタによる演算遅延で、SDATA Lch の MSBの取り込みタイミングからアナロ
グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大
+1[1/fs] の誤差を生じる可能性があります。
[AK4377A]
018001092-J-01 2018/02
- 18 -
■ DAC スローロールオフフィルタ (fs = 192 kHz)
(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; fs = 192 kHz;
DASD bit = “0”, DASL bit = “1”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.07 dB ~ +0.007 dB
PB
0
-
33.56
kHz
(Note 43)
3.0 dB
-
79.9
-
kHz
Stopband (Note 43)
SB
170.3
-
-
kHz
Passband Ripple
PR
0.07
-
+0.007
dB
Stopband Attenuation (Note 44)
SA
72.8
-
-
dB
Group Delay (Note 45)
GD
-
26
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ High performance mode:
Frequency Response: 0 ~ 80.0 kHz
FR
6.00
-
+0.35
dB
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ Low power mode:
Frequency Response: 0 ~ 80.0 kHz
FR
9.47
-
+0.35
dB
Note 43. 通過域、阻止域の周波数は fs (システムサンプリングレート)に比例します。
PB = 0.1748 fs (@0.07/+0.007 dB), SB = 0.887 x fsで、各応答は1kHzを基準にします。
Note 44. Stopband Attenuation 記載値の帯域は、SB からfs までです。
Note 45. ディジタルフィルタによる演算遅延で、SDATA Lch の MSBの取り込みタイミングからアナロ
グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大
+1[1/fs] の誤差を生じる可能性があります。
[AK4377A]
018001092-J-01 2018/02
- 19 -
■ DAC ショートディレイ シャープロールオフフィルタ (fs = 44.1 kHz)
(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; fs = 44.1 kHz;
DASD bit = “1”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.008 ~ +0.126 dB
PB
0
-
20.4
kHz
(Note 46)
6.0 dB
-
22.18
-
kHz
Stopband (Note 46)
SB
24.1
-
-
kHz
Passband Ripple
PR
0.008
-
+0.126
dB
Stopband Attenuation (Note 47)
SA
56.4
-
-
dB
Group Delay (Note 48)
GD
-
5.5
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ High performance mode:
Frequency Response: 0 ~ 20.0 kHz
FR
0.12
-
+0.03
dB
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ Low power mode:
Frequency Response: 0 ~ 20.0 kHz
FR
0.68
-
+0.03
dB
Note 46. 通過域、阻止域の周波数は fs (システムサンプリングレート)に比例します。
PB = 0.4626 fs (@0.008/+0.126 dB), SB = 0.5465 fsで、各応答は1kHzを基準にします。
Note 47. Stopband Attenuation 記載値の帯域は、SB からfs までです。
Note 48. ディジタルフィルタによる演算遅延で、SDATA Lch の MSBの取り込みタイミングからアナロ
グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大
+1[1/fs] の誤差を生じる可能性があります。
■ DAC ショートディレイ シャープロールオフフィルタ (fs = 96 kHz)
(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; fs = 96 kHz;
DASD bit = “1”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.003 ~ +0.132 dB
PB
0
-
44.4
kHz
(Note 49)
6.0 dB
-
48.28
-
kHz
Stopband (Note 49)
SB
52.5
-
-
kHz
Passband Ripple
PR
0.003
-
+0.132
dB
Stopband Attenuation (Note 50)
SA
56.4
-
-
dB
Group Delay (Note 51)
GD
-
5.5
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ High performance mode:
Frequency Response: 0 ~ 40.0 kHz
FR
0.90
-
+0.11
dB
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ Low power mode:
Frequency Response: 0 ~ 40.0 kHz
FR
2.36
-
+0.10
dB
Note 49. 通過域、阻止域の周波数は fs (システムサンプリングレート)に比例します。
PB = 0.4625 fs (@0.003/+0.132 dB), SB = 0.5465 fsで、各応答は1kHzを基準にします。
Note 50. Stopband Attenuation 記載値の帯域は、SB からfs までです。
Note 51. ディジタルフィルタによる演算遅延で、SDATA Lch の MSBの取り込みタイミングからアナロ
グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大
+1[1/fs] の誤差を生じる可能性があります。
[AK4377A]
018001092-J-01 2018/02
- 20 -
■ DAC ショートディレイ シャープロールオフフィルタ (fs = 192 kHz)
(Ta = 40 ~ 85C; AVDD = CVDD = LVDD = 1.7 ~ 1.9 V; TVDD = 1.65 ~ 3.6 V; fs = 192 kHz;
DASD bit = “1”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.001 ~ +0.135 dB
PB
0
-
88.8
kHz
(Note 52)
6.0 dB
-
96.57
-
kHz
Stopband (Note 52)
SB
105
-
-
kHz
Passband Ripple
PR
0.001
-
+0.135
dB
Stopband Attenuation (Note 53)
SA
56.4
-
-
dB
Group Delay (Note 54)
GD
-
5.5
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ High performance mode:
Frequency Response: 0 ~ 80.0 kHz
FR
3.00
-
+0.36
dB
DAC Digital Filter (LPF) + DACANA (Headphone-Amp) @ Low power mode:
Frequency Response: 0 ~ 80.0 kHz
FR
6.52
-
+0.35
dB
Note 52. 通過域、阻止域の周波数は fs (システムサンプリングレート)に比例します。
PB = 0.4625 fs (@0.001/+0.135 dB), SB = 0.5469 fsで、各応答は1kHzを基準にします。
Note 53. Stopband Attenuation 記載値の帯域は、SB からfs までです。
Note 54. ディジタルフィルタによる演算遅延で、SDATA Lch の MSBの取り込みタイミングからアナロ
グ信号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大
+1[1/fs] の誤差を生じる可能性があります。
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
ページを読み込んでいます...
/