AKM AK4332ECB 仕様

  • こんにちは!AKM AK4332 モノラルDACのデータシートを読み終えました。このデバイスの高音質、低消費電力、多様なデジタル入力対応など、様々な機能や仕様についてご質問にお答えできます。お気軽にご質問ください!
  • AK4332の電源電圧は?
    AK4332のサンプリング周波数は?
    AK4332のデジタルフィルタの種類は?
    AK4332のパッケージは?
    AK4332の消費電力は?
[AK4332]
019003761-J-00 2019/04
- 1 -
1.
AK4332はグランド基準モノラルヘッドフォンアンプを内蔵した、32ビットモノラルアドバンスドオー
ディオDACです。4種類32ビットディジタルフィルタを内蔵し、低歪特性に加えて、広いダイナミ
クレンジを実現つつ、超低消費電力で動作します。ディジタル入力PCMデータ, PDMデータ, DSD
ータに対応しています。パッケージに30-pin CSPを採用実装基板の省スペース化に貢献いたします
2.
1. 高音質モノラル低消費電力アドバンスド32-bit DAC
- 4種類のディジタルフィルタによる音質選 (PCM Mode)
- ショートディレイシャープロールオフ, GD = 5.5 / fs
- ショートディレイスローロールオフ, GD = 4.5 / fs
- シャープロールオフ
- スローロールオ
2. グランド基準Class-Gモノラルヘッドフォンアンプ
- 出力パワー: 88 mW @ 8Ω
- THD+N: 101 dB
- S/N: 109 dB
- 出力ノイズレベ: 114 dBV (Analog Volume = 10 dB)
- アナログボリューム: +4 to 10 dB, 2 dB Step
- グランドループノイズキャンセル
3. 低消費電力: 2.8 mW
4. ディジタルオーディオインタフェース
- PCMインタフェースフォーマット: 32/24/16-bit I
2
S/MSB justified
マスタ/スレーブモード
サンプリング周波
8 k, 11.025 k, 12 k, 16 k, 22.05 k, 24 k, 32 k, 44.1 k, 48 k, 64 k, 88.2 k, 96 k, 128 k,
176.4 k, 192 kHz
- PDM 1-bit インタフェー
- DSD64 インタフェース
5. パワーマネジメント機能
6. PLL
7. μP インタフェース: I
2
C-bus (400 kHz)
8. 動作温度範囲: Ta = 40 to +85 C
9. 電源電圧:
AVDD (DAC, PLL): 1.7 to 1.9 V
CVDD (Headphone Amplifier, Charge Pump): 1.7 to 1.9 V
LVDD (Digital Interface & LDO2 for Digital Core): 1.7 to 1.9 V (built-in LDO)
10. パッケージ: 30-pin CSP (2.371 mm × 1.971 mm, 0.4 mmピッチ)
AK4332
Low-Power Advanced 32-bit Mono DAC with HP
[AK4332]
019003761-J-00 2019/04
- 2 -
3.
1. ...................................................................................................................................................... 1
2. ...................................................................................................................................................... 1
3. ...................................................................................................................................................... 2
4. ブロック図 ............................................................................................................................................... 4
5. ピン配置と機能説明 ................................................................................................................................ 5
5-1. ピン配置 ........................................................................................................................................... 5
5-2. 機能説明 ........................................................................................................................................... 6
5-3. システム上使用しないピンの処理について ..................................................................................... 8
6. 絶対最大定 ........................................................................................................................................... 9
7. 推奨動作条 ........................................................................................................................................... 9
8. 電気的特性 ............................................................................................................................................. 10
8-1. DACアナログ特性 (PCM Mode) .................................................................................................... 10
8-2. DACアナログ特性 (PDM 1-bit / DSD Mode) ................................................................................ 12
8-3. PLL特性 .......................................................................................................................................... 13
8-4. チャージポンプ&LDO回路 ワーアップ時 ............................................................................... 13
8-5. 電源電流 ......................................................................................................................................... 14
8-6. モード別の消費電流 ....................................................................................................................... 14
8-7. DACシャープロールオフフィルタ特性.......................................................................................... 15
8-8. DACスローロールオフフィルタ特性 ............................................................................................. 17
8-9. DACショートディレイシャープロールオフフィルタ特性 ............................................................ 19
8-10. DACョートディレイスローロールオフフィルタ特 .............................................................. 21
8-11. PDM フィルタ 特性 ...................................................................................................................... 23
8-12. DC特性 ......................................................................................................................................... 24
8-13. スイッチング特性 ......................................................................................................................... 25
8-14. タイミング図 (ステムクロッ) ............................................................................................... 29
8-15. タイミング図 (リアルオーディオインタフェース) .................................................................. 30
8-16. タイミング図 (I
2
C-bus インタフェース) ...................................................................................... 33
8-17. タイミング図 (Reset) ................................................................................................................... 33
9. 動作説明 ................................................................................................................................................ 34
9-1. ディジタルデータ入 (PCM ModePDM 1-bit Mode / DSD Mode) ........................................... 34
9-2. システムクロック ........................................................................................................................... 35
9-3. マスターカウンタ同期コントロール.............................................................................................. 40
9-4. PLL ................................................................................................................................................. 41
9-5. DACディジタルフィルタ ............................................................................................................... 46
9-6. ディジタルボリュー ................................................................................................................... 47
9-7. ヘッドフォンアンプ出力 (HPOUT pin) .......................................................................................... 48
9-8. チャージポンプ & LDO回路 ........................................................................................................... 53
9-9. シリアルオーディオインタフェース.............................................................................................. 54
9-10. PDM号フルスケール (FS)検出機能 .......................................................................................... 58
9-11. シリアルコントロールインタフェース (I
2
C-bus) ........................................................................ 59
9-12. コントロールシーケンス .............................................................................................................. 63
9-13. レジスタマップ ............................................................................................................................ 69
9-14. 詳細説明 ....................................................................................................................................... 70
10. 外部接続回路例 .................................................................................................................................... 78
11. パッケー ........................................................................................................................................... 80
11-1. 外形寸法 .................................................................................................................................... 80
11-2. 材質・メッキ仕様 ......................................................................................................................... 80
11-3. マーキン .................................................................................................................................... 81
12. オーダリングガイド ............................................................................................................................ 81
[AK4332]
019003761-J-00 2019/04
- 3 -
13. 改訂履歴 .............................................................................................................................................. 82
重要な注意事項 ...................................................................................................................................... 82
[AK4332]
019003761-J-00 2019/04
- 4 -
4. ブロック図
Figure 1. AK4332ブロック図
ΔΣ
Modulator
LDO2
I
2
C
Interface
for Digital Logic
HPOUT
LRCK
BCLK/DSDCLK
SDTI/PDMDI
Control
Register
LVDD
VDD12
VSS1
VSS2
VCOM
PDN
AVDD
DVOL
DACMCLK
MCKI/
PDMCLK
TESTI2
PLL
BCLK
Charge Pump1
& LDO1P/N
CP1
CN1
for DAC
VEE1
RAVDD
RVEE
CVDD
Digital
Filter
TESTO
PCM
Data
Interface
SCF
Headphone
Amplifier
PDM
Filter
HPGND
PDM
Data
Interface
PDM
Filter2
MIX
DSD
Data
Interface
DSD
Data
Interface
Charge
Pump2
CP2A
CN2A
VCC2
for Headphone Amplifier
(Class-G)
CP2B
CN2B
VEE2
TESTI1
[AK4332]
019003761-J-00 2019/04
- 5 -
5. ピン配置と機能説明
5-1. ピン配置
30-pin CSP
6
VDD12
CN1
CP1
CVDD
CN2B
5
VSS2
VEE1
BCLK/
DSDCLK
CP2B
CN2A
4
LVDD
LRCK
TESTI1
CP2A
VEE2
3
MCKI/
PDMCLK
SDA
TESTI2
VCC2
HPOUT
2
SDTI/
PDMDI
SCL
PDN
VSS1
HPGND
1
TESTO
RVEE
RAVDD
AVDD
VCOM
A
B
C
D
E
Top View
5
4
3
2
1
E
D
C
B
A
Top View
6
[AK4332]
019003761-J-00 2019/04
- 6 -
5-2. 機能説明
No.
Pin Name
I/O
Function
Protection
Diode
Power
Domain
Power Supply
D1
AVDD
-
Analog Power Supply Pin
-
AVDD
D2
VSS1
-
Ground1 Pin
-
-
D6
CVDD
-
Headphone Amplifier / Charge Pump
Power Supply Pin
-
CVDD
A5
VSS2
-
Ground2 Pin
-
-
A4
LVDD
-
Digital Interface & LDO2 Power Supply Pin
-
LVDD
E1
VCOM
O
Common Voltage Output Pin
Connect a 2.2 μF 50% capacitor from this pin
to VSS1 pin. (Note 2)
AVDD/
VSS1
-
A6
VDD12
-
LDO2 (1.2 V) Output Power Supply Pin (Note 1)
Connect a capacitor from this pin to VSS2 pin.
(Note 2)
LVDD/
VSS2
LVDD
Note 1. VDD12 pinに接続するコンデンサの値は、2.2 µF ±50% to 4.7µF ±50%を使用して下さい。
Note 2. VCOM pinVDD12 pinは負荷を接続しないで下さい。
[AK4332]
019003761-J-00 2019/04
- 7 -
No.
Pin Name
I/O
Function
Protection
Diode
Power
Domain
Charge Pump & LDO
D3
VCC2
O
Charge Pump Circuit Positive Voltage
(CVDD or 1/2 × CVDD) Output Pin
Connect a 2.2 μF ±50% capacitor from this pin to
VSS2 pin. (Note 3)
CVDD/
VSS2
CVDD
D4
CP2A
O
Positive Charge Pump Capacitor Terminal 2A Pin
Connect a 2.2 μF ±50% capacitor from this pin to
CN2A pin.
CVDD/
VSS2
CVDD
E5
CN2A
I
Negative Charge Pump Capacitor Terminal 2A Pin
Connect a 2.2 μF ±50% capacitor from this pin to
CP2A pin.
CVDD
CVDD
D5
CP2B
O
Positive Charge Pump Capacitor Terminal 2B Pin
Connect a 2.2 μF ±50% capacitor from this pin to
CN2B pin.
CVDD/
VSS2
CVDD
E6
CN2B
I
Negative Charge Pump Capacitor Terminal 2B Pin
Connect a 2.2 μF ±50% capacitor from this pin to
CP2B pin.
CVDD
CVDD
E4
VEE2
O
Charge Pump Circuit Negative Voltage
(CVDD or 1/2 × CVDD) Output 2 Pin
Connect a 2.2 μF ±50% capacitor from this pin to
VSS2 pin. (Note 3)
CVDD/
VSS2
-
C6
CP1
O
Positive Charge Pump Capacitor Terminal 1 Pin
Connect a 2.2 μF ±50% capacitor from this pin to
CN1 pin.
CVDD/
VSS2
CVDD
B6
CN1
I
Negative Charge Pump Capacitor Terminal 1 Pin
Connect a 2.2 μF ±50% capacitor from this pin to
CP1 pin.
CVDD
CVDD
B5
VEE1
O
Charge Pump Circuit Negative Voltage (CVDD)
Output 1 Pin
Connect a 2.2 μF ±50% capacitor from this pin to
VSS2 pin. (Note 3)
CVDD/
VSS2
-
C1
RAVDD
O
LDO1P (1.5 V) Output Pin (Note 3)
Connect capacitor from this pin to VSS1 pin.
(Note 4)
AVDD/
VSS1
-
B1
RVEE
O
LDO1N (1.5 V) Output Pin (Note 3)
Connect capacitor from this pin to VSS1 pin.
(Note 4)
AVDD/
VSS1
-
Note 3. VEE1 pin, VCC2 pin, VEE2 pin, RAVDD pin, RVEE pinには負荷を接続しないで下さい。
Note 4. RAVDD pinおよRVEE pinに接続するコンデンサの値は、1.0 µF ±50% to 4.7 µF ±50%を使用
して下さい。
[AK4332]
019003761-J-00 2019/04
- 8 -
No.
Pin Name
I/O
Function
Protection
Diode
Power
Domain
Control Interface
B2
SCL
I
I
2
C Serial Data Clock Pin
LVDD/
VSS2
LVDD
B3
SDA
I/O
I
2
C Serial Data Input/Output Pin
LVDD/
VSS2
LVDD
Audio Interface
A3
MCKI
I
External Master Clock Input Pin in PCM Mode
(PDM bit = “0”)
LVDD/
VSS2
LVDD
PDMCLK
I
PDM Clock Pin in PDM 1-bit Mode
(PDM bit = “1” & PDMMODE bit = “0”)
C5
BCLK
I/O
Audio Serial Data Clock Pin in PCM Mode
(PDM bit = “0”)
LVDD/
VSS2
LVDD
DSDCLK
I
DSD Clock Pin in DSD Mode
(PDM bit = “1” & PDMMODE bit = “1”)
B4
LRCK
I/O
Frame Sync Clock Pin in PCM Mode
LVDD/
VSS2
LVDD
A2
SDTI
I
Audio Serial Data Input Pin in PCM Mode
(PDM bit = “0”)
LVDD/
VSS2
LVDD
PDMDI
I
PDM Data Input Pin in PDM 1-bit Mode and
DSD Mode
(PDM bit = “1”)
Analog Output
E3
HPOUT
O
Headphone Amplifier Output Pin
CVDD/
VEE2
CVDD/
VEE2
E2
HPGND
I
Headphone Amplifier Ground Loop Noise
Cancellation Pin
CVDD
-
Others
C2
PDN
I
Power down Pin
“L”: Power-down, “H”: Power-Up
LVDD/
VSS2
LVDD
C4
TESTI1
I
TEST Input 1 Pin
It must be tied “L”.
LVDD
VSS2
LVDD
C3
TESTI2
I
TEST Input 2 Pin
It must be tied “L”.
LVDD/
VSS2
LVDD
A1
TESTO
O
TEST Output Pin
AVDD/
VSS1
AVDD
Note 5. SCL pin, SDA pin, MCKI/PDMCLK pin, BCLK/DSDCLK pin, LRCK pin, SDTI/PDMDI pin,
HPGND pin, PDN pin, TESTI1 pin, TESTI2 pinフローティングにしないで下さい
5-3. システム上使用しないピンの処理について
システム上使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。
Classification
Pin Name
Setting
Digital
MCKI/PDMCLK, BICK/DSDCLK,
LRCK, TESTI1, TESTI2
Connect to VSS2
TESTO
Open
[AK4332]
019003761-J-00 2019/04
- 9 -
6. 絶対最大定格
(VSS1 = VSS2 = 0 V; Note 6, Note 8)
Parameter
Symbol
Min.
Max.
Unit
Power
Supplies:
(Note 7)
Analog
AVDD
0.3
4.3
V
Headphone Amplifier /
Charge Pump
CVDD
0.3
4.3
V
Digital Interface
& LDO2 for Digital Core
LVDD
0.3
4.3
V
Input Current, Any Pin Except Supplies
IIN
-
±10
mA
Digital Input Voltage (Note 9)
VIND
0.3
LVDD+0.3 or 4.3
V
Ambient Temperature (powered applied)
Ta
40
+85
C
Storage Temperature
Tstg
65
+150
C
Note 6. 電源は全てグランドピンに対する値です。
Note 7. Charge pump 1 & 2がパワーダウン時の規定です。Charge pump 1 & 2がパワーアップ時AVDD
CVDDMax.2.15 Vなります。
Note 8. VSS1VSS2は同じアナロググランドに接続して下さい。
Note 9. MCKI/PDMCLK, BCLK/DSDCLK, LRCK, SDTI/PDMDI, SCL, SDA, PDN, TESTI1, TESTI2 pins
入力電圧のMax.値は (LVDD+0.3) Vまたは4.3 Vのどちらか低い方です。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また、通常の動作は
保証されません
7. 推奨動作条件
(VSS1 = VSS2 = 0 V; Note 10)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Power
Supplies:
(Note 11)
Analog
AVDD
1.7
1.8
1.9
V
Headphone Amplifier /
Charge Pump
CVDD
1.7
1.8
1.9
V
Digital Interface
& LDO2 for Digital Core
LVDD
1.7
1.8
1.9
V
Note 10. 電源は全てグランドピンに対する値です
Note 11. 各電源の立ち上/下げシーケンスは以下の通りです。
<パワーアッ>
1. PDN pin = L”
2. LVDDAVDDCVDDを供給 (AVDDは、CVDDと同時若しくは先に立ち上げて下さいLVDD
に制約はありません)
3. PDN pin = H”; 全ての電源が立ち上がってから、パワーダウンを解除して下さい。
<パワーダウ>
1. PDN pin = L”
2. LVDDAVDDCVDD を供給停(CVDDは、AVDDと同時若しくは先に立ち下げて下さい
LVDDに制約はありません)
[AK4332]
019003761-J-00 2019/04
- 10 -
8. 電気的特性
8-1. DACアナログ特性 (PCM Mode)
(特記なき場合は、Ta = +25C; AVDD = CVDD = LVDD = 1.8 V; VSS1 = VSS2 = HPGND = 0 V; Signal
Frequency = 1 kHz; 24-bit Data; fs = 48 kHz, BCLK = 64fs; Measurement Bandwidth = 20 Hz to 20 kHz,
OVC = 0 dB, R
L
= 32Ω)
Parameter
Min.
Typ.
Max.
Unit
DAC Characteristics:
Resolution
-
-
32
Bits
Headphone-Amp Characteristics: DAC (Mono) HPOUT pins
Output Power
0 dBFS, R
L
= 32Ω, HPG = 0 dB
-
24
-
mW
R
L
= 16Ω, HPG = +2 dB, THD+N < 60 dB
-
50
-
mW
R
L
= 8Ω, HPG = +2 dB, THD+N < 20 dB
-
88
-
mW
Output Level (0 dBFS, R
L
= 32Ω, HPG = 4 dB) (Note 12)
0.51
0.55
0.60
Vrms
THD+N
0 dBFS, R
L
= 32Ω, HPG = 0 dB
fs = 48 kHz
BW = 20 kHz
-
101
-
dB
0 dBFS, R
L
= 32Ω, HPG = 4 dB
fs = 48 kHz
BW = 20 kHz
-
100
90
dB
fs = 96 kHz
BW = 40 kHz
-
97
-
dB
fs = 192 kHz
BW = 40 kHz
-
97
-
dB
60 dBFS, R
L
= 32Ω, HPG = 4 dB
fs = 48 kHz
BW = 20 kHz
-
44
-
dB
fs = 96 kHz
BW = 40 kHz
-
40
-
dB
fs = 192 kHz
BW = 40 kHz
-
40
-
dB
Note 12. 出力電圧はAVDDに比例します。
Typ. 0.55 Vrms x AVDD / 1.8 V @ッドフォンアンプゲイ = 4 dB
Headphone Amplifier
AK4332
15Ω
0.1 μF
R
L
Figure 2. ヘッドフォンアンプの外付け回路
[AK4332]
019003761-J-00 2019/04
- 11 -
Parameter
Min.
Typ.
Max.
Unit
Dynamic Range
(60 dBFS, A-weighted, HPG = 4 dB)
-
107
-
dB
S/N (A-weighted)
Po = 25 mW, HPG = 0 dB (Data = 0 dBFS/ 0 Data)
Po = 10 mW, HPG = 4 dB (Data = 0 dBFS/ 0 Data)
-
99
109
107
-
-
dB
dB
Output Noise Level
(A-weighted, HPG = 10 dB)
-
114
106
dBV
Load Resistance
7.2
32
-
Ω
Load Capacitance
-
-
500
pF
Load Inductance
-
-
0.375
µH
PSRR (HPG = 4 dB) (Note 13)
217 Hz
-
85
-
dB
1 kHz
-
85
-
dB
DC-offset (Note 14)
HPG = 0 dB
0.15
0
+0.15
mV
HPG = All gain
0.2
0
+0.2
mV
Headphone Output Volume Characteristics:
Gain Setting
10
-
+4
dB
Step Width
Gain: +4 to 10 dB
1
2
3
dB
Note 13. 全電源に100 mVppの正弦波を重畳した場合の値です。
Note 14. ヘッドフォンアンプパワーアップ後、ゲイン変更、温度ドリフトなしの場合の値です。
[AK4332]
019003761-J-00 2019/04
- 12 -
8-2. DACアナログ特性 (PDM 1-bit / DSD Mode)
(特記なき場合は、Ta = +25C; AVDD = CVDD = LVDD = 1.8 V; VSS1 = VSS2 = HPGND = 0 V; Signal
Frequency = 1 kHz; Input Signal Level = 0.5 × 0dBFS = 0dBr;
Measurement bandwidth = 20 Hz to 20 kHz; R
L
= 32Ω )
Parameter
Min.
Typ.
Max.
Unit
Dynamic Characteristics (Note 15)
Patameter
THD+N
(HPG = 4 dB)
0dBr Input
(Note 16)
-
98
-
dB
S/N (A-weighted)
HPG = 4 dB
Digital “0”
(Note 17)
-
104
-
dB
HPG = +4 dB
-
107
-
dB
Output Level
HPG = +4dB
0dBr Input
(Note 16)
-
1.01
-
Vrms
HPG = 0 dB
-
0.64
-
Vrms
HPG = 4 dB
-
0.40
-
Vrms
Note 15. デューティレンジ25% to 75%超える信号を入力しないでください。
Note 16. 正のピークレベルのデューティ75%の、負のピークレベルはデューティ25%となるsine波を
入力した時の特性です。
Note 17. Digital “0”とは、“01101001”のディジタルゼロコードパターンです
[AK4332]
019003761-J-00 2019/04
- 13 -
8-3. PLL特性
(特記なき場合は、Ta=40 to +85C; AVDD = CVDD = LVDD = 1.7V to 1.9V,
VSS1 = VSS2 = HPGND = 0V)
Parameter
Min.
Typ.
Max.
Unit
PLL Characteristics
Reference Clock (Figure 16)
76.8
-
768
kHz
PLLCLK Frequency (Figure 16)
44.1 kHz × 256fs × 2
48.0 kHz × 256fs × 2
-
-
22.5792
24.5760
-
-
MHz
MHz
Lock Time
-
-
2
msec
8-4. チャージポンプ&LDO回路 パワーアップ時
(特記なき場合は、Ta=40 to +85C; AVDD = CVDD = LVDD = 1.7V to 1.9V,
VSS1 = VSS2 = HPGND = 0V)
Parameter
Capacitor
Min.
Typ.
Max.
Unit
Block Power-Up Time
CP1 (Note 18)
-
-
-
6.5
msec
CP2 (Class-G) (Note 18, Note 19)
-
-
-
4.5
msec
LDO1P (Note 20)
1 μF @RAVDD
-
-
0.5
msec
LDO1N (Note 20)
1 μF @RVEE
-
-
0.5
msec
LDO2 (Note 18)
-
-
-
1
msec
Note 18. パワーアップ時間は固定値であり、コンデンサの値に影響されません。
Note 19. CP2がパワーアップ時、Class-G1/2VDDモードで動作しますので、パワーアップ時間
1/2 × CVDD に到達するまでの時間を規定しています。
Note 20. パワーアップ時間は、コンデンサの値に比例します。
例えば、RAVDD pin2.2 µFコンデンサを接続した場合、LDO1Pのパワーアップ時間は
最大1.1 msecになります
[AK4332]
019003761-J-00 2019/04
- 14 -
8-5. 電源電流
(特記なき場合は、Ta = +25C; AVDD = CVDD = LVDD = 1.8 V; VSS1 = VSS2 = HPGND = 0 V)
Parameter
Min.
Typ.
Max.
Unit
Power Supply Current:
Power Up (PDN pin = “H”, All Circuits Power-Up) (Note 21)
AVDD + CVDD + LVDD
-
1.9
2.8
mA
Power Down (PDN pin = “L”) (Note 22)
AVDD + CVDD + LVDD
-
0
10
μA
Note 21. fs = 48 kHz, MCKI = 256fs, BCLK = 64fs; No data input, DAC, Headphone Amplifier, PLL
Power-Up; PLL Slave Mode, R
L
= 32Ω,
Note 22. 全てのディジタル入力ピンLVDDたはVSS2に固定した時の値です。
8-6. モード別の消費電流
(Ta = +25C; AVDD = CVDD = LVDD = 1.8 V; VSS1 = VSS2 = HPGND = 0 V; MCKI = 256fs@fs = 44.1kHz
& 96kHz,128fs@fs = 192kHz, BCLK = 64fs, Signal Frequency = 1kHz, HPG[2:0] bits = “011”,
CPMODE[1:0] bits = 00, LVDSEL[1:0] bits = 01; External Slave Mode, R
L
= 32Ω)
Table 1. Modeの消費電流 (Typ.)
PCM Mode
AVDD
[mA]
CVDD
[mA]
LVDD
[mA]
Total Power
[mW]
DAC HP (fs = 48 kHz), Digital “0” data Input
0.50
0.86
0.21
2.8
DAC HP (fs = 96 kHz), Digital “0” data Input
0.50
0.86
0.30
3.0
DAC HP (fs = 192 kHz), Digital “0” data Input
0.50
0.86
0.34
3.1
DAC HP (fs = 48 kHz), Output Power = 0.1mW
0.50
1.64
0.32
4.4
DAC HP (fs = 48 kHz), Output Power = 1mW
0.52
3.42
0.32
7.7
PDM 1-bit Mode / DSD Mode
AVDD
[mA]
CVDD
[mA]
LVDD
[mA]
Total Power
[mW]
DAC HP Digital “0” data Input
0.50
0.86
0.17
2.8
DAC HP Output Power = 0.1mW
0.50
1.59
0.17
4.1
DAC HP Output Power = 1mW
0.52
3.37
0.17
7.3
[AK4332]
019003761-J-00 2019/04
- 15 -
8-7. DACシャープロールオフフィルタ特性
8-7-1. DACシャープロールオフフィルタ (fs = 48 kHz)
(Ta = 40 to +85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; VSS1 = VSS2 = HPGND = 0 V;
fs = 48 kHz; DASD bit = “0”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.006 dB to +0.230 dB
PB
0
-
22.42
kHz
(Note 23)
6.0 dB
-
24.02
-
kHz
Stopband (Note 23)
SB
26.2
-
-
kHz
Passband Ripple
PR
0.006
-
+0.230
dB
Stopband Attenuation (Note 24)
SA
69.8
-
-
dB
Group Delay (Note 25)
GD
-
25.8
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp):
Frequency Response: 0 to 20.0 kHz
FR
0.12
-
+0.1
dB
Note 23. 通過域、阻止域の周波数はfs (ステムサンプリングレート)比例します。
PB = 0.467 × fs (@0.006/+0.230 dB)SB = 0.5465 × fsで、各応答は1 kHzを基準にします
Note 24. Stopband Attenuation記載値の帯域は、SBからfsでです。
Note 25. ディジタルフィルタによる演算遅延でSDTI LchMSB取り込みタイミングからアナログ
号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大 +1[1/fs]
の誤差を生じる可能性があります。
8-7-2. DACシャープロールオフフィル (fs = 96 kHz)
(Ta = 40 to +85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; VSS1 = VSS2 = HPGND = 0 V;
fs = 96 kHz; DASD bit = “0”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.003 dB to +0.240 dB
PB
0
-
44.85
kHz
(Note 26)
6.0 dB
-
48.04
-
kHz
Stopband (Note 26)
SB
52.5
-
-
kHz
Passband Ripple
PR
0.003
-
+0.240
dB
Stopband Attenuation (Note 27)
SA
69.8
-
-
dB
Group Delay (Note 28)
GD
-
25.8
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp):
Frequency Response: 0 to 40.0 kHz
FR
1.69
-
+0.11
dB
Note 26. 通過域、阻止域の周波数はfs (ステムサンプリングレート)比例します。
PB = 0.4672 × fs (@0.003/+0.240 dB)SB = 0.547 × fsで、各応答は1 kHzを基準にします
Note 27. Stopband Attenuation記載値の帯域は、SBからfsでです。
Note 28. ディジタルフィルタによる演算遅延でSDTI LchMSB取り込みタイミングからアナログ
号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大 +1[1/fs]
の誤差を生じる可能性があります。
[AK4332]
019003761-J-00 2019/04
- 16 -
8-7-2. DACシャープロールオフフィルタ (fs = 192 kHz)
(Ta = 40 to +85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; VSS1 = VSS2 = HPGND = 0 V;
fs = 192 kHz; DASD bit = “0”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.002 dB to +0.240 dB
PB
0
-
89.74
kHz
(Note 29)
6.0 dB
-
96.08
-
kHz
Stopband (Note 29)
SB
104.9
-
-
kHz
Passband Ripple
PR
0.002
-
+0.240
dB
Stopband Attenuation (Note 30)
SA
69.8
-
-
dB
Group Delay (Note 31)
GD
-
25.8
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp):
Frequency Response: 0 to 80.0 kHz
FR
8.23
-
+0.35
dB
Note 29. 通過域、阻止域の周波数はfs (ステムサンプリングレート)比例します。
PB = 0.4674 × fs (@0.002/+0.240 dB)SB = 0.5465 × fsで、各応答1 kHzを基準にします
Note 30. Stopband Attenuation記載値の帯域は、SBからfsでです。
Note 31. ディジタルフィルタによる演算遅延でSDTI LchMSB取り込みタイミングからアナログ
号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大 +1[1/fs]
の誤差を生じる可能性があります。
[AK4332]
019003761-J-00 2019/04
- 17 -
8-8. DACスローロールオフフィルタ特性
8-8-1. DACスローロールオフフィルタ (fs = 48 kHz)
(Ta = 40 to +85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; VSS1 = VSS2 = HPGND = 0 V;
fs = 48 kHz; DASD bit = “0”, DASL bit = “1”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.07 dB to +0.005 dB
PB
0
-
8.49
kHz
(Note 32)
3.0 dB
-
20.15
-
kHz
Stopband (Note 32)
SB
42.59
-
-
kHz
Passband Ripple
PR
0.07
-
+0.005
dB
Stopband Attenuation (Note 33)
SA
72.8
-
-
dB
Group Delay (Note 34)
GD
-
25.8
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp):
Frequency Response: 0 to 20.0 kHz
FR
3.21
-
+0.03
dB
Note 32. 通過域、阻止域の周波数はfs (ステムサンプリングレート)比例します。
PB = 0.1769 × fs (@0.07/+0.005 dB)SB = 0.887 × fsで、各応答は1 kHzを基準にします。
Note 33. Stopband Attenuation記載値の帯域は、SBからfsでです。
Note 34. ディジタルフィルタによる演算遅延でSDTI LchMSB取り込みタイミングからアナログ
号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大 +1[1/fs]
の誤差を生じる可能性があります。
8-8-2. DACスローロールオフフィルタ (fs = 96 kHz)
(Ta = 40 to +85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; VSS1 = VSS2 = HPGND = 0 V;
fs = 96 kHz; DASD bit = “0”, DASL bit = “1”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.07 dB to +0.006 dB
PB
0
-
17.02
kHz
(Note 35)
3.0 dB
-
40.3
-
kHz
Stopband (Note 35)
SB
85.15
-
-
kHz
Passband Ripple
PR
0.07
-
+0.006
dB
Stopband Attenuation (Note 36)
SA
72.8
-
-
dB
Group Delay (Note 37)
GD
-
25.8
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp):
Frequency Response: 0 to 40.0 kHz
FR
4.84
-
+0.1
dB
Note 35. 通過域、阻止域の周波数はfs (ステムサンプリングレート)比例します。
PB = 0.1773 × fs (@0.07/+0.006 dB)SB = 0.887 × fsで、各応答は1 kHzを基準にします。
Note 36. Stopband Attenuation記載値の帯域は、SBからfsでです。
Note 37. ディジタルフィルタによる演算遅延でSDTI LchMSB取り込みタイミングからアナログ
号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に最大 +1[1/fs]
の誤差を生じる可能性があります。
[AK4332]
019003761-J-00 2019/04
- 18 -
8-8-3. DACスローロールオフフィルタ (fs = 192 kHz)
(Ta = 40 to +85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; VSS1 = VSS2 = HPGND = 0 V;
fs = 192 kHz; DASD bit = “0”, DASL bit = “1”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.07 dB to +0.006 dB
PB
0
-
34.17
kHz
(Note 38)
3.0 dB
-
80.65
-
kHz
Stopband (Note 38)
SB
170.3
-
-
kHz
Passband Ripple
PR
0.07
-
+0.006
dB
Stopband Attenuation (Note 39)
SA
72.8
-
-
dB
Group Delay (Note 40)
GD
-
25.8
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp):
Frequency Response: 0 to 80.0 kHz
FR
11.38
-
+0.35
dB
Note 38. 通過域、阻止域の周波数はfs (ステムサンプリングレート)比例します。
PB = 0.178 × fs (@0.07/+0.006 dB)SB = 0.887 × fsで、各応答は1 kHzを基準にします。
Note 39. Stopband Attenuation記載値の帯域は、SBからfsでです。
Note 40. ディジタルフィルタによる演算遅延でSDTI LchMSB取り込みタイミングからアナログ
号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大 +1[1/fs]
の誤差を生じる可能性があります。
[AK4332]
019003761-J-00 2019/04
- 19 -
8-9. DACショートディレイシャープロールオフフィルタ特性
8-9-1. DACショートディレイシャープロールオフフィルタ (fs = 48 kHz)
(Ta = 40 to +85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; VSS1 = VSS2 = HPGND = 0 V;
fs = 48 kHz; DASD bit = “1”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.009 dB to +0.232 dB
PB
0
-
22.41
kHz
(Note 41)
6.0 dB
-
24.15
-
kHz
Stopband (Note 41)
SB
26.23
-
-
kHz
Passband Ripple
PR
0.009
-
+0.232
dB
Stopband Attenuation (Note 42)
SA
69.8
-
-
dB
Group Delay (Note 43)
GD
-
5.5
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp):
Frequency Response: 0 to 20.0 kHz
FR
0.12
-
+0.10
dB
Note 41. 通過域、阻止域の周波数はfs (ステムサンプリングレート)比例します。
PB = 0.4669 × fs (@0.009/+0.232 dB)SB = 0.5465 × fsで、各応答1 kHzを基準にします。
Note 42. Stopband Attenuation記載値の帯域は、SBからfsでです。
Note 43. ディジタルフィルタによる演算遅延でSDTI LchMSB取り込みタイミングからアナログ
号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大 +1[1/fs]
の誤差を生じる可能性があります。
8-9-2. DACショートディレイシャープロールオフフィルタ (fs = 96 kHz)
(Ta = 40 to +85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; VSS1 = VSS2 = HPGND = 0 V;
fs = 96 kHz; DASD bit = “1”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.004 dB to +0.238 dB
PB
0
-
44.82
kHz
(Note 44)
6.0 dB
-
48.32
-
kHz
Stopband (Note 44)
SB
52.5
-
-
kHz
Passband Ripple
PR
0.004
-
+0.238
dB
Stopband Attenuation (Note 45)
SA
69.8
-
-
dB
Group Delay (Note 46)
GD
-
5.5
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp):
Frequency Response: 0 to 40.0 kHz
FR
1.69
-
+0.11
dB
Note 44. 通過域、阻止域の周波数はfs (ステムサンプリングレート)比例します。
PB = 0.4669 × fs (@0.004/+0.238 dB)SB = 0.5465 × fsで、各応答1 kHzを基準にします。
Note 45. Stopband Attenuation記載値の帯域は、SBからfsでです。
Note 46. ディジタルフィルタによる演算遅延でSDTI LchMSB取り込みタイミングからアナログ
号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大 +1[1/fs]
の誤差を生じる可能性があります。
[AK4332]
019003761-J-00 2019/04
- 20 -
8-9-3. DACショートディレイシャープロールオフフィルタ (fs = 192 kHz)
(Ta = 40 to +85C; AVDD = CVDD = LVDD = 1.7 to 1.9 V; VSS1 = VSS2 = HPGND = 0 V;
fs = 192 kHz; DASD bit = “1”, DASL bit = “0”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
DAC Digital Filter (LPF):
Passband
0.002 dB to +0.247 dB
PB
0
-
89.68
kHz
(Note 47)
6.0 dB
-
96.64
-
kHz
Stopband (Note 47)
SB
104.9
-
-
kHz
Passband Ripple
PR
0.002
-
+0.247
dB
Stopband Attenuation (Note 48)
SA
69.8
-
-
dB
Group Delay (Note 49)
GD
-
5.5
-
1/fs
DAC Digital Filter (LPF) + DACANA (Headphone-Amp):
Frequency Response: 0 to 80.0 kHz
FR
8.23
-
+0.36
dB
Note 47. 通過域、阻止域の周波数はfs (ステムサンプリングレート)比例します。
PB = 0.4671 × fs (@0.002/+0.247 dB)SB = 0.5465 × fsで、各応答1 kHzを基準にします。
Note 48. Stopband Attenuation記載値の帯域は、SBからfsでです。
Note 49. ディジタルフィルタによる演算遅延でSDTI LchMSB取り込みタイミングからアナログ
号が出力されるまでの時間です。また、オーディオインタフェースでの入力時に、最大 +1[1/fs]
の誤差を生じる可能性があります。
/