AKM AK4462VN 仕様

[AK4462]

191100096-J-00 2019/11

- 1 -

1. 概要

AK4462は、VELVET SOUND

TM

テクノロジーを採用した新世代32-bit 2ch Premium DACです。最大768

kHzのPCM入力、DSD512入力およびDoP256入力に対応しているため、ネットワークオーディオ、デジ

タルオーディオプレイヤー、USB-DAC、カーオーディオシステム等で普及の進むハイレゾリューショ

ン音源の再生に最適です。また、OSR-Doubler技術により広い信号帯域・低帯域外ノイズ特性を実現、

6種類の32-bit Digital Filterを内蔵しているため、様々なアプリケーションで柔軟かつ容易に音質作りが

可能です。

アプリケーション：AVレシーバー、CD/SACD プレイヤー、ネットワークオーディオ、デジタルオーデ

ィオプレイヤー、USB DAC、USBヘッドフォン、Sound Plate/Bar、カーオーディ

オ、車載用別体アンプ、計測器、測定器、制御システム

2. 特長

(1) Dynamic Range, S/N: 117 dB

(2) THD+N: −107 dB

(3) Differential Voltage Output: 5.6 Vpp

(4) 256倍オーバーサンプリング

(5) サンプリングレート: 8 kHz ~ 768 kHz

(6) 32ビット8倍デジタルフィルタ

- Ripple: ±0.0032 dB, Attenuation: 80 dB (シャープロールオフフィルタ設定時)

- 6種類の高音質フィルタオプション

・シャープロールオフフィルタ

・スローロールオフフィルタ

・ショートディレイシャープロールオフフィルタ（GD = 5.8/fs）

・ショートディレイスローロールオフフィルタ（GD = 4.8/fs）

・スーパースローロールオフフィルタ

・低分散ショートディレイフィルタ

(7) 強ジッタ耐力

(8) 低歪・低ノイズ高性能差動アンプ出力

(9) DSD64, DSD128, DSD256, DSD512入力対応

(10) DoP64, DoP128, DoP256入力対応

(11) 32 kHz, 44.1 kHz, 48 kHz対応デジタルディエンファシス内蔵

(12) ソフトミュート

(13) デジタルアッテネーション (0 dB ~ −127 dB, 0.5 dB step)

(14) オーディオI/Fフォーマット:

- 前詰め

- 後詰め

- I

2

S

- DSD

- DoP

- TDM

(15) PCM/DSD 自動切り替え機能

(16) PCM/DoP 自動切り替え機能

117dB 768kHz 32-bit 2ch Premium DAC

AK4462

[AK4462]

191100096-J-00 2019/11

- 2 -

(17) 3-wire Serial and I

2

C μP I/F

(18) ピンコントロールモード対応

(19) マスタクロック:

- fs = 7.2 kHz ~ 32 kHz : 256fs, 384fs, 512fs, 768fs, 1152fs

- fs = 32 kHz ~ 54 kHz : 256fs, 384fs, 512fs, 768fs

- fs = 54 kHz ~ 108 kHz : 256fs, 384fs

- fs = 108 kHz ~ 216 kHz : 128fs, 192fs

- fs = 216 kHz ~ 388kHz : 32fs, 48fs, 64fs, 96fs

- fs = 388kHz ~ 776kHz : 16fs, 32fs, 48fs, 64fs

(20) デジタル入力レベル: CMOS

(21) 電源電圧:

LDO使用時 (LDOE pin = “H”) TVDD = 3.0 ~ 3.6 V, AVDD = 3.0 ~ 5.5 V

LDO不使用時 (LDOE pin = “L”) TVDD = 1.7 ~ 3.6 V, AVDD = 3.0 ~ 5.5 V, VDD18 = 1.7 ~ 1.98V

(22) 動作環境温度: −40 ~ 105 C (裏面のExposed PadをAVSSに接続した場合)

(23) パッケージ: 24-pin QFN

[AK4462]

191100096-J-00 2019/11

- 3 -

3. 目次

1. 概要 ............................................................................................................................................... 1

2. 特長 ............................................................................................................................................... 1

3. 目次 ............................................................................................................................................... 3

4. ブロック図と機能説明 ...................................................................................................................... 5

4.1. ブロック図 ..................................................................................................................................... 5

4.2. 機能説明 ......................................................................................................................................... 6

5. ピン配置と機能説明.......................................................................................................................... 7

5.1. ピン配置 ......................................................................................................................................... 7

5.2. 機能説明 ......................................................................................................................................... 8

5.3. 使用しないピンの処理について .................................................................................................... 9

6. 絶対最大定格 .................................................................................................................................. 10

7. 推奨動作条件 .................................................................................................................................. 10

8. 電気的特性 ....................................................................................................................................... 11

8.1. アナログ特性 ................................................................................................................................ 11

8.2. DACデジタルフィルタ特性 (PCM mode) ................................................................................... 15

8.3. DACデジタルフィルタ特性 (DSD mode, DoP mode) ................................................................ 25

8.4. DC特性 ......................................................................................................................................... 26

8.5. スイッチング特性 ........................................................................................................................ 27

8.6. タイミング波形 ............................................................................................................................ 32

9. 機能説明 .......................................................................................................................................... 36

9.1. コントロールモード .................................................................................................................... 36

9.2. D/A変換モード ............................................................................................................................. 37

9.3. システムクロック ........................................................................................................................ 42

9.4. オーディオインタフェースフォーマット .................................................................................... 49

9.5. デジタルフィルタ ........................................................................................................................ 63

9.6. ディエンファシスフィルタ (PCM mode) ................................................................................... 64

9.7. デジタルアッテネーション ......................................................................................................... 64

9.8. ゼロ検出機能・DSDフルスケール検出機能 ................................................................................ 65

9.9. LRチャネル出力信号選択、位相反転機能 ................................................................................... 69

9.10. PCM/DSD モード自動切り替え機能 ....................................................................................... 70

9.11. PCM/DoP モード自動切り替え機能 ....................................................................................... 74

9.12. ソフトミュート機能 ................................................................................................................. 76

9.13. LDO .......................................................................................................................................... 77

9.14. パワーアップ/ダウンシーケンス ............................................................................................. 78

9.15. パワーダウン・スタンバイ・リセット機能 ............................................................................ 82

9.16. 同期化機能(PCM mode, DoP mode) ....................................................................................... 85

9.17. レジスタコントロールインタフェース .................................................................................... 87

9.18. レジスタマップ ........................................................................................................................ 91

9.19. レジスタ詳細 ............................................................................................................................ 92

10. 外部接続回路例 ............................................................................................................................... 98

10.1. 外部接続回路例 ........................................................................................................................ 98

10.2. グランドと電源のデカップリング ......................................................................................... 100

10.3. リファレンス電圧 .................................................................................................................. 100

10.4. アナログ出力 .......................................................................................................................... 101

11. パッケージ .................................................................................................................................... 103

11.1. 外形寸法図 ............................................................................................................................. 103

11.2. 材質・メッキ仕様 .................................................................................................................. 103

11.3. マーキング ............................................................................................................................. 103

12. オーダリングガイド...................................................................................................................... 104

[AK4462]

191100096-J-00 2019/11

- 4 -

13. 改訂履歴 ........................................................................................................................................ 104

重要な注意事項 ........................................................................................................................................ 105

[AK4462]

191100096-J-00 2019/11

- 5 -

4. ブロック図と機能説明

4.1. ブロック図

MCLK

SDTI/DSDR

LRCK/DSDL

CAD0_I2C/CSN/DIF

BICK/DCLK

SCL/CCLK/TDM1

SDA/CDTI/TDM0

PDN

AVDD

Clock

Divider

DVSS

TVDD

PS/CAD0_SPI

AOUTRN

VREFH

AVSS

AOUTLP

AOUTRP

DSD Data

Interface

De-emphasis

&

Interpolator

Control

Register

SCF

I2C

VDD18

LDO

DZF/SMUTE

/

CAD1

LDOE

DATT

Soft Mute



Modulator

AOUTLN

DSDNormal path

DSDD bit “0”

SCF

VREFL

DSD Volume bypass

DSDD bit “1”

Bias

Vref

MCLK

Stop

Detection

PCM path (fs>216kHz)

PCM

and

DoP

Data

Interface

PCM / DSD

Automatic Mode Switching

PCM / DoP

Automatic Mode Switching

DSD

Filter

Figure 1. AK4462 Block Diagram

[AK4462]

191100096-J-00 2019/11

- 6 -

4.2. 機能説明

ブロック

機能

PCM and DoP Data

Interface

LRCK､BICKに同期して､SDTI pinより入力されるオーディオデータをシリア

ル/パラレル変換し、内部に取り込む｡

DSD Data Interface

DCLKに同期してDSDL pin, DSDR pinより入力される1-bit データを取り込

む｡

DSD Filter

DSDの入力データの高周波ノイズを低減するFIRフィルタ｡

PCM / DSD Automatic

Mode Switching

入力される信号から、DSD modeかPCM modeかを判定し、自動的にモード

設定を切り替える。

PCM / DoP Automatic

Mode Switching

入力される信号から、DoP modeかPCM modeかを判定し、自動的にモード

設定を切り替える。

DATT, Soft Mute

入力されたデータにデジタルアッテネーション、ソフトミュートの処理を行

う。

ΔΣ Modulator

3次デジタルΔΣ Modulatorで構成され､SCFにマルチビットデータを出力す

る｡

De-emphasis &

Interpolator

入力されたデータにDe-emphasisの処理を行い、オーバーサンプリングする

デジタルフィルタ。

SCF

ΔΣ Modulatorのマルチビット出力をアナログ信号に変換する１次SCF(カッ

トオフ周波数はfsレートに比例)で構成されている。

Control Register

3線式 (CSN,CCLK,CDTI), I

2

C-Bus (SCL,SDA)コントロールでアクセスす

る。各モードの設定を保持する。

Clock Divider

MCLKを入力する｡PCM modeではLRCKとMCLKの周波数比を検出しMCLK

を自動で分周する｡DSD modeではDCKS bitでMCLK周波数を設定する。

MCLK Stop Detection

MCLKの供給停止状態を検出する。

Bias,Vref

外部から供給されたリファレンス電圧VREFH、VREFLからSCFの基準電圧

を生成する。

LDO

内部デジタル回路用電源(1.8V Typ.)を生成する。

[AK4462]

191100096-J-00 2019/11

- 7 -

5. ピン配置と機能説明

5.1. ピン配置

19

20

21

22

I2C

18

17

16

15

1

PDN

2

BICK/DCLK

LRCK/DSDL

3

4

10

9

8

7

SDA/CDTI/TDM0

SCL/CCLK/TDM1

PS/CAD0_SPI

CAD0_I2C/CSN/DIF

AOUTLN

AOUTLP

AVSS

CAD1

MCLK

AVDD

VREFL

TVDD

23

24

LDOE

TVDD

DVSS

5

6

SDTI/DSDR

VDD18

12

11

VREFH

AOUTRP

AOUTR

N

DZF/SMUTE

14

13

TVDD

AVDD

Input

Output

I/O

Power

The Exposed Pad on the

bottom surface: Note 1

AK4462

24-pin QFN

(Top View)

Note 1. 裏面のExposed PadはオープンまたはAVSSに接続し、他の信号線との接続は避けてください。

[AK4462]

191100096-J-00 2019/11

- 8 -

5.2. 機能説明

No.

Pin Name

I/O

Function

Power Down

State

1

PDN

I

Power-Up, Power-Down Pin

When at “L”, the AK4462 is in power-down mode. The AK4462

must always be in power-down mode upon power-on.

Hi-Z

2

MCLK

I

External Master Clock Input Pin

Hi-Z

3

BICK

I

Audio Serial Data Clock Pin in PCM mode and DoP mode

Hi-Z

DCLK

I

DSD Clock Pin in DSD mode

4

LRCK

I

Input Channel Clock Pin in PCM mode and DoP mode

Hi-Z

DSDL

I

Audio Serial Data Input in DSD mode

5

SDTI

I

Audio Serial Data Input in PCM mode and DoP mode

Hi-Z

DSDR

I

Audio Serial Data Input in DSD mode

6

DZF

O

Zero Input Detect in Register control mode

Pull-Down

To DVSS

(100 kΩ)

SMUTE

I

Soft Mute Pin in Pin control mode.

When this pin is changed to “H”, soft mute cycle is initiated.

When returning “L”, the output mute releases.

7

CAD1

I

Chip Address 1 Pin in Register control mode

Hi-Z

8

SDA

I/O

Control Data Pin in I

2

C Bus Register control mode

Hi-Z

CDTI

I

Control Data Input Pin in 3-wire serial Register control mode

TDM0

I

TDM Mode select pin in Pin control mode.

9

SCL

I

Control Data Clock Pin in I

2

C Bus Register control mode

Hi-Z

CCLK

I

Control Data Clock Pin in 3-wire serial Register control mode

TDM1

I

TDM Mode select pin in Pin control mode.

10

CAD0_I2C

I

Chip Address 0 Pin in I

2

C Bus Register control mode

Hi-Z

CSN

I

Chip Select Pin in 3-wire serial Register control mode

DIF

I

Audio Data Format Select in Pin control mode.

“L”: 32-bit MSB, “H”: 32-bit I

2

S

11

PS

I

Control Mode Select Pin (I2C pin = “H”)

“L”: I

2

C Bus Register control mode,

“H”: Pin control mode.

Hi-Z

CAD0_SPI

I

(I2C pin = “L”)

Chip Address 0 Pin in 3-wire serial Register control mode

12

I2C

I

Control Mode Select Pin

“L”: 3-wire serial Register control mode

“H”: I

2

C Bus Register control mode or Pin control mode.

Hi-Z

13

AOUTLP

O

Lch Positive Analog Output Pin

Hi-Z

14

AOUTLN

O

Lch Negative Analog Output Pin

Hi-Z

15

VREFL

I

Negative Reference Voltage Input Pin

Hi-Z

16

VREFH

I

Positive Reference Voltage Input Pin

Hi-Z

17

AOUTRN

O

Rch Negative Analog Output Pin

Hi-Z

18

AOUTRP

O

Rch Positive Analog Output Pin

Hi-Z

19

AVSS

-

Analog Ground Pin

-

20

AVDD

-

Analog Power Supply Pin, 3.0 V5.5 V

-

21

LDOE

I

Internal LDO Enable Pin.

“L”: Disable, “H”: Enable

Hi-Z

22

TVDD

-

Digital Power Supply Pin, 3.0 V3.6 V

-

23

DVSS

-

Digital Ground Pin

-

24

VDD18

O

LDO Output Pin. (LDOE pin = “H”)

This pin should be connected to DVSS with 1.0 µF(±50 %).

This pin is prohibited from connecting with other devices.

Pull-down

to DVSS

(500 Ω)

-

1.8V Power Input Pin (LDOE pin = “L”)

-

Exposed

Pad

-

The Exposed Pad on the bottom surface of the package must

be open or connected to AVSS. Do not connect this pin to other

signal lines.

-

[AK4462]

191100096-J-00 2019/11

- 9 -

Note 2. 内部プルアップ/ダウンピンを除くすべての入力ピンはフローティングにしないで下さい。

Note 3. PS pin, I2C pinの切り替えは、PDN pin = “L”の状態で実施してください。

Note 4. PCM mode, DSD mode, DoP modeの設定はレジスタで行います。

5.3. 使用しないピンの処理について

5.3.1. ピンコントロールモード時 (PCM mode only)

Classification

Pin Name

Setting

Analog

AOUTLP/N, AOUTRP/N

オープン

Digital

CAD1

DVSSに接続

5.3.2. レジスタコントロールモード時

Classification

Pin Name

Setting

Analog

AOUTLP/N, AOUTRP/N

オープン

Digital

DZF

オープン

5.3.3. Pull-down pin List

区分

ピン名

内部接続先

pull-down pin

(Typ. = 100 kΩ)

SMUTE

DVSS

[AK4462]

191100096-J-00 2019/11

- 10 -

6. 絶対最大定格

(AVSS = DVSS = 0 V; Note 5)

Parameter

Symbol

Min.

Max.

Unit

Power

Supplies

Analog

AVDD

−0.3

6.0

V

Digital I/O

TVDD

−0.3

4.0

V

Digital Core

VDD18

−0.3

2.5

V

|AVSS − DVSS| (Note 6)

GND

-

0.3

V

Reference

Voltage

High VREF (Note 7)

VREFH

AVSS−0.3

AVDD+0.3 or 6.0

V

Low VREF

VREFL

AVSS−0.3

AVSS+0.3

V

Input Current, Any Pin Except Supplies

IIN

-

±10

mA

Digital Input Voltage (Note 8)

VIND

−0.3

TVDD+0.3 or 4.0

V

Ambient Temperature (Power applied)

Exposed PadをAVSSに接続した場合

Ta

−40

105

°C

Exposed Padをオープンした場合

Ta

−40

85

°C

Storage Temperature

Tstg

−65

150

°C

Note 5. 電圧は全てグランドに対する値です。

Note 6. AVSS, DVSSは同電位に接続して下さい。

Note 7. VREFH pinに関して、入力電圧のMax値は(AVDD+0.3) Vまたは6.0 Vのどちらか低い電圧です。

Note 8. デジタル入力ピンに関して、入力電圧のMax値は(TVDD+0.3) Vまたは4.0 Vのどちらか低い電圧

です。

注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。

また通常の動作は保証されません。

7. 推奨動作条件

(AVSS = DVSS = 0 V; Note 5)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Power Supplies

(LDOE pin= “L”; Note 9)

Analog

AVDD

3.0

5.0

5.5

V

Digital I/O

TVDD

VDD18

1.8

3.6

V

Digital Core

VDD18

1.7

1.8

1.98

V

(LDOE pin = “H”; Note 10)

Analog

AVDD

3.0

5.0

5.5

V

Digital I/O

TVDD

3.0

3.3

3.6

V

Reference

Voltage

High VREF (Note 11)

VREFH

AVDD−0.5

-

AVDD

V

Low VREF

VREFL

-

AVSS

-

V

Note 9. LDOE pin = “L”のとき、TVDDはVDD18と同時または先に立ち上げてください。AVDDとTVDD

およびAVDDとVDD18の電源立ち上げシーケンスを考慮する必要はありません。

Note 10. LDOE pin = “H”のとき、内部LDOが1.8 Vを出力します。TVDDとAVDDの電源立ち上げシーケ

ンスを考慮する必要はありません。

Note 11. VREFHリファレンス電圧は、AVDDの立ち上げと同時、または立ち上げ後に入力して下さい。

[AK4462]

191100096-J-00 2019/11

- 11 -

8. 電気的特性

8.1. アナログ特性

8.1.1. PCM mode (AVDD = 5.0 V)

(Ta = 25 C: LDOE pin = “H”, TVDD = 3.3 V, AVDD = 5.0 V: AVSS = DVSS = 0 V: VREFH = 5.0 V, VREFL

= 0 V: fs = 44.1 kHz: BICK = 64fs: Signal Frequency = 1 kHz: 32-bit Input Data: R

L

 1.4 kΩ: measurement

bandwidth = 20 Hz ~ 20 kHz: External Circuit: (Figure 81): unless otherwise specified.)

Parameter

Min.

Typ.

Max.

Unit

Resolution

-

32

bit

Dynamic Characteristics (Note 12)

THD+N

fs = 44.1 kHz

BW = 20 kHz

0 dBFS

-

−107

−100

dB

−60 dBFS

-

−54

-

dB

fs = 96 kHz

BW = 40 kHz

0 dBFS

-

−104

-

dB

−60 dBFS

-

−50

-

dB

fs = 192/384/768 kHz

BW = 80 kHz

0 dBFS

-

−104

-

dB

−60 dBFS

-

−46

-

dB

Dynamic Range (−60 dBFS with A-weighted) (Note 13)

-

117

-

dB

S/N (A-weighted)

112

117

-

dB

Interchannel Isolation (1kHz)

100

110

-

dB

DC Accuracy

Interchannel Gain Mismatch

-

0

0.3

dB

Gain Drift (Note 14)

-

20

-

ppm/°C

Differential Output Voltage (Note 15)

5.3

5.6

5.9

Vpp

Load Resistance (Note 16)

1.4

-

k

Load Capacitance (Note 17)

-

30

pF

Power Supplies

Power Supply Current

Normal operation (PDN pin = “H”)

(LDOE pin = “L”, VDD18 = 1.8 V)

AVDD

-

12

17

mA

TVDD

-

1

1.2

mA

VDD18 (fs = 44.1 kHz)

-

2

3

mA

VDD18 (fs = 96 kHz)

-

3.5

5.5

mA

VDD18 (fs = 192 kHz)

-

6

9

mA

VDD18 (fs = 384 kHz)

-

2

-

mA

VDD18 (fs = 768 kHz)

-

3

-

mA

(LDOE pin = “H”)

AVDD

-

12

17

mA

TVDD (fs = 44.1 kHz)

-

3

4.5

mA

TVDD (fs = 96 kHz)

-

4.5

7

mA

TVDD (fs = 192 kHz)

-

7

10

mA

TVDD (fs = 384 kHz)

-

3

-

mA

TVDD (fs = 768 kHz)

-

4

-

mA

Power down (PDN pin = “L”) (Note 18)

AVDD+TVDD (Ta =105 C)

-

1

100

A

AVDD+TVDD (Ta = 25 C)

-

1

10

A

VREF Supplies

VREF Supply Current

Normal operation (PDN pin = “H”)

-

0.1

0.3

mA

Note 12. Audio Precision APx555使用。平均値測定。

[AK4462]

191100096-J-00 2019/11

- 12 -

Note 13. Figure 81使用時。100 dB at 16-bit data

Note 14. (VREFH − VREFL) の電圧は+5 V一定。

Note 15. 出力電圧は(VREFH − VREFL) の電圧に比例します。

AOUTL/R (Typ.@0dB) = (AOUTLP/RP) − (AOUTLN/RN) = 1.12Vpp  (VREFH − VREFL)

Note 16. DCカット用コンデンサ無し、グランドに対しての値。AC負荷（DCカット用コンデンサ有）に

対しては1.0 kΩ (Min.)です。

Note 17. グランドに対する値です。

Note 18. パワーダウン時、外部クロック(MCLK, BICK, LRCK)を含む、LDOE以外の全てのデジタル入

力をDVSSに固定した場合の値です。

[AK4462]

191100096-J-00 2019/11

- 13 -

8.1.2. PCM mode (AVDD = 3.3 V)

(Ta = 25 C: LDOE pin = “H”, TVDD = 3.3 V, AVDD = 3.3 V: AVSS = DVSS = 0 V: VREFH = 3.3 V, VREFL

= 0 V: fs = 44.1 kHz: BICK = 64fs: Signal Frequency = 1 kHz: 32-bit Input Data: R

L

 1.4 kΩ: measurement

bandwidth = 20 Hz ~ 20 kHz: External Circuit: (Figure 81): unless otherwise specified.)

Parameter

Min.

Typ.

Max.

Unit

Resolution

-

32

bit

Dynamic Characteristics (Note 12)

THD+N

fs = 44.1 kHz

BW = 20 kHz

0 dBFS

-

−100

−93

dB

−60 dBFS

-

−50

-

dB

fs = 96 kHz

BW = 40 kHz

0 dBFS

-

−99

-

dB

−60 dBFS

-

−46

-

dB

fs = 192/384/768 kHz

BW = 80 kHz

0 dBFS

-

−99

-

dB

−60 dBFS

-

−42

-

dB

Dynamic Range (−60dBFS with A-weighted) (Note 13)

113

-

dB

S/N (A-weighted)

108

113

-

dB

Interchannel Isolation (1kHz)

100

110

-

dB

DC Accuracy

Interchannel Gain Mismatch

-

0

0.3

dB

Gain Drift (Note 19)

-

20

-

ppm/°C

Differential Output Voltage (Note 15)

3.32

3.7

4.08

Vpp

Load Resistance (Note 16)

1.4

-

k

Load Capacitance (Note 17)

-

30

pF

Power Supplies

Power Supply Current

Normal operation (PDN pin = “H”)

(LDOE pin = “L”, VDD18 = 1.8 V)

AVDD

-

10

14

mA

TVDD

-

1

1.2

mA

VDD18 (fs = 44.1 kHz)

-

2

3

mA

VDD18 (fs = 96 kHz)

-

3.5

5.5

mA

VDD18 (fs = 192 kHz)

-

6

9

mA

VDD18 (fs = 384 kHz)

-

2

-

mA

VDD18 (fs = 768 kHz)

-

3

-

mA

(LDOE pin = “H”)

AVDD

-

10

14

mA

TVDD (fs = 44.1 kHz)

-

3

4.5

mA

TVDD (fs = 96 kHz)

-

4.5

7

mA

TVDD (fs = 192 kHz)

-

7

10

mA

TVDD (fs = 384 kHz)

-

3

-

mA

TVDD (fs = 768 kHz)

-

4

-

mA

Power down (PDN pin = “L”) (Note 18)

AVDD+TVDD (Ta = 105 C)

-

1

100

A

AVDD+TVDD (Ta = 25 C)

1

10

A

VREF Supplies

VREF Supply Current

Normal operation (PDN pin = “H”)

-

0.1

0.3

mA

Note 19. (VREFH − VREFL)の電圧は+3.3 V一定。

[AK4462]

191100096-J-00 2019/11

- 14 -

8.1.3. DSD mode, DoP mode

(Ta = 25C: LDOE pin = “H”, TVDD = 3.3V, AVDD = 5.0 V: AVSS = DVSS = 0V: VREFH = 5.0 V,

VREFL = 0 V: fs = 44.1 kHz: Signal Frequency = 1 kHz: RL  1.4 kΩ: measurement bandwidth = 20 Hz ~

20 kHz: External Circuit: (Figure 81): unless otherwise specified.)

Dynamic Characteristics (Note 12)

Parameter

Min.

Typ.

Max.

Unit

THD+N

DSD data stream：DSD64

DoP data stream：DoP64

0 dB

(Note 20)

-

−107

-

dB

DSD data stream：DSD128

DoP data stream：DoP128

0 dB

(Note 20)

-

−107

-

dB

DSD data stream：DSD256

DoP data stream：DoP256

0 dB

(Note 20)

-

−107

-

dB

DSD data stream：DSD512

0 dB

(Note 20)

-

−107

-

dB

S/N

(A-weighted,

Normal path)

DSD data stream：DSD64

DoP data stream：DoP64

Digital“0”

(Note 21)

-

116

-

dB

DSD data stream：DSD128

DoP data stream：DoP128

Digital“0”

(Note 21)

-

116

-

dB

DSD data stream：DSD256

DoP data stream：DoP256

Digital“0”

(Note 21)

-

116

-

dB

DSD data stream：DSD512

Digital“0”

(Note 21)

-

116

-

dB

DC Accuracy

Differential Output Voltage (Normal path) (Note 22)

-

5.0

-

Vpp

Differential Output Voltage (Volume Bypass) (Note 22)

-

5.0

-

Vpp

Note 20. 入力に1 kHz、デューティレンジ25%~75%の正弦波を与えたときの出力レベルを0 dBとしま

す。0 dBを超える信号を入力した場合、異音がする可能性があります。

Note 21. Digital“0”とは、“01101001”のデジタルゼロコードパターンです。

Note 22. デューティレンジ25%~75%入力時のアナログ出力電圧は次の式で与えられます。

AOUTL/R (Typ.@0dB) = (AOUTLP/RP) − (AOUTLN/RN) = 1.0Vpp  (VREFH − VREFL)

[AK4462]

191100096-J-00 2019/11

- 15 -

8.2. DACデジタルフィルタ特性 (PCM mode)

8.2.1. シャープロールオフフィルタ特性

(Ta = −40  105 °C: AVDD = 3.0  5.5 V, TVDD = 1.7  3.6 V: DEM[1:0] bits = “01”(OFF): ADPE bit = “0”,

SYNCE bit = “1”, SLOW bit = “0”, SD bit = “0”, SSLOW bit = “0”)

・fs = 44.1 kHz (Normal Speed Mode)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency Response

(Note 23)

±0.05 dB

-

0

-

20.0

kHz

−3.0 dB

-

21.5

-

kHz

Pass band

(Note 24)

PB

0

-

20.0

kHz

Stop band

(Note 24)

SB

24.1

-

kHz

Pass band Ripple

(Note 25)

PR

-

±0.0032

dB

Stop band Attenuation

(Note 23)

SA

80

-

dB

Group Delay

(Note 26)

GD

-

26.8

-

1/fs

Digital Filter + SCF (Note 23)

Frequency Response: 0  20.0 kHz

−0.2

-

0.1

dB

・fs = 96 kHz (Double Speed Mode)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency Response

(Note 23)

±0.05 dB

-

0

-

43.5

kHz

−3.0 dB

-

46.8

-

kHz

Pass band

(Note 24)

PB

0

-

43.5

kHz

Stop band

(Note 24)

SB

52.5

-

kHz

Pass band Ripple

(Note 25)

PR

-

±0.0032

dB

Stop band Attenuation

(Note 23)

SA

80

-

dB

Group Delay

(Note 26)

GD

-

26.8

-

1/fs

Digital Filter + SCF (Note 23)

Frequency Response: 0  40.0 kHz

−0.6

-

0.1

dB

・fs = 192 kHz (Quad Speed Mode)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency Response

(Note 23)

±0.05 dB

-

0

-

87.0

kHz

−3.0 dB

-

93.6

-

kHz

Pass band

(Note 24)

PB

0

-

87.0

kHz

Stop band

(Note 24)

SB

105

-

kHz

Pass band Ripple

(Note 25)

PR

-

±0.0032

dB

Stop band Attenuation

(Note 23)

SA

80

-

dB

Group Delay

(Note 26)

GD

-

26.8

-

1/fs

Digital Filter + SCF (Note 23)

Frequency Response: 0  80.0 kHz

−2.0

-

0.1

dB

Note 23. 各応答は1 kHzを基準にします。Stopband Attenuation記載値の帯域は、SBからfsまでです。

Note 24. 通過域、阻止域の周波数はfs (システムサンプリングレート) に比例し、

PB = 0.4535  fs(@±0.05 dB)、SB = 0.546  fsです。

Note 25. パスバンド帯域内におけるゲインのリップル量です。

Note 26. デジタルフィルタによる演算遅延で、16/20/24/32ビットのインパルス信号が入力されてからア

ナログ信号が出力されるまでの時間です。

[AK4462]

191100096-J-00 2019/11

- 16 -

Figure 2. Sharp Roll-off Filter Frequency Response

Figure 3. Sharp Roll-off Filter Passband Ripple

[AK4462]

191100096-J-00 2019/11

- 17 -

8.2.2. スローロールオフフィルタ特性

(Ta = −40  105 °C: AVDD = 3.0  5.5 V, TVDD = 1.7  3.6 V: DEM[1:0] bits = “01”(OFF): ADPE bit = “0”,

SYNCE bit = “1”, SLOW bit = “1”, SD bit = “0”, SSLOW bit = “0”)

・fs = 44.1 kHz (Normal Speed Mode)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency Response

(Note 23)

±0.05 dB

-

0

-

8.1

kHz

−3.0 dB

-

18.2

-

kHz

Pass band

(Note 27)

PB

0

-

8.1

kHz

Stop band

(Note 27)

SB

39.2

-

kHz

Pass band Ripple

(Note 25)

PR

-

±0.043

dB

Stop band Attenuation

(Note 23)

SA

73

-

dB

Group Delay

(Note 26)

GD

-

6.3

-

1/fs

Digital Filter + SCF (Note 23)

Frequency Response: 0  20.0 kHz

-5.0

-

+0.1

dB

・fs = 96 kHz (Double Speed Mode)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency Response

(Note 23)

±0.05 dB

-

0

-

17.7

kHz

−3.0 dB

-

39.5

-

kHz

Pass band

(Note 27)

PB

0

-

17.7

kHz

Stop band

(Note 27)

SB

85.3

-

kHz

Pass band Ripple

(Note 25)

PR

-

±0.043

dB

Stop band Attenuation

(Note 23)

SA

73

-

dB

Group Delay

(Note 26)

GD

-

6.3

-

1/fs

Digital Filter + SCF (Note 23)

Frequency Response: 0  40.0 kHz

-5.0

-

+0.1

dB

・fs = 192 kHz (Quad Speed Mode)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency Response

(Note 23)

±0.05 dB

-

0

-

35.5

kHz

−3.0 dB

-

79.0

-

kHz

Pass band

(Note 27)

PB

0

-

35.5

kHz

Stop band

(Note 27)

SB

171

-

kHz

Pass band Ripple

(Note 25)

PR

-

±0.043

dB

Stop band Attenuation

(Note 23)

SA

73

-

dB

Group Delay

(Note 26)

GD

-

6.3

-

1/fs

Digital Filter + SCF (Note 23)

Frequency Response: 0  80.0 kHz

-5.0

-

+0.1

dB

Note 27. 通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、

PB = 0.1835  fs(@±0.05dB)、SB = 0.888  fsです。

[AK4462]

191100096-J-00 2019/11

- 18 -

Figure 4. Slow Roll-off Filter Frequency Response

Figure 5. Slow Roll-off Filter Passband Ripple

[AK4462]

191100096-J-00 2019/11

- 19 -

8.2.3. ショートディレイ・シャープロールオフフィルタ特性

(Ta = −40  105 °C: AVDD = 3.0  5.5 V, TVDD = 1.7  3.6 V: DEM[1:0] bits = “01”(OFF): ADPE bit = “0”,

SYNCE bit = “1”, SLOW bit = “0”, SD bit = “1”, SSLOW bit = “0”)

・fs = 44.1 kHz (Normal Speed Mode)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency Response

(Note 23)

±0.05 dB

-

0

-

20.0

kHz

−3.0 dB

-

21.5

-

kHz

Pass band

(Note 28)

PB

0

-

20.0

kHz

Stop band

(Note 28)

SB

24.1

-

kHz

Pass band Ripple

(Note 25)

PR

-

±0.0031

dB

Stop band Attenuation

(Note 23)

SA

80

-

dB

Group Delay

(Note 26)

GD

-

5.8

-

1/fs

Digital Filter + SCF (Note 23)

Frequency Response: 0  20.0 kHz

−0.2

-

+0.1

dB

・fs = 96 kHz (Double Speed Mode)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency Response

(Note 23)

±0.05 dB

-

0

-

43.5

kHz

−3.0 dB

-

46.8

-

kHz

Pass band

(Note 28)

PB

0

-

43.5

kHz

Stop band

(Note 28)

SB

52.5

-

kHz

Pass band Ripple

(Note 25)

PR

-

±0.0031

dB

Stop band Attenuation

(Note 23)

SA

80

-

dB

Group Delay

(Note 26)

GD

-

5.8

-

1/fs

Digital Filter + SCF (Note 23)

Frequency Response: 0  40.0 kHz

−0.6

-

+0.1

dB

・fs = 192 kHz (Quad Speed Mode)

Parameter

Symbol

Min.

Typ.

Max.

Unit

Digital Filter

Frequency Response

(Note 23)

±0.05 dB

-

0

-

87.0

kHz

−3.0 dB

-

93.6

-

kHz

Pass band

(Note 28)

PB

0

-

87.0

kHz

Stop band

(Note 28)

SB

105

-

kHz

Pass band Ripple

(Note 25)

PR

-

±0.0031

dB

Stop band Attenuation

(Note 23)

SA

80

-

dB

Group Delay

(Note 26)

GD

-

5.8

-

1/fs

Digital Filter + SCF (Note 23)

Frequency Response: 0  80.0 kHz

−2.0

-

+0.1

dB

Note 28. 通過域、阻止域の周波数はfs(システムサンプリングレート)に比例し、

PB = 0.4535  fs(@±0.05dB)、SB = 0.547  fsです。

[AK4462]

191100096-J-00 2019/11

- 20 -

Figure 6. Short-delay Sharp Roll-off Filter Frequency Response

Figure 7. Short-delay Sharp Roll-off Filter Passband Ripple

ページを読み込んでいます...

AKM AK4462VN 仕様

関連論文

その他の書類