[AKD4132-A]
< KM119600> 2015/07
概 要
AKD4132-AはステレオのディジタルサンプルレートコンバータAK4132用評価ボードです。
ディジタルオーディオインタフェースに対応しており、 光コネクタを介してディジタルオーディオ
機器とインタフェース可能です。また当社A/D・D/Aコンバータの評価用ボードとのインタフェースを
装備しており、AK4132を容易に評価可能です。
オーダリングガイド
AKD4132-A --- AK4132評価用ボード
機 能
光ケーブルコネクタ（ディジタルオーディオインタフェース用。データ入力／出力用各1）
10ピンヘッダー（AKMのAD/DA評価ボード接続用。データ入力／出力用各1）
水晶発振回路 (データ出力用)
Figure 1. AKD4132-Aブロック図
AK4132評価ボードRev.0
AKD4132-A
- 1-
[AKD4132-A]
< KM119600> 2015/07
評価ボード外観図
概略図
J604
SW400
U100
U200
SW401
T602
T601
J600
J601
J602
J603
PORT200
PORT300
T600
SW200
SW500
J400
J300
J200
U300
SW300
SW402
Figure 2. AKD4132-A Board Diagram
説明
(1) U100 ( AK4132 )
SRC (Digital Sample Rate Converter) デバイス
(2) J200, J300 ( BNC Connector for Digital Input/Output )
J200 BNC connector : AK4118A(U200)のディジタル入力
J300 BNC connector : AK4118A(U300)のディジタル出力
(3) PORT200, PORT300 ( Optical Connector )
PORT200 : AK4118A(U200)のディジタル入力（光）
PORT300 : AK4118A(U300)のディジタル出力（光）
(4) J600, J601, J602, J603, J604 ( Power supply )
J600 (DVSS) : GND 供給端子
J601 (+5V) : +5V 電源供給端子
J602 (DVDD) : +3.3V/+1.8V 電源供給端子
J603 (VDD18) : +1.8V 電源供給端子
J604 (D33V) : +3.3V 電源供給端子
(5) U200, U300 ( AK4118A )
AK4118AはDIR及びDITとして動作し、X’tal oscillator装備。
Master Modeの時、AK4132入力データを出力し、Slave Modeの時、AK4132出力データを入力。
(6) J400 (BNC Connector)
外部クロック入力端子
(7) SW200, SW300 ( Dip-switch )
Dipスイッチ。AK4118Aのクロック及びオーディオフォーマットを設定。
DIF[2:0]： オーディオインタフェースフォーマット設定
OCKS[1:0]： マスタークロック周波数設定
(8) SW500 ( Dip-switch )
Dipスイッチ。AK4132のクロック及びオーディオフォーマットを設定。
- 2-
[AKD4132-A]
< KM119600> 2015/07
(9) SW400 ( Toggle switch )
AK4132 Power Down(PDN)用トグルスイッチ。
“H” : PDN = High
“L” : PDN = Low
(10) SW401, SW402 ( Toggle switch )
AK4118A Power Down(PDN)用トグルスイッチ。
“H” : PDN = High
“L” : PDN = Low
(11) T600, T601, T602 ( regulator )
AK4132・AK4118A・ロジック回路ブロック向けレギュレータ。
T600 : +5VからDVDD (3.3V)生成用レギュレータ
T601 : +5VからDVDD・DV18 (1.8V)生成用レギュレータ
T602 : +5VからD33V (3.3V)生成用レギュレータ
- 3-
[AKD4132-A]
< KM119600> 2015/07
評価ボードマニュアル
操作手順
[1] 電源の設定
[2] ジャンパーピン設定
[3] Dipスイッチ設定
[4] トグルスイッチ設定
- 4-
[AKD4132-A]
< KM119600> 2015/07
[1] 電源の設定
(1-1) 電源設定 : レギュレータ（T600, T601, T602）使用 <出荷時>
電源セットアップ：
名称
色
設定 (Typ)
詳細
備考
Default
J600
DVSS
Black
0V
グランド
常に接続
0V
J601
+5V
Red
+5V
レギュレータ電源
常に接続
+5V
J602
DVDD
Yellow
+3.3V/+1.8
V
AK4132 DVDD及びロジック
IC用電源
3.3V用レギュレータ使用
デフォルト：
JP601=3.3V short
JP600=REG short
個別供給端子使用時：
JP601=DVDD short
1.8V用レギュレータ使用
JP600=+1.8V short
JP601=REG short.
OPEN：
JP600=3.3V short
JP601=REG short
J603
DV18
Yellow
+1.8V
AK4132 DV18用電源
1.8V用レギュレータ使用
デフォルト：
JP602=REG short
個別供給端子使用時：
JP602=DV18 short
OPEN：
JP602= REG
short
J604
D33V
Yellow
+3.3V
AK4118A 3.3V VDD及びロジ
ックIC用電源
3.3V用レギュレータ使用
デフォルト：
JP603=REG short
個別供給端子使用時：
JP603=D33V short
OPEN：
JP603=REG short
Table 1-1. 電源の設定 (デフォルト：レギュレータ使用時)
(1-2) 電源用ジャンパー設定：
レギュレータより供給される各電源向けジャンパーの役割は以下の通り。
各電源向けジャンパー接続：
名称
設定
詳細
Default
JP600
DVDD-VSEL1
DVDD用3.3V又は1.8Vレ
ギュレータ電源選択
AK4132及びロジックIC用DVDD電圧選択：
JP801=+3.3V short：3.3Vレギュレータ使用
JP801=+1.8V short：1.8Vレギュレータ使用
+3.3V：
JP600=+3.3V short
JP601
DVDD-VSEL2
DVDD用レギュレータ電
源又はJack入力選択
AK4132及びロジックIC用DVDD選択：
JP601=REG short：レギュレータ使用
JP601=DVDD short：Jack入力使用
REG：
JP601=REG short
JP602
DV18-VSEL
DV18用レギュレータ電源
又はJack入力選択
AK4132用DV18選択：
JP602=REG short：1.8Vレギュレータ使用
JP602=DV18 short：Jack入力使用
REG：
JP602=REG short
JP603
D33V-VSEL
D33V用レギュレータ電源
又はJack入力選択
ロジックIC用D33V選択：
JP603=REG short：3.3Vレギュレータ使用
JP603=D33V short：Jack入力使用
REG：
JP603=REG short
JP100
DVDD-SEL
ショート
未使用
JP100=short
JP101
DV18-SEL
DV18用外部電源又は
AK4132 LDO電源選択
AK4132用DV18電圧選択：
JP101= open and JP602= short：
AK4132 LDO使用
JP101=short and JP602=short：
外部入力電源使用
+1.8V：
JP101=short
JP602=short
Table 1-2. 電源用ジャンパー
- 5-
[AKD4132-A]
< KM119600> 2015/07
[2] Jumperピン及びPortピン設定
No
名称
Default
詳細
1
JP100
DVDD-SEL
Short
未使用
2
JP101
DV18-SEL
Short
DV18選択
Open：AK4132 DV18 pin = open
Short：AK4132 DV18 pin =1.8V経路接続 (default)
3
JP200
RXDATA-SEL
OPT
RX側Data用OPT/COAX入力選択
(DIR：AK4118A)
OPT：光入力
COAX：COAX(BNC)入力
4
JP300
MCLK-T-SEL
2-3pin short
TX側MCLK選択
1-2pin：外部MCLK選択JP400
2-3pin：クリスタル選択(default)
5
JP301
XTO
Short
TX側MCLK選択
Short：クリスタル選択 (default)
Open：外部MCLK使用時選択
6
JP302
TXDATA-SEL
OPT
TX側Data用OPT/COAX入力選択
(DIR：AK4118A)
OPT：光入力
COAX：COAX(BNC)入力
7
JP400
BICK-R-SEL
DIR
RX側BICK選択
DIR：BICK-4118A-R(DIR) (default)
PORT400：PORT400-IBICK
8
JP401
BICK-R-PHASE
THR
BICK-R-SEL出力の極性(非反転/反転出力)選択
THR：非反転出力 (default)
INV：反転出力
9
JP404
LRCK-R-SEL
DIR
RX側LRCK選択
DIR：LRCK-4118A-R(DIR) (default)
PORT400：PORT400-ILRCK
10
JP406
SDTI-R-SEL
DIR
RX側DATA選択
DIR：SDTO-4118A-R(DIR) (default)
PORT400：PORT400-SDTI
11
JP402
BICK-T-SEL
DIT
TX側BICK選択
DIT：BICK-4118A-T(DIT) (default)
PORT401：PORT401-OBICK
12
JP403
BICK-T-PHASE
THR
BICK-T-SEL出力の極性(非反転/反転出力)選択
THR：非反転出力 (default)
INV：反転出力
13
JP405
LRCK-T-SEL
DIT
Tx側 LRCK選択
DIT：LRCK-4118A-T(DIT) (default)
PORT401：PORT401-OLRCK
15
JP407
未使用
16
JP408
MCLK-T-SEL
GND
Tx側 MCLK選択
DIT：MCLK-4118A-T(DIT) (default)
PORT401：PORT401-OMCLK
EXT：外部MCLK (JACK: J400 EXT-MCLK)入力
GND：DVSS short
17
PORT400
RX-PORT
Open
Open：入力なし (default)
Monitor：RX側の データ/クロック入力
- 6-
[AKD4132-A]
< KM119600> 2015/07
18
PORT401
TX-PORT
Open
Open：入出力なし (default)
Monitor：TX側のデータ/クロック入出力
19
JP500
未使用
20
JP501
未使用
Table 2-1. Jumper pin 設定
- 7-
[AKD4132-A]
< KM119600> 2015/07
[3] DIP switches 設定
(3-1). SW200 / SW300の設定
(AK4118A(U200 / U300)のAudio Format 及び Master Clock の設定 )
No.
スイッチ名
詳細
Default
1
DIF2
DIF2 pin設定
H
2
DIF1
DIF1 pin設定
L
3
DIF0
DIF0 pin設定
H
4
OCKS1
OCKS1 pin設定
L
5
OCKS0
OCKS0 pin設定
L
Table 3-1. SW200 / SW300 設定
Mode
DIF2 pin
DIF1 pin
DIF0 pin
DAUX
SDTO
LRCK
BICK
DIF2 bit
DIF1 bit
DIF0 bit
I/O
I/O
0
0
0
0
24bit, Left
justified
16bit, Right
justified
H/L
O
64fs
O
1
0
0
1
24bit, Left
justified
18bit, Right
justified
H/L
O
64fs
O
2
0
1
0
24bit, Left
justified
20bit, Right
justified
H/L
O
64fs
O
3
0
1
1
24bit, Left
justified
24bit, Right
justified
H/L
O
64fs
O
4
1
0
0
24bit, Left
justified
24bit, Left
justified
H/L
O
64fs
O
5
1
0
1
24bit, I
2
S
24bit, I
2
S
L/H
O
64fs
O
Default
6
1
1
0
24bit, Left
justified
24bit, Left
justified
H/L
I
64-128fs
I
7
1
1
1
24bit, I
2
S
24bit, I
2
S
L/H
I
64-128fs
I
Table 3-2. Audio format (AK4118A)
OCKS1 pin
OCKS0 pin
(X’tal)
MCKO1
MCKO2
fs (max)
OCKS1 bit
OCKS0 bit
0
0
256fs
256fs
256fs
96 kHz
Default
0
1
256fs
256fs
128fs
96 kHz
1
0
512fs
512fs
256fs
48 kHz
1
1
128fs
128fs
64fs
192 kHz
Table 3-3. Master Clock 周波数 選択 (AK4118A)
(3-2). SW500 (AK4132 (U100)用 )の設定
No.
スイッチ名
詳細
Default
1
CM
Clock又はMode制御信号CM設定
H
2
TEST
TESTピン設定
L
3
VSEL
Digital電源設定
L: DV18は出力
H: DV18に電源供給
L
4
ODIF
出力ポートのAudio Interface Format制御信号ODIF1設定
H
5
IDIF
Digital入力Format信号IDIF設定
H
Table 3-4. SW500 設定 (AK4132)
- 8-
[AKD4132-A]
< KM119600> 2015/07
[4] Toggle switches 設定
Up=”H”, Down=”L”
[SW400] ( AK4132用Power Down (PDN))：
AK4132(U100)用Power Down (PDN) スイッチです。
電源投入後、必ず一度、SW400を“L”に倒して、AK4132(U100)のリセットを行います。
AK4132動作中は、常に“H”側にしておきます。
[SW401] ( AK4118A-Rx用power Down (PDN))：
AK4118A(U200 Rx側)用Power Down (PDN) スイッチです。
電源投入後、必ず一度、SW401を“L”に倒して、AK4118A(U200)のリセットを行います。
AK4118A動作中は、常に“H”側にしておきます。
[SW402] (AK4118A-Tx用power Down (PDN))：
AK4118A(U300 Rx側)用Power Down (PDN) スイッチです。
電源投入後、必ず一度、SW402を“L”に倒して、AK4118A(U300)のリセットを行います。
AK4118A動作中は、常に“H”側にしておきます。
- 9-
[AKD4132-A]
< KM119600> 2015/07
測定結果
[Measurement condition]
Measurement unit : Audio Precision SYS-2722 (No.00095)
Power Supply : DVDD=3.3V (VSEL=L)
Band width : 20Hz FSO/2
Resolution (Bit) : 24bit
XTI Input : Use X’Tal (X300)
Output PORT : Slave Mode
Temperature : Room
[Measurement Result]
SRC Characteristics
SDTO
Unit
Lch
Rch
THD+N (Input = 1kHz, 0dBFS)
FSO/FSI = 48kHz/48kHz
101.6
101.6
dB
FSO/FSI = 48kHz/96kHz
102.8
102.7
dB
FSO/FSI = 44.1kHz/96kHz
101.4
101.5
dB
Worst Case (FSO/FSI = 48kHz/32kHz)
99.8
99.7
dB
Dynamic Range (Input = 1kHz, 60dBFS)
FSO/FSI = 48kHz/48kHz
101.6
101.6
dB
FSO/FSI = 48kHz/96kHz
102.8
102.8
dB
FSO/FSI = 44.1kHz/96kHz
102.7
102.7
dB
Worst Case (FSO/FSI = 48kHz/32kHz)
101.0
101.0
dB
Dynamic Range (Input = 1kHz, 60dBFS, A-weighted)
FSO/FSI = 48kHz/48kHz
104.3
104.3
dB
- 10-
[AKD4132-A]
< KM119600> 2015/07
[Plots]
Figure 5-1. FFT Plot (Input = 0dBFS)
Figure 5-2. FFT Plot (Input = -60dBFS)
-180
+0
-160
-140
-120
-100
-80
-60
-40
-20
d
B
F
S
20 20k 50 100 200 500 1k 2k 5k 10k
Hz
-180
+0
-160
-140
-120
-100
-80
-60
-40
-20
d
B
F
S
20 20k 50 100 200 500 1k 2k 5k 10k
Hz
AK4132 FFT
FSO/FSI=44.1kHz/48kHz, 1kHz/0dBFS Input
AK4132 FFT
FSO/FSI=44.1kHz/48kHz, 1kHz/-60dBFS Input
- 11-
[AKD4132-A]
< KM119600> 2015/07
Figure 5-3. THD+N vs. Input Frequency (Input = 0dBFS)
Figure 5-4. THD+N vs. Input Frequency (Input = -60dBFS)
20 20k 50 100 200 500 1k 2k 5k 10k
Hz
-120
-80
-115
-110
-105
-100
-95
-90
-85
d
B
F
S
20 20k 50 100 200 500 1k 2k 5k 10k
Hz
-120
-80
-115
-110
-105
-100
-95
-90
-85
d
B
F
S
AK4132 THD+N vs. Input Frequency
FSO/FSI=44.1kHz/48kHz, 0dBFS Input
AK4132 THD+N vs. Input Frequency
FSO/FSI=44.1kHz/48kHz, -60dBFS Input
- 12-
[AKD4132-A]
< KM119600> 2015/07
Figure5-5. Frequency Response (FSO=44.1kHz)
Figure5-6. Frequency Response (FSO=48kHz)
-10
+1
-9
-8
-7
-6
-5
-4
-3
-2
-1
-0
d
B
F
S
2k 22k 4k 6k 8k 10k 12k 14k 16k 18k 20k
Hz
TTT
-10
+1
-9
-8
-7
-6
-5
-4
-3
-2
-1
-0
d
B
F
S
2.5k 22.5k 5k 7.5k 10k 12.5k 15k 17.5k 20k
Hz
TTTT
FSI=96k
Hz
FSI=48k
Hz
FSI=44.1k
Hz
FSI=96k
Hz
FSI=48k
Hz
AK4132 Frequency Response
FSI=44.1kHz/48kHz/96kHz
FSO=44.1kHz, 0dBFS Input
AK4132 Frequency Response
FSI=48kHz/96kHz
FSO=48kHz, 0dBFS Input
FSI: Blu e=48kHz/Red=96kH z
FSI: Green=44.1kHz/Blue=48kHz/Red=96kHz
- 13-
[AKD4132-A]
< KM119600> 2015/07
REVISION HISTORY
Date
(YY/MM/DD)
Manual
Revision
Board
Revision
Reason
Page
Contents
15/07/22
KM119600
0
First edition
-
- 14-
[AKD4132-A]
< KM119600> 2015/07
重要な注意事項
0. 本書 に 記 載 された弊 社 製 品（以下 、「 本製品」といいます 。）、およ び 、本製品の 仕 様
につ き ま し ては、本 製 品 改 善 の ために 予 告 な く 変更するこ と が あ ります。 従い ま し て 、
ご使 用 を 検 討の際に は 、 本 書 に 掲載し た 情 報 が 最新のもの で あ る ことを弊 社営 業 担 当 、
ある い は 弊 社特約店 営 業 担 当 に ご確認 く だ さ い 。
1. 本書 に 記載された情 報 は 、本 製 品 の動作例、応 用例を説明 す る も のであり 、そ の使用 に
際 し て 弊 社 お よ び 第 三 者 の 知 的 財 産 権 そ の 他 の 権 利 に 対 す る 保 証 ま た は 実 施 権 の 許 諾
を行 う も の ではあり ま せ ん 。 お 客様の 機 器 設 計 において当 該 情 報 を使用さ れる 場 合は、
お客 様 の 責 任におい て 行 っ て 頂 くとと も に 、当該 情 報の 使 用に起因 して お 客 様 または第
三者 に 生 じ た損害に 対 し 、 弊 社 はその 責 任 を 負 うものでは あ り ま せん。
2. 本製 品 は、医 療 機 器 、航 空 宇 宙 用機器 、輸送機器、交 通 信号機器 、燃焼機器、原 子 力制
御用 機 器 、各種安全装置など 、そ の装置・機器 の 故 障 や 動 作不良が 、直 接 または間接 を
問わ ず 、生 命 、身 体、財産等へ 重 大 な 損害を及 ぼす こ と が 通常予想 さ れ る ような極め て
高い 信 頼 性 を要求さ れ る 用 途 に 使用さ れ る こ と を意図して お ら ず 、保 証 も されていませ
ん。そのた め 、別 途弊 社 より書面 で許 諾 さ れ た場 合 を除き、こ れらの用 途 に 本 製品を使
用し な い で ください 。万 が 一 、これらの用 途に 本 製 品 を 使用され た 場 合 、弊社は、当 該
使用 か ら 生 ずる損害 等 の 責 任 を 一切負 う も の で はありませ ん 。
3. 弊社 は 品質、信 頼 性 の 向上に努め てお り ま す が、電子製 品 は 一般に誤作 動 ま た は 故 障す
る場 合 が あ ります。 本 製 品 を ご 使用頂 く 場 合 は 、本製品の 誤 作 動 や故障に より 、 生 命 、
身体 、財産 等 が 侵 害されるこ と の ないよう、お 客様の責任 に お い て、本 製 品を搭載され
るお 客 様 の 製品に必 要 な 安 全 設 計を行 う こ と を お願いしま す 。
4. 本製 品 お よ び本書記 載 の 技 術 情 報を、 大 量 破壊 兵 器 の 開 発 等の目 的 、 軍 事 利用の目的 、
ある い は そ の他軍事 用 途 の 目 的 で使用 し な い で ください。本製品お よ び 本 書記載の技術
情報 を 輸 出 または非 居 住 者 に 提 供する 場 合 は 、「外 国 為 替 及び外国 貿 易 法 」そ の他 の 適
用あ る 輸 出 関連法令 を 遵 守 し 、必 要 な手続を行っ て くだ さ い。本製 品 お よ び本書記載 の
技術 情 報 を 国内外の 法 令 お よ び 規則に よ り 製 造 、使 用 、販 売 を 禁 止されて いる 機 器・シ
ステ ム に 使 用しない で く だ さ い 。
5. 本製 品 の環境適合性 等 の 詳 細 につきま し て は 、製 品 個 別 に 必ず弊社 営 業 担 当までお問 合
せく だ さ い 。本製品 のご 使 用 に 際しては 、特定の 物 質 の 含有・使 用を規制 す る RoHS指令
等、適 用される 環境 関 連法令を十分調 査 の う え、かかる 法 令 に適合する よ う に ご 使 用く
ださ い 。お客 様 が か かる法令を遵 守 し な いことによ り生 じ た損害に 関し て 、弊社は一 切
の責 任 を 負 いかねま す 。
6. お客 様 の転売等によ り こ の 注 意事項に 反 し て 本 製品が使用 さ れ 、そ の 使 用 から損害等が
生 じ た 場 合 は お 客 様 に て 当 該 損 害 を ご 負 担 ま た は 補 償 し て 頂 き ま す の で ご 了 承 く だ さ
い。
7. 本書 の 全部または一 部 を 、弊 社の 事前 の 書 面 による承諾 な し に、転載 ま た は 複製するこ
とを 禁 じ ま す。
- 15-
5
5
4
4
3
3
2
2
1
1
E E
D D
C C
B B
A A
DV18
Cap Dip open + 1pin Socket (PDN Cap)
CM
DVSS
OBICK
SDTO
ODIF
IDIF
TEST
DVDD
VSEL
PDN
OLRCKOMCLK
ILRCK
IBICK
SDTI
DVSS
DVSS
CM0
DV18
OMCLK
SDTO
OBICK
ODIF
ILRCK
IBICK
SDTI
IDIF
TEST
PDN
VSEL
DVDD
OLRCK
Title
Size Document Number Rev
Date: Sheet of
<AK4132>
<0>
<AKD4132-A>
A4
1 6
Tuesday, October 21, 2014
Title
Size Document Number Rev
Date: Sheet of
<AK4132>
<0>
<AKD4132-A>
A4
1 6
Tuesday, October 21, 2014
Title
Size Document Number Rev
Date: Sheet of
<AK4132>
<0>
<AKD4132-A>
A4
1 6
Tuesday, October 21, 2014
R102 0
TP105
R114 0
R105 0
TP102
R112 0
TP106
TP103
TP107
+
C104
10u
TP109
R110 0
R111 0
AK4132
U100
ODIF
1
IDIF
2
CM
3
TEST
4
ILRCK
5
IBICK
6
SDTI
7
OMCLK
8
OBICK
10
SDTO
11
VD18
12
DVSS
13
VSEL
15
DVDD
14
PDN
16
OLRCK
9
TP111
R107 0
R106 0
TP114
TP100
R109 0
TP115
TP113
TP110
R113 0
C103
0.1u
R103 0
TP101
R108 0
TP104
CN100
16pin_L
1
2
3
4
5
6
7
8
JP100
DVDD-SEL
TP112
C101
0.1u
R100 0
C100 open
R101 0
TP108
+
C102
10u
R104 0
CN101
16pin_R
9
10
11
12
13
14
15
16
JP101
DV18-SEL
- 16-
5
5
4
4
3
3
2
2
1
1
E E
D D
C C
B B
A A
OCKS0
H
L
DIF2
DIF1
DIF0
OCKS1
X200 Frequency Check -> 12.288MHz
+ 1pin Socket (AK4118 Xtal)
OPT
COAX
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
OCKS0-R
OCKS0-R
SDTO-4118A-R
OCKS1-R
LRCK-4118A-R
D33V
D33V
D33V
OCKS1-R
D33V
D33V
INT0-R
PDN-R
BICK-4118A-R
Title
Size Document Number Rev
Date: Sheet of
<AK4118A-DIR>
<0>
<AKD4132-A>
A3
2 6
Tuesday, October 21, 2014
Title
Size Document Number Rev
Date: Sheet of
<AK4118A-DIR>
<0>
<AKD4132-A>
A3
2 6
Tuesday, October 21, 2014
Title
Size Document Number Rev
Date: Sheet of
<AK4118A-DIR>
<0>
<AKD4132-A>
A3
2 6
Tuesday, October 21, 2014
JP200
RXDATA-SEL
R200
51
U200
AK4118A
IPS0/RX4
1
NC
2
DIF0/RX5
3
TEST2
4
DIF1/RX6
5
VSS1
6
DIF2/RX7
7
IPS1/IIC
8
P/SN
9
XTL0
10
XTL1
11
TVDD
13
NC/GP1
14
TX0/GP2
15
TX1/GP3
16
BOUT/GP4
17
COUT/GP5
18
UOUT/GP6
19
VOUT/GP7
20
DVDD
21
VSS2
22
MCKO1
23
BICK
26
MCKO2
27
DAUX
28
XTO
29
XTI
30
PDN
31
CM0/CDTO/CAD1
32
CM1/CDTI/SDA
33
OCKS1/CCLK/SCL
34
OCKS0/CSN/CAD0
35
INT0
36
AVDD
38
R
39
VCOM
40
VSS3
41
RX0
42
NC
43
RX1
44
TEST1
45
RX2
46
VSS4
47
RX3
48
VIN/GP0
12
LRCK
24
SDTO
25
INT1
37
C208
0.1u
L200 47uH
1 2
C205 0.1u
+
C201
10u
C209
0.1u
SW200
1
2
3
4
5
10
9
8
7
6
+
C210
10u
TP200
RX-OPT
C200
0.1u
+
C211
10u
R203 10k
C207 5p
PORT200
RX-OPT
OUT
1
VCC
3
GND
2
R204 10k
J200
RX-COAX
12
3
4
5
C204
0.47u
R206 10k
X200
12.288MHz
12
R202
75
R205 10k
+
C202 10u
R207 10k
C203 0.1u
R201 10k
C206 5p
- 17-
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
OCKS0
H
L
DIF2
DIF1
DIF0
OCKS1
X300 Frequency Check -> 12.288MHz
+ 1pin Socket (AK4118 Xtal)
OPT
COAX
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS DVSS
DVSS
OCKS0-T
OCKS0-T
OCKS1-T
LRCK-4118A-T
MCLK-4118A-T
D33V
D33V
D33V
OCKS1-T
D33V
D33V
INT0-T
PDN-T
DAUX-4118A-T
BICK-4118A-T
EXT-MCLK-T
Title
Size Document Number Rev
Date: Sheet of
<AK4118A-DIT>
<0>
<AKD4132-A>
A3
3 6
Tuesday, October 21, 2014
Title
Size Document Number Rev
Date: Sheet of
<AK4118A-DIT>
<0>
<AKD4132-A>
A3
3 6
Tuesday, October 21, 2014
Title
Size Document Number Rev
Date: Sheet of
<AK4118A-DIT>
<0>
<AKD4132-A>
A3
3 6
Tuesday, October 21, 2014
JP300
MCLK-T-SEL
C309
0.1u
TP300
TX-OPT
R302 10k
PORT300
TX-OPT
GND
1
VCC
2
IN
3
U300
AK4118A
IPS0/RX4
1
NC
2
DIF0/RX5
3
TEST2
4
DIF1/RX6
5
VSS1
6
DIF2/RX7
7
IPS1/IIC
8
P/SN
9
XTL0
10
XTL1
11
TVDD
13
NC/GP1
14
TX0/GP2
15
TX1/GP3
16
BOUT/GP4
17
COUT/GP5
18
UOUT/GP6
19
VOUT/GP7
20
DVDD
21
VSS2
22
MCKO1
23
BICK
26
MCKO2
27
DAUX
28
XTO
29
XTI
30
PDN
31
CM0/CDTO/CAD1
32
CM1/CDTI/SDA
33
OCKS1/CCLK/SCL
34
OCKS0/CSN/CAD0
35
INT0
36
AVDD
38
R
39
VCOM
40
VSS3
41
RX0
42
NC
43
RX1
44
TEST1
45
RX2
46
VSS4
47
RX3
48
VIN/GP0
12
LRCK
24
SDTO
25
INT1
37
C304 5p
C301 0.1u
R303 10k
R300 10k
R304 10k
T300
DA-02F
SW300
1
2
3
4
5
10
9
8
7
6
C302
0.47u
JP301XTO
J300
TX-COAX
12
3
4
5
C306
0.1u
C305
0.1u
R305 10k
C310
0.1u
C303 5p
R306
240
X300
12.288MHz
12
+
C307
10u
+
C308
10u
JP302
TXDATA-SEL
R307
150
+
C300 10u
R301 10k
- 18-
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
HL HL
HL
IBICK
ILRCK
SDTI
OMCLK
OBICK
OLRCK
SDTO
DIT
THR
INV
GND
PORT401
DIT
EXT
DIT
PORT401
DIT
PORT401
PORT400
DIR
DIR
PORT400
DIR
PORT400
THR
INV
BICK-R-THR
BICK-R-INV
OBICK-T
BICK-T-INV
BICK-T-THR
PORT401-OMCLK
BICK-T-THR
BICK-T-INV
OLRCK-T
SDTO-T
PORT401-OBICK
PORT401-OLRCK
PORT400-SDTI
PORT400-ILRCK
PORT400-IBICK
PORT400-SDTI
PORT400-IBICK
PORT400-ILRCK
BICK-R0
LRCK-R0
ISDTI-R0
BICK-R-INV
BICK-R-THR
DAUX-4118A-T
PORT401-OLRCK
PORT401-OBICK
PORT401-OMCLK
DVSS
DVSS DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
D33V
D33V
PDN0
PDN-T
D33V
D33V
PDN-R
D33V
MCLK-4118A-T
OMCLK0
OBICK-T
OLRCK-T
SDTO-T
BICK-4118A-T
LRCK-4118A-T
IBICK-R
ILRCK-R
SDTO-4118A-R
SDTI-R
BICK-4118A-R
LRCK-4118A-R
EXT-MCLK-T
SDTO
INT0-T
INT0-R
Title
Size Document Number Rev
Date: Sheet of
<LOGIC1>
<0>
<AKD4132-A>
A3
4 6
Tuesday, July 21, 2015
Title
Size Document Number Rev
Date: Sheet of
<LOGIC1>
<0>
<AKD4132-A>
A3
4 6
Tuesday, July 21, 2015
Title
Size Document Number Rev
Date: Sheet of
<LOGIC1>
<0>
<AKD4132-A>
A3
4 6
Tuesday, July 21, 2015
JP408
OMCLK-SEL
R405 10k
JP404
LRCK-R-SEL
R412 0
J400
EXT-MCLK
12
3
4
5
R402 10k
R401 10k
PORT401
TX-PORT
C404
0.1u
U400
74HC14P
GND
7
1A
1
3A
5
5A
11
5Y
10
3Y
6
1Y
2
2Y
4
4Y
8
6Y
12
6A
13
4A
9
2A
3
VCC
14
R406 10k
R416
10k
R404 10k
C403
0.1u
JP400
BICK-R-SEL
D402
HSU119
KA
JP405
LRCK-T-SEL
R400 10k
C400
0.1u
R403
51
R413 1k
C402
0.1u
SW400
PDN
2
1
3
R414 0
TP400
BICK-R
TP401
OBICK-T
JP409
EXT-MCLK
TP404
SDTI-R0
PORT400
RX-PORT
TP405
SDTO-T
R408
open
JP401
BICK-R-PHASE
D400
HSU119
KA
R410
10k
JP402
BICK-T-SEL
R415 0
LE400INT0-T
21
JP403
BICK-T-PHASE
C401
0.1u
JP406
SDTI-R-SEL
D401
HSU119
KA
R407 10k
SW401
PDN-R
2
1
3
R409
10k
SW402
PDN-T
2
1
3
TP402
LRCK-R
TP403
OLRCK-T
U401
74HC14P
GND
7
1A
1
3A
5
5A
11
5Y
10
3Y
6
1Y
2
2Y
4
4Y
8
6Y
12
6A
13
4A
9
2A
3
VCC
14
TP406
OMCLK
LE401 INT0-R
2 1
R411 0
- 19-
5
5
4
4
3
3
2
2
1
1
D D
C C
B B
A A
DVDD -> D33V
D33V -> DVDD
D33V -> DVDD
DVDD -> D33V
H
L
CM
TEST
VSEL
ODIF
IDIF
U504 (NAND)
7pin=DVSS
14pin=D33V
for U504 74VCX00
D33V -> DVDD
CM
TEST
VSEL
ODIF0
IDIF0
CM0
CMCM0
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
DVSS
ILRCK
SDTI
IBICK
OBICK-T
OLRCK-T
ILRCK-R
IBICK-R
DAUX-4118A-T
SDTI-R
D33V
DVDD
DVDD
PDN
TEST
VSEL
DVDD
D33V
SDTO-T
OBICK
OLRCK
IDIF
ODIF
OMCLK0
OMCLK
DVDD
PDN0
CM0
D33V
Title
Size Document Number Rev
Date: Sheet of
<LOGIC2>
<0>
<AKD4132-A>
A3
5 6Tuesday, July 21, 2015
Title
Size Document Number Rev
Date: Sheet of
<LOGIC2>
<0>
<AKD4132-A>
A3
5 6Tuesday, July 21, 2015
Title
Size Document Number Rev
Date: Sheet of
<LOGIC2>
<0>
<AKD4132-A>
A3
5 6Tuesday, July 21, 2015
U504
74VCX00
1A
1
1B
2
2A
4
2B
5
3A
9
3B
10
1Y
3
2Y
6
3Y
8
4Y
11
4A
12
4B
13
R509 51
R522 51
R506 51
R552 51
R503 51
SW500
1
2
3
4
5
10
9
8
7
6
R545 0
R553 0
U501
74VCX125
A1
2
A2
5
A3
9
A4
12
1OE
1
2OE
4
Y1
3
Y2
6
Y3
8
Y4
11
3OE
10
4OE
13
VCC
14
GND
7
U502
74VCX125
A1
2
A2
5
A3
9
A4
12
1OE
1
2OE
4
Y1
3
Y2
6
Y3
8
Y4
11
3OE
10
4OE
13
VCC
14
GND
7
R533 0
R551 0
R507 51
U503
74VCX125
A1
2
A2
5
A3
9
A4
12
1OE
1
2OE
4
Y1
3
Y2
6
Y3
8
Y4
11
3OE
10
4OE
13
VCC
14
GND
7
C500
0.1u
R527 51
R525 0
R540 10k
R511 51
R543 51
R512 0
R539 10k
R510 51
R544 51
R504 51
R538 10k
R516 51
R549 51
C503
0.1u
C505
0.1u
C502
0.1u
R532 0
R546 0
C501
0.1u
R550 0
U500
74VCX125
A1
2
A2
5
A3
9
A4
12
1OE
1
2OE
4
Y1
3
Y2
6
Y3
8
Y4
11
3OE
10
4OE
13
VCC
14
GND
7
R514 0
R501 51
R524 51
C504
0.1u
R526 0
R523 51
R542 10k
R547 0
R515 51
R502 51
R541 10k
U505
74VCX125
A1
2
A2
5
A3
9
A4
12
1OE
1
2OE
4
Y1
3
Y2
6
Y3
8
Y4
11
3OE
10
4OE
13
VCC
14
GND
7
R500 51
R548 0
- 20-
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
-
24
-
25
-
26
-
27
-
28
-
29
