[AK4133]
015015325-J-02 2018/05
- 1 -
1. 概 要
AK4133は2chのディジタルサンプルレートコンバータ(SRC)です。入力された8kHz~192kHz のサンプ
ルレートのオーディオソースを44.1kHzまたは48kHzのサンプルレートに変換して出力します。入力サ
ンプルレートが8kHz, 16kHz, 24kHzのときは8kHz, 16kHz, 24kHzに変換して出力することも可能です。
発振器を内蔵しておりスレーブモード時はマスタクロックを必要としませんので、非常にシンプルなシ
ステム構成を実現できます。カーオーディオやDVDレコーダなど、異なるサンプルレートを持つデータ
ラインとの接続用途に最適です。
2. 特 長
2 channels Input/Output
Asynchronous Sample Rate Converter
Input Sample Rate Range (FSI): 8k ~ 192kHz
Output Sample Rate (FSO): 44.1kHz, 48kHz (@FSI=8k~192kHz)
8kHz, 16kHz, 24kHz (@FSI=8kHz, 16kHz, 24kHz)
Input to Output Sample Rate Ratio: FSO/FSI= 44.1/192~6
THD+N: Up to -100dB
Dynamic Range: 110dB (A-weighted, Typ.)
I/F format: MSB justified, I
2
S compatible
Oscillator for Internal Operation Clock
Clock for Master Mode: 128/256/512fso
Soft Mute Function
Power Supply: DVDD= 3.0 ~ 3.6V or 1.7 ~ 1.9V(LDO OFF Mode)
Operating Temperature: 40 ~ 105ºC
Package: 20-pin QFN 4mm x 4mm (0.5mm pitch)
192kHz 24bit Sample Rate Converter
AK4133
[AK4133]
015015325-J-02 2018/05
- 2 -
3. 目 次
1. 概 要 .................................................................................................................................................. 1
2. 特 長 .................................................................................................................................................. 1
3. 目 次 .................................................................................................................................................. 2
4. ブロック図 .......................................................................................................................................... 3
5. ピン配置と機能説明 ............................................................................................................................ 3
■ ピン配置 ............................................................................................................................................ 3
■ 機能説明 ............................................................................................................................................ 4
■ 使用しない入出力ピンの処理 ........................................................................................................... 4
6. 絶対最大定格 ....................................................................................................................................... 5
7. 推奨動作条件 ....................................................................................................................................... 5
8. SRC特性 .............................................................................................................................................. 6
9. 消費電流 .............................................................................................................................................. 7
■ 内蔵Regurator使用時 (VSEL pin= “L”) ............................................................................................. 7
■ VD18外部供給時 (VSEL pin= “H”) .................................................................................................... 7
10. フィルタ特性 ................................................................................................................................... 8
■ シャープロールオフ・フィルタ特性 (SD pin= “L”) .......................................................................... 8
■ ショートディレイ・シャープロールオフ・フィルタ特性 (SD pin= “H”) ...................................... 9
11. DC特性 ............................................................................................................................................ 9
12. スイッチング特性 .......................................................................................................................... 10
■ クロック .......................................................................................................................................... 10
■ タイミング ....................................................................................................................................... 11
■ タイミング波形 ............................................................................................................................... 12
13. 動作説明 ........................................................................................................................................ 15
■ 入出力サンプリングレート組み合わせ ........................................................................................... 15
■ 入力ポートのシステムクロックとオーディオインタフェースフォーマット ................................ 15
■ 出力ポートのシステムクロックモード設定 ................................................................................... 17
■ 出力ポートのオーディオインタフェースフォーマット ................................................................. 17
■ ソフトミュート機能 ........................................................................................................................ 18
■ レギュレータ ................................................................................................................................... 18
■ 電源電圧 .......................................................................................................................................... 18
■ システムリセット ............................................................................................................................ 19
■ クロック切り替えの手順 ................................................................................................................. 21
■ 内部ステータスピン ........................................................................................................................ 22
■ グラウンドと電源のデカップリング .............................................................................................. 22
14. ジッタ耐量 ..................................................................................................................................... 23
15. 外部接続回路例 ............................................................................................................................. 24
16. パッケージ ..................................................................................................................................... 25
■ 外形寸法図 ...................................................................................................................................... 25
■ 材料・メッキ仕様 ............................................................................................................................ 25
■ マーキング ...................................................................................................................................... 25
17. オーダリングガイド ...................................................................................................................... 26
18. 改訂履歴 ........................................................................................................................................ 26
重要な注意事項 ........................................................................................................................................ 29
[AK4133]
015015325-J-02 2018/05
- 3 -
4. ブロック図
Figure 1. AK4133 Block Diagram
5. ピン配置と機能説明
■ ピン配置
VD18
DVSS
SDTO
OBICK
DVDD
VSEL
PDN
ODIF
IDIF
SRCE_N
AK4133
Top View
1
3
4
5
2
16
17
18
19
20
10
9
8
7
6
15
14
13
12
11
SD
SMUTE
CM0
CM1
TEST
OLRCK
OMCLK
SDTI
IBICK
ILRCK
Figure 2. ピン配置図
PCM
Input
Serial
Audio
I/F
FIR
COMB
SRC
SMUTE
PCM
Output
Serial
Audio
I/F
Internal
OSC
REF
Internal
Regulator
Clock
Div.
SDTI
ILRCK
IBICK
PDN
SDTO
OLRCK
OBICK
TEST
SD
IDIF
SRCE_N
SMUTE
ODIF
VSEL
VD18
DVDD
DVSS
OMCLK
CM0
CM1
Input PORT
Output PORT
[AK4133]
015015325-J-02 2018/05
- 4 -
■ 機能説明
No.
Pin Name
I/O
Function
PDN= “L”
Status
1
SD
I
Digital Filter Select Pin
“H”: Short Delay Sharp Roll-off Filter
“L”: Sharp Roll-off Filter
-
2
SMUTE
I
Soft Mute Pin
When this pin is changed to “H”, soft mute cycle is initiated.
When returning “L”, the output mute releases.
-
3
CM0
I
Output Port Mode and OMCLK Frequency Select #0 Pin
-
4
CM1
I
Output Port Mode and OMCLK Frequency Select #1 Pin
-
5
TEST
I
Test pin. Must be connected to DVSS in normal use. It has a
pull-down resister 100k.
-
6
ILRCK
I
Channel Clock Input Pin for Input PORT
-
7
IBICK
I
Audio Serial Clock Input Pin for Input PORT
-
8
SDTI
I
Audio Serial Data Input Pin for Input PORT
-
9
OMCLK
I
External Master Clock Input
-
10
OLRCK
O
Channel Clock Output Pin for Output PORT in Master Mode
“L”
I
Channel Clock Input Pin for Output PORT in Slave Mode
-
11
OBICK
O
Audio Serial Clock Output Pin for Output PORT in Master Mode
“L”
I
Audio Serial Clock Input Pin for Output PORT in Slave Mode
-
12
SDTO
O
Audio Serial Data Output Pin for Output PORT
“L”
13
VD18
I
Internal Digital Power Supply Pin, 1.7 - 1.9V (VSEL= “H”)
-
O
Regulator Output Pin, Typ. 1.8V (VSEL= “L”)
Current must not be taken from this pin. A 10μF (±30%; including
the temperature characteristics) capacitor should be connected
between this pin and DVSS. When this capacitor is polarized, the
positive polarity pin should be connected to the VD18 pin.
“L”
14
DVSS
-
Digital Ground Pin
-
15
DVDD
-
Digital Power Supply Pin, 3.0 - 3.6V or 1.7 - 1.9V
-
16
VSEL
I
Internal Digital Power Supply Select Pin
“H”: External Power Supply
“L”: Internal Regulator
-
17
PDN
I
Power-Down Mode Pin
“H”: Power up
“L”: Power down and reset
The AK4133 should be reset once by bringing PDN pin = “L”
upon power-up.
-
18
ODIF
I
Audio Interface Format Select Pin for Output PORT
-
19
IDIF
I
Audio Interface Format Select Pin for Input PORT
-
20
SRCE_N
O
Unlock Status Pin
“H”
Note:
* 1.全てのビンはフローティングにしないでください。
* 2. CM1-0, ODIFとIDIFを変更するときは PDN pin = “L”としてください。
■ 使用しない入出力ピンの処理
区分
ピン名
設定
Digital
SMUTE
DVSSに接続
OMCLK
DVSSに接続
SRCE_N
オープン
[AK4133]
015015325-J-02 2018/05
- 5 -
6. 絶対最大定格
(DVSS=0V;* 3)
Parameter
Symbol
Min.
Max.
Unit
Power Supplies
Digital
Internal Digital
DVDD
VD18
0.3
0.3
4.3
2.5
V
V
Input Current, Any Pin Except Supplies
IIN
-
10
mA
Digital Input Voltage (* 4)
VDIN
0.3
DVDD+0.3
or 4.3
V
Ambient Temperature (Power applied) (* 5)
Ta
40
105
ºC
Storage Temperature
Tstg
65
150
ºC
Note:
* 3. 電圧はすべてグラウンドに対する値です。
* 4. ILRCK, IBICK, SDTI, IDIF, SD, PDN, TEST, OMCLK, CM1-0, ODIF, OBICK (Slave Mode), OLRCK
(Slave Mode), SMUTE, VSEL pin
* 5. 実装されるプリント基板の配線密度は100%以上にして下さい。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
7. 推奨動作条件
(DVSS=0V; * 3; VSEL= “L”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Power Supplies
Digital
DVDD
3.0
3.3
3.6
V
Note:
* 3. 電圧はすべてグラウンドに対する値です。
(DVSS=0V;* 3; VSEL= “H”)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Power Supplies
(* 6)
Digital
Internal Digital
DVDD
VD18
1.7
1.7
1.8
1.8
1.9
1.9
V
V
Difference
DVDD-VD18
-
0
-
V
Note:
* 3. 電圧はすべてグラウンドに対する値です。
* 6. DVDDとVD18は外部で接続して下さい。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負を負いません。
[AK4133]
015015325-J-02 2018/05
- 6 -
8. SRC特性
(Ta= -40 105ºC; DVDD= 3.0 3.6V at VSEL pin= “L” or DVDD= VD18= 1.7 1.9V at VSEL pin= “H”;
DVSS= 0V; Signal Frequency= 1kHz; measurement bandwidth = 20Hz FSO/2; unless otherwise
specified.)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Input Sample Rate
FSI
8
-
192
kHz
Output Sample Rate (FSI: 8kHz~192kHz)
FSO
44.1
-
48
kHz
Output Sample Rate (FSI: 8kHz, 16kHz, 24kHz)
FSO
8
-
24
kHz
THD+N (Input= 1kHz, 0dBFS, * 7)
FSO/FSI= 48kHz/48kHz
FSO/FSI= 44.1kHz/48kHz
FSO/FSI= 48kHz/192kHz
Worst Case (FSO/FSI= 44.1kHz/96kHz)
-
-
-
-
-111
-106
-111
-
-
-
-
-105
dB
dB
dB
dB
Dynamic Range (Input= 1kHz, -60dBFS, * 7)
FSO/FSI= 48kHz/48kHz
FSO/FSI= 44.1kHz/48kHz
FSO/FSI= 48kHz/192kHz
Worst Case (FSO/FSI= 44.1kHz/192kHz)
Dynamic Range (Input= 1kHz, -60dBFS, A-weighted, * 7)
FSO/FSI= 48kHz/48kHz
-
-
-
111
-
112
112
112
-
115
-
-
-
-
-
dB
dB
dB
dB
dB
Ratio between Input and Output Sample Rate
FSO/FSI
44.1/192
6
-
Note:
* 7. Audio Precision System Two Cascade使用。
[AK4133]
015015325-J-02 2018/05
- 7 -
9. 消費電流
■ 内蔵Regurator使用時 (VSEL pin= “L”)
(Ta= -40 105ºC)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Power Supply Current
Normal operation:
FSI= FSO= 48kHz at Master Mode :
DVDD= 3.3V
DVDD= 3.6V
FSI= 96kH, FSO= 48kHz at Master Mode :
DVDD=3.3V
DVDD=3.6V
FSI= 192kH, FSO= 48kHz at Master Mode :
DVDD=3.3V
DVDD=3.6V
-
-
-
-
-
-
6
-
10
-
16
-
-
8
-
12
-
18
mA
mA
mA
mA
mA
mA
Power down: PDN = “L” (* 8) DVDD=3.6V
-
10
100
A
Note:
* 8. クロックピンを含めた全てのディジタル入力がDVSSと同電位のとき。
■ VD18外部供給時 (VSEL pin= “H”)
(Ta= -40 105ºC)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Power Supply Current
Normal operation:
FSI=FSO=48kHz at Master Mode:
DVDD=VD18=1.8V
DVDD=VD18=1.9V
FSI=96kH, FSO=48kHz at Master Mode:
DVDD=VD18=1.8V
DVDD=VD18=1.9V
FSI=192kH, FSO=48kHz at Master Mode:
DVDD=VD18=1.8V
DVDD=VD18=1.9V
-
-
-
-
-
-
6
-
-
10
-
16
-
-
8
-
12
-
18
mA
mA
mA
mA
mA
mA
Power down: PDN = “L” (* 9) DVDD=VD18=1.9V
-
10
100
A
Note:
* 9. VSEL以外の、クロックピンを含めた全てのディジタル入力がDVSSと同電位のとき。
[AK4133]
015015325-J-02 2018/05
- 8 -
10. フィルタ特性
■ シャープロールオフ・フィルタ特性 (SD pin= “L”)
(Ta= -40 105ºC; DVDD= 3.0 3.6V at VSEL pin= “L” or DVDD= VD18= 1.7 1.9V at VSEL pin= “H”;
DVSS= 0V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Digital Filter
Passband
0.01dB
0.985 FSO/FSI 6.000
PB
0
-
0.4583FSI
kHz
0.714 FSO/FSI 0.985
PB
0
-
0.4167FSI
kHz
0.536 FSO/FSI 0.714
PB
0
-
0.2182FSI
kHz
0.492 FSO/FSI 0.536
PB
0
-
0.2177FSI
kHz
0.357 FSO/FSI 0.492
PB
0
-
0.1948FSI
kHz
0.246 FSO/FSI 0.357
PB
0
-
0.0917FSI
kHz
0.1667 FSO/FSI 0.246
PB
0
-
0.0826FSI
kHz
Stopband
0.985 FSO/FSI 6.000
SB
0.5417FSI
-
-
kHz
0.714 FSO/FSI 0.985
SB
0.5021FSI
-
-
kHz
0.536 FSO/FSI 0.714
SB
0.2974FSI
-
-
kHz
0.492 FSO/FSI 0.536
SB
0.2813FSI
-
-
kHz
0.357 FSO/FSI 0.492
SB
0.2604FSI
-
-
kHz
0.246 FSO/FSI 0.357
SB
0.1573FSI
-
-
kHz
0.1667 FSO/FSI 0.246
SB
0.1471FSI
-
-
kHz
Passband Ripple
0.1667 FSO/FSI 6.000
PR
-
-
±0.01
dB
Stopband
Attenuation
0.985 FSO/FSI 6.000
SA
-92.2
-
-
dB
0.714 FSO/FSI 0.985
SA
-92.2
-
-
dB
0.536 FSO/FSI 0.714
SA
-92.8
-
-
dB
0.492 FSO/FSI 0.536
SA
-91.9
-
-
dB
0.357 FSO/FSI 0.492
SA
-92.7
-
-
dB
0.246 FSO/FSI 0.357
SA
-93.9
-
-
dB
0.1667 FSO/FSI 0.246
SA
-92.1
-
-
dB
Group Delay (* 10)
GD
-
60
-
1/fs
Note:
* 10. 入力と出力の位相ずれがない時の、L, Rのデータが入力された後のLRCKの立ち上がりから、L, R
データを出力する前のLRCKの立ち上がりまでの期間です。
[AK4133]
015015325-J-02 2018/05
- 9 -
■ ショートディレイ・シャープロールオフ・フィルタ特性 (SD pin= “H”)
(Ta= -40 105ºC; DVDD= 3.0 3.6V at VSEL pin= “L” or DVDD= VD18= 1.7 1.9V at VSEL pin= “H”;
DVSS= 0V)
Parameter
Symbol
Min.
Typ.
Max
Unit
Digital Filter
Passband
0.01dB
0.985 FSO/FSI 6.000
PB
0
-
0.4583FSI
kHz
0.714 FSO/FSI 0.985
PB
0
-
0.4167FSI
kHz
0.536 FSO/FSI 0.714
PB
0
-
0.2182FSI
kHz
0.492 FSO/FSI 0.536
PB
0
-
0.2177FSI
kHz
0.357 FSO/FSI 0.492
PB
0
-
0.1948FSI
kHz
0.246 FSO/FSI 0.357
PB
0
-
0.0917FSI
kHz
0.1667 FSO/FSI 0.246
PB
0
-
0.0826FSI
kHz
Stopband
0.985 FSO/FSI 6.000
SB
0.5417FSI
-
-
kHz
0.714 FSO/FSI 0.985
SB
0.5021FSI
-
-
kHz
0.536 FSO/FSI 0.714
SB
0.2974FSI
-
-
kHz
0.492 FSO/FSI 0.536
SB
0.2813FSI
-
-
kHz
0.357 FSO/FSI 0.492
SB
0.2604FSI
-
-
kHz
0.246 FSO/FSI 0.357
SB
0.1573FSI
-
-
kHz
0.1667 FSO/FSI 0.246
SB
0.1471FSI
-
-
kHz
Passband Ripple
0.1667 FSO/FSI 6.000
PR
-
-
±0.01
dB
Stopband
Attenuation
0.985 FSO/FSI 6.000
SA
-92.8
-
-
dB
0.714 FSO/FSI 0.985
SA
-93.5
-
-
dB
0.536 FSO/FSI 0.714
SA
-94.5
-
-
dB
0.492 FSO/FSI 0.536
SA
-92.9
-
-
dB
0.357 FSO/FSI 0.492
SA
-92.0
-
-
dB
0.246 FSO/FSI 0.357
SA
-94.4
-
-
dB
0.1667 FSO/FSI 0.246
SA
-93.8
-
-
dB
Group Delay (* 10)
GD
-
18
-
1/fs
Note:
* 10. 入力と出力の位相ずれがない時の、L, Rのデータが入力された後のLRCKの立ち上がりから、L, R
データを出力する前のLRCKの立ち上がりまでの期間です。
11. DC特性
(Ta= -40 105ºC; DVDD= 3.0 3.6V at VSEL pin= “L” or DVDD= VD18= 1.7 1.9V at VSEL pin= “H”;
DVSS= 0V)
Parameter
Symbol
Min.
Typ.
Max.
Unit
High-Level Input Voltage (* 11)
Low-Level Input Voltage (* 11)
VIH
VIL
70%DVDD
-
-
-
-
30%DVDD
V
V
High-Level Output Voltage (Iout=-400A) (* 12)
Low-Level Output Voltage (Iout= 400A) (* 12)
VOH
VOL
DVDD0.4
-
-
-
-
0.4
V
V
Input Leakage Current
(* 11, TEST pinを除く)
Iin
10
-
10
A
TEST pin
100kΩ Pull down
10
-
72
A
Notes:
* 11. ILRCK, IBICK, SDTI, IDIF, SD, PDN, TEST, OMCLK, CM0, CM1, ODIF, OBICK (Slave Mode),
OLRCK (Slave Mode), SMUTE, VSEL pins
* 12. SRCE_N, SDTO, OBICK (Master Mode), OLRCK (Master Mode) pins
[AK4133]
015015325-J-02 2018/05
- 10 -
12. スイッチング特性
■ クロック
(Ta= -40 105ºC; DVDD= 3.0 3.6V at VSEL pin= “L” or DVDD= VD18= 1.7 1.9V at VSEL pin= “H”;
C
L
= 20pF)
Parameter
Symbol
Min.
Typ.
Max.
Unit
Master Clock Input (OMCLK)
128 FSO :
Frequency
Pulse Width Low
Pulse Width High
256 FSO :
Frequency
Pulse Width Low
Pulse Width High
512 FSO :
Frequency
Pulse Width Low
Pulse Width High
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
1.024
80
80
2.048
40
40
4.096
20
20
-
-
-
-
-
-
-
-
-
6.144
-
-
12.288
-
-
24.576
-
-
MHz
ns
ns
MHz
ns
ns
MHz
ns
ns
Channel Clock for Input Port (ILRCK)
Frequency
Normal speed Mode
Double speed Mode
Quad speed Mode
Duty Cycle
FSIN
FSID
FSIQ
dILRCK
8
54
108
48
-
-
-
50
54
108
192
52
kHz
kHz
kHz
%
Channel Clock for Output Port (OLRCK)
Slave Mode
Frequency (FSI: 8kHz~192kHz)
Frequency (FSI: 8kHz, 16kHz, 24kHz)
Duty Cycle
Master Mode
Frequency (FSI: 8kHz~192kHz)
Frequency (FSI: 8kHz, 16kHz, 24kHz)
Duty Cycle
FSO
FSO
dOLRCK
FSO
FSO
dOLRCK
44.1
8
48
44.1
8
-
-
-
50
-
-
50
48
24
52
48
24
-
kHz
kHz
%
kHz
kHz
%
[AK4133]
015015325-J-02 2018/05
- 11 -
■ タイミング
(Ta=-40 +105C; DVDD=3.03.6V at VSEL pin=”L” or DVDD=VD18=1.7V1.9V at VSEL pin=”H”;
C
L
=20pF)
Parameter
Symbol
Min.
Typ.
Max
Unit
Audio Interface Timing
Input PORT
IBICK Period Normal speed Mode
Double speed Mode
Quad speed Mode
IBICK Pulse Width Low
IBICK Pulse Width High
ILRCK Edge to IBICK “↑” (* 13)
IBICK “↑” to ILRCK Edge (* 13)
SDTI Hold Time from IBICK “↑”
SDTI Setup Time to IBICK “↑”
tIBCK
tIBCK
tIBCK
tIBCKL
tIBCKH
tILRB
tIBLR
tISDH
tISDS
1/256 FSIN
1/128 FSID
1/64 FSIQ
27
27
15
15
15
15
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
ns
ns
ns
ns
ns
ns
ns
ns
ns
Output PORT (Slave Mode)
OBICK Period Normal speed Mode
OBICK Pulse Width Low
OBICK Pulse Width High
OLRCK Edge to OBICK “↑” (* 13)
OBICK “↑” to OLRCK Edge (* 13)
OLRCK to SDTO(MSB) (Except I
2
S Mode)
OBICK “↓” to SDTO
tOBCK
tOBCKL
tOBCKH
tOLRB
tOBLR
tOLRS
tOBSD
1/256 FSON
27
27
20
20
-
-
-
-
-
-
-
-
-
-
-
-
-
-
20
20
ns
ns
ns
ns
ns
ns
ns
Output PORT (Master Mode)
OBICK Frequency
OBICK Duty
OBICK “↓” to OLRCK Edge
OBICK “↓” to SDTO
fOBCK
dOBCK
tOMBLR
tOBSD
-
-
-20
-20
64 FSO
50
-
-
-
-
20
20
Hz
%
ns
ns
Reset Timing
PDN Pulse Width (* 14)
tPD
150
-
-
ns
PDN pin Pulse Width of Spike Noise
Suppressed by Input Filter (* 15)
tPDS
0
-
50
ns
Notes:
* 13. この規格値はLRCKのエッジとBICKの“”が重ならないように規定しています。
* 14. AK4133はPDN pin = “L”でリセットされます。
* 15. PDN pinに内蔵されるノイズフィルタが除去できる “L”パルスのスパイクノイズ幅の規定です。
[AK4133]
015015325-J-02 2018/05
- 12 -
■ タイミング波形
Master Clock
1/fCLK
tCLKL
VIH
tCLKH
OMCLK
VIL
Figure 3. OMCLK Clock Timing
Input Port Clock
1/FSI
tILRCL
VIH
tILRCH
ILRCK
VIL
dILRCK=tILRCH(or tILRCL)FSI100
tIBCK
tIBCKL
VIH
tIBCKH
IBICK
VIL
Figure 4. ILRCK, IBICK Clock Timing
Input Port Timing
tILRB
ILRCK
VIH
IBICK
VIL
tISDS
VIH
SDTI
VIL
tISDH
VIH
VIL
tIBLR
Figure 5. Input PORT Audio Interface Timing (Slave Mode)
[AK4133]
015015325-J-02 2018/05
- 13 -
Output Port Clock (Slave Mode)
1/FSO
tOLRCL
VIH
tOLRCH
OLRCK(I)
VIL
dOLRCK=tOLRCH(or tOLRCL)FSO100
tOBCK
tOBCKL
VIH
tOBCKH
OBICK(I)
VIL
Figure 6. OLRCK, OBICK Clock Timing (Slave Mode)
Output Port Timing (Slave Mode)
tOLRB
OLRCK(I)
VIH
OBICK(I)
VIL
tOLRS
SDTO
50%DVDD
tOBSD
VIH
VIL
tOBLR
Figure 7. Output PORT Audio Interface Timing (Slave Mode)
[AK4133]
015015325-J-02 2018/05
- 14 -
Output Port Clock (Master Mode)
1/FSO
tOLRCL
50%DVDD
tOLRCH
OLRCK(O)
dOLRCK=tOLRCH(or tOLRCL)FSO100
1/fOBCK
tOBCKL
50%DVDD
tOBCKH
OBICK(O)
dOBCK=tOBCKH(or tOBCKL)fOBCK100
Figure 8. OLRCK, OBICK Clock Timing (Master Mode)
Ouput Port Timing (Master Mode)
OLRCK(O)
OBICK(O)
SDTO
50%DVDD
tOBSD
tOMBLR
50%DVDD
50%DVDD
Figure 9. Output PORT Audio Interface Timing (Master Mode)
Power-down Timing
Figure 10. Power Down and Reset Pulse
VIH
VIL
tPD
PDN
tPDS
D
[AK4133]
015015325-J-02 2018/05
- 15 -
13. 動作説明
■ 入出力サンプリングレート組み合わせ
入力サンプリングレートと出力サンプリングレートの可能な組み合わせを示します。
Table 1. Combinations of FSI and FSO
FSI
FSO
[kHz]
[kHz]
8
11.025
12
16
22.05
24
32
44.1
48
8
Y
-
-
Y
-
Y
-
Y
Y
11.025
-
-
-
-
-
-
-
Y
Y
12
-
-
-
-
-
-
-
Y
Y
16
Y
-
-
Y
-
Y
-
Y
Y
22.05
-
-
-
-
-
-
-
Y
Y
24
Y
-
-
Y
-
Y
-
Y
Y
32
-
-
-
-
-
-
-
Y
Y
44.1
-
-
-
-
-
-
-
Y
Y
48
-
-
-
-
-
-
-
Y
Y
88.2
-
-
-
-
-
-
-
Y
Y
96
-
-
-
-
-
-
-
Y
Y
176.4
-
-
-
-
-
-
-
Y
Y
192
-
-
-
-
-
-
-
Y
Y
Y: Available
-: Not Available
■ 入力ポートのシステムクロックとオーディオインタフェースフォーマット
入力ポートのオーディオインタフェースフォーマットはIDIF pinで設定します。データ形式はフォーマ
ットによらずMSBファーストの2’sコンプリメントです。SDTI pinに入力されたデータはIBICKの立ち上
がりで取り込まれます。入力ポートのオーディオインタフェースフォーマットの変更はPDN pin = “L”
中に行って下さい。
Table 2. Input PORT Audio Interface Format
Mode
IDIF Pin
SDTI Format
ILRCK
IBICK
IBICK Freq
0
L
24-bit, MSB justified
Input
Input
256FSI or 64FSI
1
H
24 or 16-bit, I
2
S Compatible
256FSI or 64FSI
16-bit, I
2
S Compatible
32FSI (* 16)
Note:
* 16. IBICK= 32FSI は16-bit I
2
S Compatibleのみ対応します。
[AK4133]
015015325-J-02 2018/05
- 16 -
ILRCK
IBICK(128fs)
SDTI
0
1
2
23
24
25
32
33
63
0
1
2
23
24
25
32
33
63
0
23
1
22
23
22
1
0
1
23
1
0
IBICK(64fs)
SDTI
0
1
2
12
13
14
24
25
4
31
0
1
2
12
13
14
24
25
31
0
23
1
22
0
23
22
20
19
18
0
23
12
11
10
23: MSB, 0:LSB
Lch Data
Rch Data
Figure 11. Mode0 timing (24-bit MSB)
ILRCK
IBICK(128fs)
SDTI
0
1
2
23
24
25
32
33
63
0
1
2
23
24
25
32
33
63
0
1
23
23
2
1
0
2
1
0
IBICK(64fs)
SDTI
0
1
2
12
13
14
24
25
31
0
1
2
12
13
14
24
25
31
0
1
23
0
23
12
11
10
0
12
11
10
15: MSB, 0:LSB
Lch Data
Rch Data
IBICK(32fs)
SDTI
0
1
2
5
6
7
11
12
15
0
1
2
5
6
7
11
12
15
0
1
15
0
12
11
10
6
5
2
1
15
12
11
10
6
5
2
1
0
0
Figure 12. Mode1 timing (24-bit/16-bit I
2
S)
[AK4133]
015015325-J-02 2018/05
- 17 -
■ 出力ポートのシステムクロックモード設定
出力ポートはマスタモード及びスレーブモードで動作可能です。マスタモード時、出力ポートはOMCLK
から作られたOLRCKとOBICKで動作します。OLRCKとOBICKはそれぞれOLRCK pinとOBICK pinから
出力されます。スレーブモード時、出力ポートはOLRCK pinとOBICK pinから入力されたクロックで動
作します。スレーブモード時はOMCLK pinを使用しません。DVSSに接続してください。
マスタ/スレーブモードの選択とOMCLKの周波数はCM1-0 pinで行います。
Table 3. Output PORT Master/Slave Mode Control
Mode
CM1 pin
CM0 pin
Master / Slave
OMCLK Frequency
0
L
L
Master
256FSO
1
L
H
Slave
Not used. (* 17)
2
H
L
Master
512FSO
3
H
H
Master
128FSO
Note:
* 17. Slave Mode時はOMCLK pinをDVSSに接続してください。
■ 出力ポートのオーディオインタフェースフォーマット
出力ポートのオーディオインタフェースフォーマットはODIF pinで設定します。データ形式はフォーマ
ットによらずMSBファースト、2’sコンプリメントです。データはSDTO pinからOBICKの立ち下がりで
出力されます。出力ポートのオーディオインタフェースフォーマットの変更はPDN pin = “L”中に行って
下さい。
Table 4. Output PORT Audio Interface Format
Mode
ODIF pin
SDTO Format
OBICK (Slave)
OBICK (Master)
0
L
MSB justified
48fs or 32fs
64fs
1
H
I
2
S Compatible
48fs or 32fs
64fs
OLRCK
OBICK(64fs)
SDTO(O)
0
1
2
15
16
19
23
24
31
0
1
2
15
16
19
23
24
31
0
1
23
23
22
19
18
18
4
23: MSB, 0:LSB @ 24-bit
0
Lch Data
Rch Data
0
4
20
20
19
22
4
Figure 13. Mode 0 MSB Justified Timing
OLRCK
OBICK(64fs)
SDTO(O)
0
1
2
15
16
19
24
25
31
0
1
2
15
16
19
24
25
31
0
1
23
20
19
19
5
23: MSB, 0:LSB @ 24-bit
0
Lch Data
Rch Data
0
5
20
20
20
23
Figure 14. Mode1 I
2
S Compatible Timing
[AK4133]
015015325-J-02 2018/05
- 18 -
■ ソフトミュート機能
AK4133はソフトミュート機能を内蔵しています。ソフトミュート動作はSMUTE pinでコントロールさ
れます。SMUTE pinを“H”にすると1024OLRCKサイクルでSRC出力のデータがdB(“0”)までアテネー
ションされます。SMUTE pinを“L”にするとdB状態が解除され、1024OLRCKサイクルで0dBまで復帰
します。ソフトミュート開始後、ソフトミュートサイクル以内に解除されるとアテネーションが中断さ
れ、同じサイクルで0dBまで復帰します。ソフトミュート機能は信号を止めずに信号源を切り替える場
合などに有効です。
SMUTE
Attenuation
0dB
(1)
(3)
SDTO
(2)
dB
Figure 15. ソフトミュート
(1) SMUTE pin= “H”から1024サイクルのOLRCKで出力データが (“0”)までアテネーションされます。
(2) SMUTE pin= “L”から1024サイクルのOLRCKで出力データが0dBに復帰します。
(3) OLRCK 1024サイクル以内にSMUTEが解除されるとアテネーションが中断され、同じサイクルで
0dBまで復帰します。
■ レギュレータ
AK4133はDVDD(3.3V)から1.8Vへ降圧するレギュレータを内蔵しています。生成した1.8Vは内部回路の
電源として使用します。レギュレータは過電流検出回路と過電圧検出回路を持っています。通常動作中
にレギュレータ出力の過電流または過電圧を検出すると、デバイスはリセット状態になりレギュレータ
はパワーダウンします。この後に過電流あるいは過電圧の状態が解消されてもデバイスはリセット状態
から復帰しません。復帰させるためには一旦PDN pin= “L”としてから再度PDN pin= “H”とする必要があ
ります。
SRC通常動作中は内部ステータスピン “SRCE_N”の出力は “L”ですが、過電流リミットあるいは過電圧
リミットがかかった場合、 “H”を出力します。
■ 電源電圧
AK4133の電源は1.8Vと3.3Vに対応しています。使用する電源電圧に合わせてVSEL pinを設定してくだ
さい。3.3V電源を使うときはVSEL pin = “L”とします。レギュレータがONとなり、DVDD pinに供給さ
れる3.3Vから内部回路の電源1.8Vを作ります。1.8V電源を使うときはVSEL pin=”H”とします。レギュレ
ータがOFFとなり、VD18 pinが内部回路の電源ピンになります。DVDD pinとVD18 pinに1.8Vを供給し
てください。
[AK4133]
015015325-J-02 2018/05
- 19 -
■ システムリセット
AK4133はPDN pinを“L”にするとパワーダウンします。このとき同時にディジタルフィルタがリセット
されます。電源投入時はPDN pinを一度“L”にしてリセットを掛けて下さい。
内部のSRC回路はPDN pin= “H”とした後のILRCK, OLRCKでパワーアップします。このためPDN pin=
“H”としてからSDTO pinからデータが出力されるまでの時間はPDN pin= “H”となったときにILRCK,
OLRCKを入力しているかどうかでFigure 16, Figure 17のように異なります。
Case 1: PDN pin= “H”時にILRCK, OLRCKが入力されているとき
Case 1
External clocks
(Input port)
SDTI
Don’t care
SDTO
(Internal state)
Power-down
Normal
operation
< 25.2ms
Normal data
Input Clocks 1
External clocks
(Output port)
Don’t care
Don’t care
PDN
Power-down
Don’t care
Don’t care
Don’t care
“0” data
Normal
operation
LDO Up& Ratio
detection & GD
< 25.2ms
Normal data
PD
Input Data 1
Output Clocks 1
Input Clocks 2
Input Data 2
Output Clocks 2
“0” data
“0” data
SRCE_N
(2)
(2)
LDO Up& Ratio
detection & GD
(4)
(1)
(3)
(3)
LDO: Internal Regurator
GD: Group Delay
PD: Power Down
Figure 16. システムリセット Case1
(1) PDN pin= “L”のときSDTO pin出力は“L”, SRCE_N pin出力は “H”です。
(2) クロックを入力後にPDN pin= “H”とすると内部レギュレータが立ち上がり、続いてILRCK, OLRCK
でSRC回路がパワーアップしRatio検出が始まります。Ratio検出完了からGroup Delay後にSDTO出
力が始まります。この間、SDTO pin出力は“L”, SRCE_N pin出力は “H”です。PDN pin= “H”からSDTO
データ出力が可能になるまでの時間は25.2msec(Max.)です。
(3) SDTOデータ出力が可能になるとSRCE_N pin出力は “L”になります。
(4) CM1-0, ODIF, IDIF pinはPDN pin= “L”中に切換えてください。
[AK4133]
015015325-J-02 2018/05
- 20 -
Case2: PDN pin= “H”時にILRCK, OLRCKが入力されていないとき
Case 2
External clocks
(Input port)
SDTI
SDTO
(Internal state)
Power-down
Normal
operation
< 20.2ms
Normal data
(No Clock)
External clocks
(Output port)
PDN
Power-down
Don’t care
Don’t care
Don’t care
“0” data
LDO Up
Input Clocks
Input Data
Output Clocks
“0” data
(Don’t care)
(Don’t care)
SRCE_N
(3)
wait ILRCK
(1)
(2)
(4)
Ratio detection
& GD
LDO: Internal Regurator
GD: Group Delay
<5ms
Figure 17. システムリセット Case2
(1) PDN pin= “L”のときSDTO pin出力は “L”, SRCE_N pin出力は “H”です。
(2) PDN pin= “H”とすると内部レギュレータが立ち上がり、ILRCK, OLRCKを待ちます。
(3) ILRCK, OLRCKが入力されるとSRC回路がパワーアップしRatio検出が始まります。Ratio検出完了
からGroup Delay後にSDTO出力が始まります。この間、SDTO pin出力は “L”, SRCE_N pin出力は
“H”です。ILRCK, OLRCK入力からSDTOデータ出力が可能になるまでの時間は20.2msec(Max.)で
す。
(4) SDTOデータ出力が可能になるとSRCE_N pin出力は “L”になります。
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
-
24
-
25
-
26
-
27
-
28
-
29
