[AK4129]
MS1173-J-04 2013/09
- 1 -
概 要
AK4129は6chのディジタルサンプルレートコンバータ(SRC)です。入力された8kHz 216kHzの範囲に
あるサンプルレートのオーディオソースを8kHz 216kHzのサンプルレートに変換して出力します。ま
た、発振器を内蔵しており、マスタクロックを必要としませんので、非常にシンプルな構成がとれます。
マスタモード、TDMデータインタフェースへ対応し、非同期な複数のステレオデータの同時入力へも対
応いたします。マルチチャネルを必要とするハイエンドのカーオーディオ/DVDレコーダ等、異なるサン
プルレートを持つデータラインとの接続用途に最適です。
特 長
6 channels input/output
Asynchronous Sample Rate Converter
Input Sample Rate Range (FSI): 8kHz 216kHz
Output Sample Rate Range (FSO): 8kHz 216kHz
Input to Output Sample Rate Ratio: 1/6 to 6
THD+N: 130dB
Dynamic Range: 140dB (A-weighted)
I/F format: MSB justified, LSB justified, I
2
S compatible and TDM
Oscillator for Internal Operation Clock
Clock for Master mode: 128/256/384/512/768fso
On-chip X’tal oscillator
Digital De-emphasis Filter (32kHz, 44.1kHz and 48kHz)
Soft Mute Function
SRC Bypass mode (Master/Slave)
μP Interface: I²C bus
Power Supply: AVDD, DVDD1-4: 3.0 3.6V (typ. 3.3V)
Ta = 20 85C (AK4129EQ), 40 85C (AK4129VQ)
Package: 64LQFP
6ch 216kHz / 24-Bit Asynchronous SRC
AK4129
[AK4129]
MS1173-J-04 2013/09
- 2 -
Output
Serial
Audio
I/F
DEM
Input
Serial
Audio
I/F
SRC1
FIR
SRC
SMUTE
+
Dither
Bypass
SRC
0.5 LSB
IBICK1
SDTI1
ILRCK1
DEM
Input
Serial
Audio
I/F
SRC2
FIR
SRC
SMUTE
+
Dither
Bypass
SRC
IBICK2
SDTI2
ILRCK2
SDTO1
SDTO2
DEM
Input
Serial
Audio
I/F
SRC3
FIR
SRC
SMUTE
+
Dither
Bypass
SRC
IBICK3
SDTI3
ILRCK3
SDTO3
OLRCK
OBICK
OBIT1
OBIT2
ODIF1
ODIF0
IDIF2
IDIF1
IDIF0
DEM1
DEM0
INAS
DVDD1-4
VSS2-5
SMSEMI
SMUTE
SMT1
SMT0
DITHER
0.5 LSB
0.5 LSB
MCKO
Clock
Div
CM2
CM1
CM0
IMCLK
Bypass
SRC
X
'
tal
Osc
.
OMCLK/XTI
XTO
uP
I/F
SDA
SPB
CAD0
PDN
PM1
UNLOCK
AVDD
VSS1
SCL
PM2
Internal
OSC
Internal
Regulator
REF
VD18
Figure 1. AK4129 Block Diagram (Synchronous mode INAS pin = “L”)
Output
Serial
Audio
I
/
F
DEM
Input
Serial
Audio
SRC1
FIR
SRC
SMUTE
+
Dither
Bypass
SRC
IBICK1
SDTI1
ILRCK1
DEM
Input
Serial
Audio
SRC2
FIR
SRC
SMUTE
+
Dither
Bypass
SRC
IBICK2
SDTI2
ILRCK2
SDTO1
SDTO2
DEM
Input
Serial
Audio
I/F
SRC3
FIR
SRC
SMUTE
+
Dither
Bypass
SRC
IBICK3
SDTI3
ILRCK3
SDTO3
OLRCK
OBICK
OBIT1
OBIT0
0.5LSB
ODIF1
ODIF0
IDIF2
IDIF1
IDIF0
DEM1
DEM0
INAS
DVDD1-4
VSS2-5
SMSEMI
SMUTE
SMT1
SMT0
DITHER
I/F
I/F
MCKO
Clock
Div.
CM2
CM1
CM0
IMCLK
Bypass
SRC
X
'
tal
Osc
.
OMCLK/XTI
XTO
SCL
uP
I/F
SDA
SPB
CAD0
PDN
PM1
UNLOCK
AVDD
VSS1
PM2
0.5LSB
0.5LSB
Internal
Regulator
REF
VD18
Internal
OSC
Figure 2. AK4129 Block Diagram (Asynchronous mode INAS pin = “H”)
[AK4129]
MS1173-J-04 2013/09
- 3 -
■ AK4126との互換性
(1)仕様変更箇所
項目
AK4126
AK4129
入力ステレオ非同期
モード
非対応
…同期モードのみ
対応
…同期モード・非同期モードをINAS pinで設定
可能
内部クロック
PLL内蔵
…PLL2-0 pinでPLL基準クロックを
選択
61番ピン：PLLループフィルターの
外付け素子用端子
内部レギュレータ＋内部発振器内蔵
…内部発振器でクロックを生成するため、PLL
基準クロックを選択する必要がない
61番ピン：内部レギュレータの平滑化キャパシ
タ用端子
バイパスモード
非対応
対応
…CM2-0 pinもしくはBYPS bitで設定可能
出力ポート側の
マスタモード対応
非対応
対応
…CM2-0 pinで設定可能
最大FSI, 最大 FSO
192kHz
216kHz
最大IBICK, OBICK
周波数
64fs
256fs
水晶発振器
非対応
対応
マスタクロック出力
非対応
対応
TDM Mode
非対応
対応
…入力側はIDIF2-0ピンもしくはIDIF2-0 bit、出
力側はTDM pinで設定可能
ソフトミュート
全チャネル同時設定のみ
個別設定可
…シリアルコントロールモード時、SMUTE3-1
bitで個別設定可能
ディエンファシス
フィルタ
全チャネル同時設定のみ
個別設定可
…シリアルコントロールモード時、DEM31-30,
21-20, 11-10 bitで個別設定可能
入力側オーディオ
フォーマット
全チャネル同時設定のみ
個別設定可
…シリアルコントロールモード時、IDIF32-30,
22-20, 12-10 bitで個別設定可能
I2C対応
非対応
対応
…SPB pinの設定でパラレルコントロールモー
ドとシリアルコントロールモードを切り替え
可能
アンロックピン
PLLのアンロックを検出
FSIとFSOの比の変化を検出、
1.8V出力の過電流・過電圧リミットを検出
[AK4129]
MS1173-J-04 2013/09
- 4 -
(2)ピン変更箇所
Pin#
AK4126
AK4129
Pin Name
Pin Name
AK4126 互換設定
(PM2/1 pin = “LL”)
1
NC
IBICK2
L
2
TEST0
IMCLK
L
14
TST1
ILRCK3
L
15
TST2
IBICK3
L
18
TST4
INAS
L
32
TST5
PM2
L
33
NC
TDM
L
47
TEST4
OMCLK/XTI
L
48
NC
XTO
L
49
NC
MCKO
L
51
TST8
CAD0
L
54
PLL2
TST1
L or H
55
PLL1
SMSEMI
L or H
56
PLL0
TST2
L or H
57
TST9
SCL
L
58
TST10
SDA
L
59
NC
SPB
L
61
FILT
VD18
*
63
TST11
TST3
AK4126: “Open”
AK4129: “L”
64
NC
ILRCK2
L
*: 61番ピンは外付け素子が必要です。
AK4126
C1
R
FILT
C2
AK4129
VD18
1µF
Figure 3. AK4126 Figure 4. AK4129
(Figure 3の外付け素子値ついてはAK4126データシートを参照してください)
[AK4129]
MS1173-J-04 2013/09
- 5 -
■ オーダリングガイド
AK4129EQ 20 +85C 64pin LQFP (0.5mm pitch)
AK4129VQ 40 +85C 64pin LQFP (0.5mm pitch)
AKD4129 AK4129評価用ボード
■ ピン配置
MCKO
XTO
49
TST0
48
50
CAD0
51
DVDD4
52
VSS5
53
TST1
54
SMSEMI
55
TST2
56
SCL
57
SDA
58
SPB
OMCLK/XTI
47
OLRCK
46
45
44
VSS4
43
TST7
42
SDTO1
41
SDTO2
40
SDTO3
39
ODIF0
38
TST5
1
IBICK2
2
IMCLK
3
ILRCK1
4
IBICK1
5
6
VSS2
7
TST4
8
SDTI1
9
SDTI2
10
SDTI3
11
32
31
30
29
28
27
26
25
24
23
22
PM2
OBIT1
OBIT0
PM1
DEM1
DEM0
SMT1
SMT0
PDN
DITHER
SMUTE
Top View
DVDD1
OBICK
DVDD3
ODIF1
37
IDIF0
12
59
AVDD
60
21
VSS3
VD18
61
VSS1
62
TST3
63
ILRCK2
64
IDIF1
13
IDIF2
14
ILRCK3
15
IBICK3
16
CM0
36
CM1
35
CM2
34
TDM
33
20
19
18
DVDD2
UNLOCK
INAS
17
TST6
[AK4129]
MS1173-J-04 2013/09
- 6 -
ピン／機能
No.
Pin Name
I/O
Function
1
IBICK2
I
オーディオシリアルデータクロックピン2
INAS pin = “L”の時はVSS2-5に接続して下さい。
2
IMCLK
I
入力ポート用マスタクロック入力ピン
3
ILRCK1
I
チャンネルクロック入力ピン1
4
IBICK1
I
オーディオシリアルデータクロックピン1
5
DVDD1
-
ディジタル電源ピン 3.0 3.6V
6
VSS2
-
ディジタルグランドピン
7
TST4
I
Test Pin. This pin should be connected to VSS2-5.
8
SDTI1
I
オーディオシリアルデータ入力ピン1
9
SDTI2
I
オーディオシリアルデータ入力ピン2
10
SDTI3
I
オーディオシリアルデータ入力ピン3
11
IDIF0
I
入力ポート用オーディオインタフェースフォーマットピン0 (Note 2)
12
IDIF1
I
入力ポート用オーディオインタフェースフォーマットピン1 (Note 2)
13
IDIF2
I
入力ポート用オーディオインタフェースフォーマットピン2 (Note 2)
14
ILRCK3
I
チャンネルクロック入力ピン3
INAS pin = “L”の時はVSS2-5に接続して下さい。
15
IBICK3
I
オーディオシリアルデータクロックピン3
INAS pin = “L”の時はVSS2-5に接続して下さい。
16
TST5
I
テストピン
VSS2-5に接続して下さい。
17
TST6
I
テストピン
VSS2-5に接続して下さい。
18
INAS
I
非同期モード選択ピン
“L” (グランドに接続): 同期モード
“H” (DVDD1-4に接続): 非同期モード
19
UNLOCK
O
アンロックステータスピン
PDN pin= “L”の時、UNLOCK出力は “H”になります。
20
DVDD2
-
ディジタル電源ピン 3.0 3.6V
21
VSS3
-
ディジタルグランドピン
22
SMUTE
I
ソフトミュートピン (Note 3) “H” : Soft Mute, “L” : Normal Operation
23
DITHER
I
ディザ回路コントロールピン “H”: Dither ON, “L”: Dither OFF
24
PDN
I
パワーダウンピン
“H”: パワーアップ, “L”: パワーダウン及びレジスタリセット
電源立ち上げ時には一度“L”を入力してAK4129をリセットしてください。
25
SMT0
I
ソフトミュート時間設定ピン0
26
SMT1
I
ソフトミュート時間設定ピン1
27
DEM0
I
ディエンファシスコントロールピン0 (Note 4)
28
DEM1
I
ディエンファシスコントロールピン1 (Note 4)
29
PM1
I
チャンネルモード選択ピン1
30
OBIT0
I
出力データ用ビット長選択ピン0
31
OBIT1
I
出力データ用ビット長選択ピン1
32
PM2
I
チャンネルモード選択ピン2
33
TDM
I
TDM フォーマット選択ピン
“L”(グランドに接続): Stereo mode.
“H”(DVDD1-4に接続): TDM mode.
[AK4129]
MS1173-J-04 2013/09
- 7 -
No.
Pin Name
I/O
Function
34
CM2
I
出力ポート用クロック/モード選択ピン2
35
CM1
I
出力ポート用クロック/モード選択ピン1
36
CM0
I
出力ポート用クロック/モード選択ピン0
37
ODIF1
I
出力ポート用オーディオインタフェースフォーマットピン1
38
ODIF0
I
出力ポート用オーディオインタフェースフォーマットピン0
39
SDTO3
O
出力ポート用オーディオシリアルデータ出力ピン3
パワーダウン時、SDTO3出力は “L”になります。
40
SDTO2
O
出力ポート用オーディオシリアルデータ出力ピン2
PDN pin = “L”の時は、SDTO2出力は “L”になります。
41
SDTO1
O
出力ポート用オーディオシリアルデータ出力ピン1
PDN pin= “L”の時は、SDTO1出力は “L”になります。
42
TST7
O
テストピン
オープンにして下さい。
43
VSS4
-
ディジタルグランドピン
44
DVDD3
-
ディジタルピン 3.0 3.6V
45
OBICK
I/ O
出力ポート用オーディオシリアルデータクロックピン
マスタモードのPDN pin= “L”の時は、OBICK出力は “L”になります。
46
OLRCK
I/ O
出力ポート用チャンネルクロック出力ピン
マスタモードのPDN pin= “L”の時は、OLRCK出力は “L”になります。
47
OMCLK/XTI
I
外部マスタクロック入力/クリスタル入力ピン
48
XTO
O
クリスタル出力ピン
PDN pin= “L”の時は、XTO出力は Hi-Z になります。
49
MCKO
O
マスタクロック出力ピン
PM2 pin= “H”でPDN pin = “L”の時は、MCKO出力は “L”になります。
PM2 pin= “L”でPDN pin= “L”の時は、MCKO出力は Hi-Z になります。
50
TST0
I
テストピン
VSS2-5に接続して下さい。
51
CAD0
I
チップアドレスピン0
パラレルコントロールモード(SPB pin = “L”)時はVSS2-5に接続して下さい
52
DVDD4
-
ディジタル電源ピン 3.0 3.6V
53
VSS5
-
ディジタルグランドピン
54
TST1
I
テストピン
VSS2-5に接続して下さい。
55
SMSEMI
I
ソフトミュートセミオートモード設定ピン
“H”: セミオートモード, “L”: マニュアルモード
56
TST2
I
テストピン
VSS2-5に接続して下さい。
57
SCL
I
I
2
C コントロールデータクロックピン。シリアルコントロールモード(SPB pin= “H”) 時
DVDD1-4との間に保護ダイオードがあるためプルアップ抵抗の接続先は
DVDD1-4+0.3V以下にして下さい。パラレルコントロールモード(SPB pin= “L”)時
はVSS2-5に接続してください。
58
SDA
I/ O
I
2
Cコントロールデータ入出力ピン。シリアルコントロールモード(SPB pin= “H”)時
DVDD1-4との間に保護ダイオードがあるためプルアップ抵抗の接続先は
DVDD1-4+0.3V以下にして下さい。 パラレルコントロールモード(SPB pin= “L”)
時は VSS2-5に接続してください。
59
SPB
I
パラレル／シリアルコントロールモード選択ピン
“H”: シリアルコントロールモード, “L”: パラレルコントロールモード
[AK4129]
MS1173-J-04 2013/09
- 8 -
No.
Pin Name
I/O
Function
60
AVDD
-
アナログ電源ピン 3.0 3.6V
61
VD18
O
内蔵レギュレータ1.8V出力端子
PDN pin= “L”時、DV18出力は “L”になります。VD18 pinから電流を取ってはいけ
ません。VD18 pinとDVSSの間に 1 [μF]±30%のコンデンサを接続してください。温
度特性を含めて±30%です。極性付きのコンデンサを使用する場合、VD18 pin側
に正極端子を接続してください。
62
VSS1
-
アナロググランドピン
63
TST3
I
テストピン
VSS2-5に接続して下さい。
64
ILRCK2
I
チャンネルクロック入力ピン2
INAS pin = “L”の時はVSS2-5に接続して下さい。
Note: すべての入力ピンはフローティングにしないで下さい。DVDD1-4 は同じ電源にして下さい。
Note 1. SPB, CM2-0, INAS, PM2-1, OBIT1-0, TDM, ODIF1-0, IDIF2-0, CAD0 pinは、PDN pin= “L”中に切換えてく
ださい。
Note 2. パラレルコントロールモード(SPB pin= “L”) 時、SRC1~3の入力オーディオインタフェースフォーマットの設定
は全てIDIF2-0 pinにより設定されます。
シリアルコントロールモード(SPB pin= “H”) 時、IDIF2-0 pin の設定は無視されます。IDIF12, IDIF11, IDIF10
bit の設定がSRC1に、IDIF22, IDIF21, IDIF20 bit の設定がSRC2に、IDIF32, IDIF31, IDIF30 bit の設定が
SRC3に反映されます。
Note 3.パラレルコントロールモード(SPB pin= “L”) 時、SRC1~3のソフトミュートは全てSMUTE pinで設定されます。
シリアルコントロールモード(SPB pin= “H”) 時、SMUTE pinの設定は無視されます。SMUTE1 bit の設定が
SRC1に、SMUTE2 bit の設定がSRC2に、SMUTE3 bit の設定がSRC3に反映されます。
Note 4. パラレルコントロールモード(SPB pin= “L”) 時、SRC1~3のディエンファシス設定は全てDEM1-0 pinにより設定
されます。
シリアルコントロールモード(SPB pin= “H”) 時、DEM1-0 pinの設定は無視されます。DEM[11:10] bitの設定が
SRC1に、DEM[21:20] bit の設定がSRC2に、DEM[31:30] bit の設定がSRC3に反映されます。
■ 使用しないピンの処理について
使用しない入出力ピンは下記の設定を行い、適切に処理して下さい。
区分
ピン名
設定
Digital
IBICK2, IMCLK, SDTI3, ILRCK3,
IBICK3, SMUTE, DITHER,
OMCLK/XTI, ILRCK2, SDA, SCL,
CAD0, TST0-6
VSS2~5に接続
UNLOCK, SDTO1-3, MCKO, XTO,
TST7
オープン
[AK4129]
MS1173-J-04 2013/09
- 9 -
絶対最大定格
(VSS1-5=0V; Note 5)
Parameter
Symbol
min
max
Units
Power Supplies:
Analog
Digital
AVDD
DVDD1-4
0.3
0.3
4.2
4.2
V
V
Input Current, Any Pin Except Supplies
IIN
-
10
mA
Digital Input Voltage (Note 6)
VIND
0.3
DVDD1-4 + 0.3
V
Ambient Temperature
(Power applied) (Note 7)
AK4129EQ
Ta
20
85
C
AK4129VQ
Ta
40
85
C
Storage Temperature
Tstg
65
150
C
Note 5. 電圧は全てグランドピンに対する値です。VSS1-5は同じアナロググランドに接続してください。
Note 6. IMCLK, IBICK3-1, ILRCK3-1, IDIF2-0, INAS, SUMTE, DITHER, PDN, SMT1-0, DEM1-0, PM2-1, OBIT1-0,
TDM, CM2-0, ODIF1-0, SDTO4-1, OBICK, OLRCK, OMCLK/XTI, CAD0, SMSEMI, SCL, SDA, SPB pin.
Note 7. 実装されるプリント基板の配線密度は100%以上にして下さい。
Note 8. DVDD1-4 は同じ電源に接続して下さい。
注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は保証されません。
推奨動作条件
(VSS1-5=0V; Note 5)
Parameter
Symbol
min
typ
max
Units
Power Supplies:
(Note 9)
Analog
Digital
AVDD
DVDD1-4
3.0
3.0
3.3
3.3
3.6
3.6
V
V
Difference
AVDD - DVDD1-4
-0.3
0
+0.3
V
Note 5. 電圧は全てグランドピンに対する値です。VSS1-5は同じアナロググランドに接続してください。
Note 9. AVDD と DVDD1-4の電源立ち上げシーケンスを考慮する必要はありません。PDN pin= “L” の状態で
各電源を立ち上げ、全ての電源が立ち上がった後、PDN pin= “H”にしてください。
注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので
十分ご注意下さい。
[AK4129]
MS1173-J-04 2013/09
- 10 -
SRC特性
(Ta=25C; AVDD=DVDD1-4=3.3V; VSS1-5=0V; Signal Frequency=1kHz; data=24bit; measurement bandwidth =
20Hz ~ FSO/2; unless otherwise specified.)
Parameter
Symbol
min
typ
max
Units
SRC Characteristics:
Resolution
24
Bits
Input Sample Rate
FSI
8
216
kHz
Output Sample Rate
FSO
8
216
kHz
THD+N (Input = 1kHz, 0dBFS, Note 10)
FSO/FSI = 44.1kHz/48kHz
FSO/FSI = 48kHz/44.1kHz
FSO/FSI = 48kHz/192kHz
FSO/FSI = 192kHz/48kHz
Worst Case (FSO/FSI = 32kHz/176.4kHz)
-
-
-
-
-
130
124
133
124
-
-
-
-
-
-91
dB
dB
dB
dB
dB
Dynamic Range (Input = 1kHz, 60dBFS, Note 10)
FSO/FSI = 44.1kHz/48kHz
FSO/FSI = 48kHz/44.1kHz
FSO/FSI = 48kHz/192kHz
FSO/FSI = 192kHz/48kHz
Worst Case (FSO/FSI = 48kHz/32kHz)
Dynamic Range (Input = 1kHz, 60dBFS, A-weighted, Note 10)
FSO/FSI = 44.1kHz/48kHz
-
-
-
-
132
-
136
136
136
132
-
140
-
-
-
-
-
-
dB
dB
dB
dB
dB
dB
Ratio between Input and Output Sample Rate
FSO/FSI
1/6
6
-
Note 10. Audio Precision System Two Cascade使用。
消費電流
(Ta= 25C; AVDD=DVDD1-4=3.0~3.6V; VSS1-5=0V; Signal Frequency=1kHz; data=24bit; 入力3系統非同期モード
(INAS pin = “H”), Output PORT: Master mode, OMCLK/XTI入力はX’tal 使用, PM2/1 pin = “H/L” 6ch original mode,
unless otherwise specified.)
Parameter
min
typ
max
Units
Power Supplies
Power Supply Current
Normal operation (PDN pin = “H”)
AVDD+DVDD1-4
FSI=FSO=48kHz: AVDD=DVDD1-4=3.3V (Note 12)
FSI=FSO=192kHz: AVDD=DVDD1-4=3.3V (Note 13)
: AVDD=DVDD1-4=3.6V (Note 14)
Power down (PDN pin = “L”) (Note 11)
AVDD+DVDD1-4
33
84
85
10
-
-
164
100
mA
mA
mA
A
Note 11. 全てのディジタル入力ピンをVSS2-5に固定した時の値です。
Note 12. 出力ポートがスレーブモードでOMCLK/XTI入力が外部クロックで6.144MHｚ入力の場合は33 [mA] (typ)に
なります。
Note 13. 出力ポートがスレーブモードでOMCLK/XTI入力が外部クロックで6.144MHｚ入力の場合は82 [mA] (typ)に
なります。
Note 14. 出力ポートがスレーブモードでOMCLK/XTI入力が外部クロックで6.144MHｚ入力の場合は83 [mA] (typ)に
なります。
[AK4129]
MS1173-J-04 2013/09
- 11 -
フィルタ特性
(Ta= 25C; AVDD=DVDD1-4=3.0 3.6V)
Parameter
Symbol
min
typ
max
Units
Digital Filter
Passband 0.01dB
0.985 FSO/FSI 6.000
PB
0
0.4583FSI
kHz
0.905 FSO/FSI 0.985
PB
0
0.4167FSI
kHz
0.714 FSO/FSI 0.905
PB
0
0.3195FSI
kHz
0.656 FSO/FSI 0.714
PB
0
0.2852FSI
kHz
0.536 FSO/FSI 0.656
PB
0
0.2182FSI
kHz
0.492 FSO/FSI 0.536
PB
0
0.2177FSI
kHz
0.452 FSO/FSI 0.492
PB
0
0.1948FSI
kHz
0.357 FSO/FSI 0.452
PB
0
0.1458FSI
kHz
0.324 FSO/FSI 0.357
PB
0
0.1302FSI
kHz
0.246 FSO/FSI 0.324
PB
0
0.0917FSI
kHz
0.226 FSO/FSI 0.246
PB
0
0.0826FSI
kHz
0.1667 FSO/FSI 0.226
PB
0
0.0583FSI
kHz
Stopband
0.985 FSO/FSI 6.000
SB
0.5417FSI
kHz
0.905 FSO/FSI 0.985
SB
0.5021FSI
kHz
0.714 FSO/FSI 0.905
SB
0.3965FSI
kHz
0.656 FSO/FSI 0.714
SB
0.3643FSI
kHz
0.536 FSO/FSI 0.656
SB
0.2974FSI
kHz
0.492 FSO/FSI 0.536
SB
0.2813FSI
kHz
0.452 FSO/FSI 0.492
SB
0.2604FSI
kHz
0.357 FSO/FSI 0.452
SB
0.2116FSI
kHz
0.324 FSO/FSI 0.357
SB
0.1969FSI
kHz
0.246 FSO/FSI 0.324
SB
0.1573FSI
kHz
0.226 FSO/FSI 0.246
SB
0.1471FSI
kHz
0.1667 FSO/FSI 0.226
SB
0.1020FSI
kHz
Passband Ripple
PR
0.01
dB
Stopband Attenuation
0.985 FSO/FSI 6.000
SA
121.2
dB
0.905 FSO/FSI 0.985
SA
121.4
dB
0.714 FSO/FSI 0.905
SA
115.3
dB
0.656 FSO/FSI 0.714
SA
116.9
dB
0.536 FSO/FSI 0.656
SA
114.6
dB
0.492 FSO/FSI 0.536
SA
100.2
dB
0.452 FSO/FSI 0.492
SA
103.3
dB
0.357 FSO/FSI 0.452
SA
102.0
dB
0.324 FSO/FSI 0.357
SA
103.6
dB
0.246 FSO/FSI 0.324
SA
103.3
dB
0.226 FSO/FSI 0.246
SA
101.5
dB
0.1667 FSO/FSI 0.226
SA
73.2
dB
Group Delay (Note 15)
GD
-
64
-
1/fs
Note 15. ILRCKとOLRCKの位相ずれがない時の、SDTIのデータが入力された後のILRCKの立ち上がりから、SDTO
データを出力する前のOLRCKの立ち上がりまでの期間です。
[AK4129]
MS1173-J-04 2013/09
- 12 -
DC特性
(Ta= 25C; AVDD=DVDD1-4=3.0 3.6V)
Parameter
Symbol
min
typ
max
Units
High-Level Input Voltage
Low-Level Input Voltage
VIH
VIL
70%DVDD1-4
-
-
-
-
30%DVDD1-4
V
V
High-Level Output Voltage
SDA pin以外 (Iout=400A)
Low-Level Output Voltage
SDA pin以外 (Iout=400A)
SDA pin (Iout=3mA)
VOH
VOL
VOL
DVDD1-4 0.4
-
-
-
-
0.4
0.4
V
V
V
Input Leakage Current
Iin
-
-
10
A
スイッチング特性
(Ta= 25C; AVDD=DVDD1-4=3.0 3.6V; C
L
=20pF)
Parameter
Symbol
min
typ
max
Units
Master Clock Timing
Crystal Oscillator Frequency
fXTAL
11.2896
24.576
MHz
IMCLK Input
Frequency
Duty
fECLK
dECLK
1.024
40
50
36.864
60
MHz
%
OMCLK Input
128 FSO :
Pulse Width Low
Pulse Width High
256 FSO :
Pulse Width Low
Pulse Width High
384 FSO :
Pulse Width Low
Pulse Width High
512 FSO :
Pulse Width Low
Pulse Width High
768 FSO :
Pulse Width Low
Pulse Width High
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
fCLK
tCLKL
tCLKH
1.024
13
13
2.048
13
13
3.072
10
10
4.096
13
13
6.144
10
10
27.648
27.648
36.864
27.648
36.864
MHz
ns
ns
MHz
ns
ns
MHz
ns
ns
MHz
ns
ns
MHz
ns
ns
MCKO Output
Frequency
Duty (Note 16)
fMCK
dMCLK
1.024
40
50
36.864
60
MHz
%
Note 16. 出力ポートのマスタクロックを水晶振動子で供給する場合のMCKO出力Dutyです。
[AK4129]
MS1173-J-04 2013/09
- 13 -
Input PORT LRCK for Stereo Mode (ILRCK1-3)
Frequency
Duty Cycle Slave Mode
FSI
Duty
8
48
50
216
52
kHz
%
Output PORT LRCK for StereoMode (OLRCK)
Frequency
Slave mode
Master mode OMCLK入力 128FSO mode
Master mode OMCLK入力 256FSO mode
Master mode OMCLK入力 384FSO mode
Master mode OMCLK入力 512FSO mode
Master mode OMCLK入力 768FSO mode
Duty Cycle Slave Mode
Master Mode
FSO
FSO
FSO
FSO
FSO
FSO
Duty
Duty
8
8
8
8
8
8
48
50
50
216
216
108
96
54
48
52
kHz
kHz
kHz
kHz
kHz
kHz
%
%
Input PORT LRCK for TDM256 Mode (ILRCK1)
(INAS pin = “L”)
Frequency
“H” time (slave mode)
“L” time (slave mode)
FSI
tLRH
tLRL
8
1/256FSI
1/256 FSI
48
kHz
ns
ns
Output PORT LRCK for TDM256 Mode (OLRCK)
Frequency
“H” time (slave mode)
“L” time (slave mode)
“H” time
(Master mode, TDM256 24bit MSB justified)
“L” time
(Master mode, TDM256 24bit I
2
S)
FSO
tLRH
tLRL
tLRH
tLRL
8
1/256 FSO
1/256 FSO
-
-
1/32 FSO
1/32 FSO
48
-
-
kHz
ns
ns
ns
ns
Audio Interface Timing
Input PORT ( Stereo Slave mode)
IBICK1-3 Period (FSI= 8kHz 54kHz)
(FSI=54kHz 108kHz)
(FSI=108kHz 216kHz)
IBICK1-3 Pulse Width Low
Pulse Width High
ILRCK1-3 Edge to IBICK1-3 “”(Note 17)
IBICK1-3 “” to ILRCK1-3 Edge (Note 17)
SDTI1-3 Hold Time from IBICK1-3 “”
SDTI1-3 Setup Time to IBICK1-3 “”
tBCK
tBCK
tBCK
tBCKL
tBCKH
tLRB
tBLR
tSDH
tSDS
1/256 FSI
1/128 FSI
1/64 FSI
27
27
15
15
15
15
ns
ns
ns
ns
ns
ns
ns
ns
ns
Input PORT (TDM256 slave mode)
IBICK1 Period
IBICK1 Pulse Width Low
Pulse Width High
ILRCK1 Edge to IBICK1 “” (Note 17)
IBICK1 “” to ILRCK1 Edge (Note 17)
SDTI1 Hold Time from IBICK1 “”
SDTI1 Setup Time to IBICK1 “”
tBCK
tBCKL
tBCKH
tLRB
tBLR
tSDH
tSDS
81
32
32
20
20
20
10
ns
ns
ns
ns
ns
ns
ns
Output PORT ( Stereo Slave mode)
OBICK Period (FSO= 8kHz 54kHz)
(FSO= 54kHz 108kHz)
(FSO=108kHz 216kHz)
OBICK Pulse Width Low
Pulse Width High
OLRCK Edge to OBICK “” (Note 17)
OBICK “” to OLRCK Edge (Note 17)
OLRCK to SDTO1-3 (MSB) (Except I
2
S mode)
OBICK “” to SDTO1-3
tBCK
tBCK
tBCK
tBCKL
tBCKH
tLRB
tBLR
tLRS
tBSD
1/256 FSO
1/128 FSO
1/64 FSO
27
27
20
20
20
20
ns
ns
ns
ns
ns
ns
ns
ns
ns
[AK4129]
MS1173-J-04 2013/09
- 14 -
OMCLK ピン
tCLKH
tCLKL
tCLKL
1/fCLK
1/fCLK
tCLKH
tCLKL
1/fCLK
1/fCLK
OBICK ピン出力
(TDM256
ﾏｽﾀｰﾓｰﾄﾞ)
OMCLK ピン
1/fCLK
3/fCLK
3/fCLK
OBICK ピン出力
(TDM256
ﾏｽﾀｰﾓｰﾄﾞ)
1/fCLK
1/fCLK
1/fCLK
Output PORT (TDM256 slave mode)
OBICK Period
OBICK Pulse Width Low
Pulse Width High
OLRCK Edge to OBICK “” (Note 17)
OBICK “” to OLRCK Edge (Note 17)
OBICK “” to SDTO1
tBCK
tBCKL
tBCKH
tLRB
tBLR
tBSD
81
32
32
20
20
20
ns
ns
ns
ns
ns
ns
Output PORT (Stereo Master mode)
OBICK Frequency
OBICK Duty
OBICK “” to OLRCK Edge
OBICK “” to SDTO1-3
fBCK
dBCK
tMBLR
tBSD
20
20
64 FSO
50
20
20
Hz
%
ns
ns
Output PORT (TDM256 master mode)
OBICK Frequency
OBICK Duty
OBICK “” to OLRCK Edge
OBICK “” to SDTO1
fBCK
dBCK
tMBLR
tBSD
-
-
10
20
256 FSO
50 (Note 19)
-
-
-
10
20
Hz
%
ns
ns
Reset Timing
PDN Pulse Width (Note 18)
tPD
150
ns
Note 17. この規格値はLRCKのエッジとBICKの“”が重ならないように規定しています。
Note 18. AK4129はPDN pin = “L”でリセットされます。
Note 19. OMCLK=512FSOの場合です。OMCLK=256FSOの場合はOMCLKクロックがスルーしOBICK pinから
出力されます。 OMCLK=384FSOの場合、
dBCK= (tCLKH)/(tCLKH+1/fCLK) x100 [%]あるいは(tCLKL)/(tCLKL+1/fCLK) x100 [%]です。
OMCLK=768FSOの場合、 dBCK= (1/fCLK)/(3/fCLK) x100 [%]です。
OMCLK=384FSOの場合
OMCLK=768FSOの場合
[AK4129]
MS1173-J-04 2013/09
- 15 -
Parameter
Symbol
min
typ
max
Units
Control Interface Timing (I
2
C Bus):
SCL Clock Frequency
Bus Free Time Between Transmissions
Start Condition Hold Time
(prior to first clock pulse)
Clock Low Time
Clock High Time
Setup Time for Repeated Start Condition
SDA Hold Time from SCL Falling (Note 20)
SDA Setup Time from SCL Rising
Rise Time of Both SDA and SCL Lines
Fall Time of Both SDA and SCL Lines
Setup Time for Stop Condition
Pulse Width of Spike Noise
Suppressed by Input Filter
Capacitive load on bus
fSCL
tBUF
tHD:STA
tLOW
tHIGH
tSU:STA
tHD:DAT
tSU:DAT
tR
tF
tSU:STO
tSP
Cb
-
1.3
0.6
1.3
0.6
0.6
0
0.1
-
-
0.6
0
-
400
-
-
-
-
-
-
-
0.3
0.3
-
50
400
kHz
s
s
s
s
s
s
s
s
s
s
ns
pF
Note 20. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。
[AK4129]
MS1173-J-04 2013/09
- 16 -
1/fCLK
OMCLK(I)
VIH
VIL
1/fMCK
tMCKL
50%DVDD
tMCKH
MCKO(O)
tCLKL
tCLKH
1/fECLK
tECLKL
VIH
tECLKH
IMCLK(I)
VIL
dECLK
= tECLKH (or tECLKL) x fECLK x 100
dMCLK
= tMCKH (or tMCKL) x fMCK x 100
1/FSI
LRCK1-3(I)
VIH
VIL
tLRCL
tLRCH
tBCK
tBCKL
VIH
tBCKH
IBICK1-3(I)
VIL
・ Stereo Mode and Slave Mode
Duty
= tLRCH (or tLRCL) x FSI x 100
1/FSI
LRCK1(I)
VIH
VIL
tLRL
tLRH
tBCK
tBCKL
VIH
tBCKH
IBICK1(I)
VIL
・ TDM256 Mode and Slave Mode
■ タイミング波形
Figure 5. IMCLK, OMCLK, MCKO Clock Timing
Figure 6. ILRCK1-3 IBICK1-3 Clock Timing
[AK4129]
MS1173-J-04 2013/09
- 17 -
1/FSO
OLRCK(I)
VIH
VIL
tLRCL
tLRCH
tBCK
tBCKL
VIH
tBCKH
OBICK(I)
VIL
・ Stereo Mode and Slave Mode
Duty
= tLRCH (or tLRCL) x FSO x 100
1/FSO
OLRCK(I)
VIH
VIL
tLRL
tLRH
tBCK
tBCKL
VIH
tBCKH
OBICK(I)
VIL
・ TDM256 Mode and Slave Mode
1/FSO
OLRCK(O)
50%DVDD
tLRCL
tLRCH
1/ fBCK
tBICKL
50%DVDD
tBICKH
OBICK(O)
・ Stereo Mode and Master Mode
Duty
= tLRCH (or tLRCL) x FSO x 100
・ TDM256 Mode and Master Mode
dBCK
= tBICKH(or tBICKL) x fBCK x 100
1/FSO
OLRCK(O)
24bit MSB justified
の場合
50%DVDD
tLRH
1/ fBCK
tBICKL
50%DVDD
tBICKH
OBICK(O)
dBCK
= tBICKH(or tBICKL) x fBCK x 100
1/FSO
OLRCK(O)
24bit I
2
S の場合
50%DVDD
tLRL
Figure 7. OLRCK, OBICK, Clock Timing (Slave Mode)
Figure 8. OLRCK, OBICK, Clock Timing (Master Mode)
[AK4129]
MS1173-J-04 2013/09
- 18 -
Figure 9. Input PORT Audio Interface Timing (Stereo Slave mode and TDM256 Slave Mode)
Figure 10. Output PORT Audio Interface Timing (TDM256 Slave mode & Stereo Slave mode)
tLRB
ILRCK 1-3
VIH
IBICK
1
-
3
VIL
VIH
VIL
tBLR
tSDS
SDTI 1-3
VIH
VIL
tSDH
tLRB
OLRCK
VIH
OBICK
VIL
SDTO 1-3
50%
D
VDD
VIH
VIL
tBLR
tLRS
tBSD
[AK4129]
MS1173-J-04 2013/09
- 19 -
tHIGH
SCL
SDA
VIH
tLOW
tBUF
tHD:STA
tR
tF
tHD:DAT
tSU:DAT
tSU:STA
Stop
Start
Start
Stop
tSU:STO
VIL
VIH
VIL
tSP
OLRCK
OBICK
SDTO1-3
tBSD
tMBLR
50%DVDD
50%DVDD
50%DVDD
Figure 11. Output PORT Audio Interface Timing (TDM256 Master mode & Stereo Master mode)
tPD
PDN
VIL
Figure 12. Power Down Timing
Figure 13. I
2
C Bus タイミング
[AK4129]
MS1173-J-04 2013/09
- 20 -
動作説明
■ 同期モード・非同期モードの設定
AK4129は、INAS pinの設定により、入力データ間の同期モードもしくは非同期モードを選択することができ
ます。INAS pinを“L”に設定すると入力3系統同期モード、INAS pinを“H”に設定すると入力3系統非同期モード
になります。
FSI pin
Mode
Data
LRCK
BICK
L
同期
SDTI1
ILRCK1
(Note 21)
IBICK1
(Note 22)
SDTI2
SDTI3
H
非同期
SDTI1
ILRCK1
IBICK1
SDTI2
ILRCK2
IBICK 2
SDTI3
ILRCK3
IBICK 3
Note 21. ILRCK2-3はVSS2-5に接続してください。
Note 22. IBICK2-3はVSS2-5に接続してください。
Table 1. Input Data Synchronous/Asynchronous Mode Setting
■ 入力ポートのオーディオインタフェースフォーマット
入力ポートのオーディオインタフェースフォーマットは、全モードともMSBファースト、2’s complementのデ
ータフォーマットで、SDTI1, SDTI2, SDTI3は それぞれBICK1, IBICK2, IBICK3の立ち上がりでラッチされます。
パラレルコントロールモード(SPB pin= “L”) 時、SRC1~3の入力ポートのオーディオインタフェースフォーマッ
ト設定は全てIDIF2-0 pinにより設定されます。 IDIF2-0 pinは、PDN pin = “L”中に変更して下さい。
シリアルコントロールモード(SPB pin= “H”) 時、IDIF2-0 pin の設定は無視されます。IDIF[12:10] bit の設定がSRC1に、
IDIF[22:20] bit の設定がSRC2に、IDIF[32:30] bit の設定がSRC3に反映されます。
IDIF[12:10] bit は、SMUTE1 bit= “1”あるいは SMUTE pin= “H”でソフトミュートし、SDTO1出力コードがオールゼロに
なった後、変更してください。IDIF[22:20] bit は、SMUTE2 bit= “1”あるいは SMUTE pin= “H”でソフトミュートし、
SDTO2出力コードがオールゼロになった後、変更してください。IDIF[32:30] bit は、SMUTE3 bit = “1”あるいは
SMUTE pin= “H”でソフトミュートし、SDTO3出力コードがオールゼロになった後、変更してください。
Mode 5/6のTDM mode は、入力3系統同期モード(INAS pin = “L”)で設定可能です。6ch分のシリアルデータをSDTI1
から入力してください。TDM modeでは、SDTI2-3はデバイス内部では無視されます。VSS2-5に接続してください。
入力3系統非同期モード(INAS pin = “H”) はTDM modeに対応していないため、SDTI1-3データが正しく取り込ま
れず正常動作しません。AK4129を入力3系統非同期モード(INAS pin = “H”)で使用する場合はTDM mode 以外で
使用してください。IBICK1-3の最大入力周波数は、256FSIです。
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
-
24
-
25
-
26
-
27
-
28
-
29
-
30
-
31
-
32
-
33
-
34
-
35
-
36
-
37
-
38
-
39
-
40
-
41
-
42
-
43
-
44
-
45
-
46
-
47
-
48
-
49
-
50
-
51
