[AK8128MV]
MS1291-J-00 2011/03
- 1 -
AK8128MV
Multi Clock Generator for Audio
AK8128MVは、高性能オーディオ用PLLクロックジェネレータICです。外部入力から２つのオーディオ
用クロックを同時に生成します。出力周波数は端子設定により選択できますので各種オーディオシステ
ムに適用することができます。 AK8128MVは出力周波数近傍のスプリアスを大幅に軽減していますので
水晶発振器を用いた場合と同等のADC/DACのS/N特性を実現することができます。
特 長
□ 電源電圧 ： 3.0V – 3.6V
□ 低消費電流 ： 8 mA typ.（出力端子無負荷時）
□ マスタクロック ： 2.8224/3.072/11.2896/12.288/27.000MHz
□ 生成クロック
CLK1 ： 24.576/45.000/46.40625MHz
CLK2 ： 11.2896MHz/off
□ 出力負荷
CLK1-2 ： 15pF
□ 低ジッタ出力
Period Jitter
CLK1-2 ： 20ps typ.(1σ)
Long term Jitter
CLK1-2 ： 40ps typ.(1σ)
□ パッケージ ： 10pin TMSOP (鉛フリー)
■用途
各種オーディオ
カーナビ
DVD，BD，HDD レコーダ
DTV
[AK8128MV]
MS1291-J-00 2011/03
- 2 -
１．ブロック図
TEST
VDD1-2
CLK1
PLL1
VSS1-2
CLKIN
CLK2
S1
GND
S0
GND
Divide
Logic
&
Output
Control
PLL2
VDD
VDD
TEST
VDD1-2
CLK1
PLL1
VSS1-2
CLKIN
CLK2
S1
GND
S0
GND
Divide
Logic
&
Output
Control
PLL2
VDDVDD
VDD
２．端子説明
２－１）端子配置図
1:VDD2
2:VSS2
3:CLKIN
4:VSS1
5:VDD1
10:CLK2
9:TEST
8:S0
7:S1
6:CLK1
1:VDD2
2:VSS2
3:CLKIN
4:VSS1
5:VDD1
10:CLK2
9:TEST
8:S0
7:S1
6:CLK1
[AK8128MV]
MS1291-J-00 2011/03
- 3 -
２－２）端子機能説明
端子番号
端子名
(端子タイ
プ)
説明
1
VDD2
(PWR)
電源端子
2
VSS2
(PWR)
GND 端子
3
CLKIN
(DI)
外部クロック入力端子
Table 1 を参照して下さい。
4
VSS1
(PWR)
GND 端子
5
VDD1
(PWR)
電源端子
6
CLK1
(DO)
クロック出力端子1
Table 1 を参照して下さい。
7
S1
(DI)
クロック入出力設定端子
Table 1 を参照して下さい。
内部プルアップ 400 kΩ。
8
S0
(DI)
クロック入出力設定端子
Table 1 を参照して下さい。
内部プルアップ 400 kΩ および内部プルダウン 400 kΩ。
9
TEST
(DI)
GND に接続して下さい。
内部プルダウン 400 kΩ。
10
CLK2
(DO)
クロック出力端子2
Table 1 を参照して下さい。
PWR ：電源
ＤＩ ：デジタル入力
ＤＯ ：デジタル出力
２－３）周波数設定テーブル
Table 1: CLK1-2 Clock Output Frequency
Selection Pin Clock Input Frequency (MHz) Clock Output Frequency (MHz)
S0
(Pin 8)
S1
(Pin 7)
CLKIN
(Pin 3)
CLK1
(Pin 6)
CLK2
(Pin 10)
L L 2.8224 24.576 11.2896
L H 11.2896 24.576 11.2896
M L 3.072 24.576 11.2896
M H 12.288 24.576 11.2896
H L 27.000 45.000 “L” Output
H H 27.000 46.40625 “L” Output
[AK8128MV]
MS1291-J-00 2011/03
- 4 -
３．電気的特性
３－１）絶対最大定格
注意： この値を超えた条件で使用した場合デバイスを破壊することがあります。
また、通常の動作は保証されません。
３－２）動作条件
注意： VDD1-2 は同じ電源を使用し、各端子と GND 間に 0.1μF 程度のコンデンサを
挿入してください。
３－３）消費電流 VDD＝3.0～3.6V，Ta＝-40～85℃
*1 出力端子無負荷時
*2 全ての周波数設定
項 目 記号 MIN MAX 単位 備考
電源電圧 VDD -0.3 4.6 V
グランド・レベル VSS 0 0 V
入力端子電圧 VIN VSS-0.3 VDD+0.3 V
入力電流 IIN -10 10 mA
保存温度 Tstg -55 130 ℃
項 目 記号 MIN TYP MAX 単位 備考
動作温度 Ta -40
85 ℃
電源電圧 VDD 3.0 3.3 3.6 V
出力端子負荷容量 Cpl 15 pF CLK1,2
項 目 記号 MIN TYP MAX 単位 備考
消費電流 IDD 8 mA *1,*2
[AK8128MV]
MS1291-J-00 2011/03
- 5 -
３－４）ＤＣ特性 VDD＝3.0～3.6V，Ta＝-40～85℃
注意： IC へ流れる向きを “+” とする。
項 目 端子 MIN TYP MAX 単位 備考
高ﾚﾍﾞﾙ入力電圧１
CLKIN
S1
0.7*VDD V
低ﾚﾍﾞﾙ入力電圧１ 同上 0.3*VDD V
高ﾚﾍﾞﾙ入力電圧２ S0 0.7*VDD V
中ﾚﾍﾞﾙ入力電圧２ 同上 0.45*VDD 0.5*VDD 0.55*VDD V
低ﾚﾍﾞﾙ入力電圧２ 同上 0.3*VDD V
入力ﾘｰｸ電流１ CLKIN -1 +1 μA
入力ﾘｰｸ電流２ S1 -20 +1 μA 400kΩプルアップ
入力ﾘｰｸ電流３ S0 -20 +20 μA
400kΩプルアップ
400kΩプルダウン
入力ﾘｰｸ電流４ TEST -1 +1 μA
400kΩプルダウン
GND 接続時
出力高ﾚﾍﾞﾙ電圧 CLK1,2 0.8*VDD V IOH=-4mA
出力低ﾚﾍﾞﾙ電圧 同上 0.2*VDD V IOL=+4mA
[AK8128MV]
MS1291-J-00 2011/03
- 6 -
３－５）ＡＣ特性 VDD＝3.0～3.6V，Ta＝-40～85℃
*1 出力周波数は入力周波数に比例します。
*2 “L” Output
*3 設計値
*4 S[0:1]=”HL” と “HH” の間の動作切替え時、クロック出力が所定の周波数の±0.1%以内に
安定するまでの時間
*5 電源が VDD 電圧に達した後クロック出力が所定の周波数の±0.1%以内に
安定するまでの時間
項 目 端子 MIN TYP MAX 単位 備考
2.8224 MHz S[0:1]=”LL”
3.072 MHz S[0:1]=”ML”
11.2896 MHz S[0:1]=”LH”
12.288 MHz S[0:1]=”MH”
外部クロック入力
周波数
CLKIN
27.000 MHz S[0:1]=”HL”,”HH”
入力ﾃﾞｭｰﾃｨｰｻｲｸﾙ CLKIN 30 70 % at VDD/2
24.576 MHz
S[0:1]=”LL”,”LH”,
”ML”,“MH” *1
45.000 MHz
S[0:1]=”HL”
*1
CLK1
46.40625 MHz
S[0:1]=”HH”
*1
11.2896 MHz
S[0:1]=”LL”,”LH”,
”ML”,“MH” *1
出力周波数
CLK2
--- MHz
S[0:1]=”HL”,”HH”
*1,*2
出力 CLK
立ち上がり時間
CLK1,2 1.5 3.0 ns
Cpl=15pF
*3
出力 CLK
立ち下がり時間
CLK1,2 1.5 3.0 ns
Cpl=15pF
*3
CLK1,2 20 ps
S[0:1]=”LL”,”LH”,
”ML”,“MH”
Cpl=15pF *3
ﾋﾟﾘｵﾄﾞｼﾞｯﾀ（1σ）
CLK1 15 ps
S[0:1]=”HL”,”HH”
Cpl=15pF *3
CLK1,2 40 ps
S[0:1]=”LL”,”LH”,
”ML”,“MH”
Cpl=15pF *3
ﾛﾝｸﾞﾀｰﾑｼﾞｯﾀ
（1000 ｻｲｸﾙ、1σ）
CLK1 30 ps
S[0:1]=”HL”,”HH”
Cpl=15pF *3
出力ﾃﾞｭｰﾃｨｰｻｲｸﾙ CLK1,2 45 50 55 % Cpl=15pF *3
出力遷移時間 CLK1 0.2 ms Cpl=15pF *3,*4
出力ﾛｯｸ時間 CLK1,2 0.2 ms Cpl=15pF *3,*5
[AK8128MV]
MS1291-J-00 2011/03
- 7 -
４．外部回路接続例
AK8128MV
+3.3V typ.
GND
SW0
1:VDD2
2:VSS2
3:CLKIN
4:VSS1
5:VDD1
10:CLK2
9:TEST
8:S0
7:S1
6:CLK1
External Clock
SW1
C1
C2
CLK2
CLK1
AK8128MV
+3.3V typ.
GND
SW0
1:VDD2
2:VSS2
3:CLKIN
4:VSS1
5:VDD1
10:CLK2
9:TEST
8:S0
7:S1
6:CLK1
External Clock
SW1
C1
C2
CLK2
CLK1
Figure 1: Typical Connection Diagram
C1-2 : 0.1μF 程度
SW0 : CLK1-2 の周波数設定テーブルに応じて設定して下さい。プルアップ／プルダウン抵抗を内蔵しているので ‘H’ は
VDD に、‘M’ は開放に、 ‘L’ は GND に接続して下さい。
SW1 : CLK1-2 の周波数設定テーブルに応じて設定して下さい。プルアップ抵抗を内蔵しているので ‘H’ は開放に、‘L’
は GND に接続して下さい。
[AK8128MV]
MS1291-J-00 2011/03
- 8 -
５．パッケージ外形寸法図（単位ｍｍ）
10 TMSOP
0.127
+0.1
-0.05
4.0±0.2
0.55±0.2
0 ～゜ 10゜
0.2±0.1
15
6
10
2.9±0.2
2.8
0.1
+0.1
-0.05
1.0MAX
0.5
S
0.1
M
0.1
S
[AK8128MV]
MS1291-J-00 2011/03
- 9 -
６．マーキング図
ａ． １ピン表示 丸印
ｂ． ロゴ なし
ｃ． マーケティングコード 128MV
ｄ． 日付コード XXX（3 桁, Year/Month/Lot No.）
１
5
xxx
128MV
6
10
[AK8128MV]
MS1291-J-00 2011/03
- 10 -
● 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく
変更することがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が
最新のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認ください。
● 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、
半導体製品の動作例、応用例を説明するものです。お客様の機器設計において本書に
記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報を使用される
場合は、お客様の責任において行ってください。本書に記載された周辺回路、応用回路、
ソフトウェアおよびこれらに関連する情報の使用に起因してお客様または第三者に生じた
損害に対し、弊社はその責任を負うものではありません。また、当該使用に起因する、
工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。
● 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に
該当する場合、輸出する際に同法に基づく輸出許可が必要です。
● 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の
故障や動作不良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼす
ことが通常予想されるような極めて高い信頼性を要求される用途に弊社製品を使用される
場合は、必ず事前に弊社代表取締役の書面による同意をお取りください。
● この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から
生ずる損害等の責任を一切負うものではありませんのでご了承ください。
● お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、
その使用から損害等が生じた場合は全てお客様にてご負担または補償して頂きますので
ご了承下さい。
重要な注意事項
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
