AKM AK4128AEQ Evaluation Board Manual

[AKD4128A-A]

<KM104303> 2013/08

- 1 -

概要

AKD4128A-Aは、ディジタルサンプルレートコンバータAK4128Aの評価用ボードです。ディジタルオー

ディオインタフェースに対応しており、光コネクタを介してディジタルオーディオ機器と接続可能で

す。

 オーダリングガイド

AKD4128A-A --- AK4128A評価用ボード

（IBM-AT互換機のUSBポートとの接続用ケーブルとコントロールソフトを同梱。）

機能

 DIT, DIRにより、光 or COAX入出力が可能

 外部接続用10ピンヘッダー

O pt In

AK4114

(DIR)

10pin

Header

＋

5V

GND

Opt Out

AK4114

(DIT )

10pin

Header

AK4128A

COAX

Regu lator

COAX

O pt In

AK4114

(DIR)

10pin

Header

COAX

O pt In AK4114

(DIR)

10pin

Header

COAX

O pt In

AK4114

(DIR)

10pin

Header

COAX

DVDD

AVDD

Regu lator

D3.3V

-

1

D

3.3V

-

2

10pin

Header

(I

2

C)

Figure 1. AKD4128A-Aブロック図

* 回路図、パターン図は文末に添付。

AK

D4128

A

-

A

AK4128

A

評価用

ボード

Rev.

0

[AKD4128A-A]

<KM104303> 2013/08

- 2 -

 操作手順

[1] 電源の配線

名称色

Typ

電圧

内訳備考

Default

設定

+5V

橙

+5V

レギュレータT1,T2,T3：

AK4128AのAVDDとDVDD、

AK4114、ロジック回路

・デフォルトでは、必ず接続してく

ださい。

+5V

AVDD

赤

+3.3V

AK4128AのAVDD

・レギュレータT1を用いず

AVDDコネクタからAK4128Aの

AVDDを供給する時に使います。

その場合はJP1をAVDD側にしま

す。

Open

DVDD 赤 +3.3V AK4128AのDVDD

・レギュレータT1を用いず

DVDDコネクタからAK4128Aの

DVDDを供給する時に使います。

その場合はJP2をDVDD側にしま

す。

Open

D3.3V-1

赤

+3.3V

AK4114、ロジック回路

・レギュレータT2を用いず

AK4114、ロジック回路に電源を

供給する時に使います。その場合

はJP3をD3.3V-1側にします。

Open

D3.3V-2

赤

+3.3V

AK4114、ロジック回路

・レギュレータT3を用いず

AK4114、ロジック回路に電源を

供給する時に使います。その場合

はJP4をD3.3V-2側にします。

Open

GND

黒

0V

グランド

・必ず接続してください。

GND

Table 1. 電源の配線

配線は電源の根本から分けて下さい。

[AKD4128A-A]

<KM104303> 2013/08

- 3 -

[2] 電源のジャンパーの設定

(1). AK4128AのAVDDの設定

(a) AVDD端子から供給 (b) REGから供給

AVDD-SEL

JP1

AVDD REG

3

AVDD-SEL

JP1

AVDD REG

3

(2). AK4128AのDVDDの設定

(a) DVDD端子から供給 (b) REGから供給

DVDD-S EL

JP2

REG DVDD

3

DVDD -SEL

JP2

REG DVD D

3

(3). D3.3V-1の設定(AK4114、ロジック回路)

(a) D3.3V-1端子から供給 (b) REGから供給

D3.3V-1 SEL

JP3

D3.3V-1 REG

3

D3.3V-1 SEL

JP3

D3.3V-1 REG

3

(4). D3.3V-2の設定(AK4114、ロジック回路)

(a) D3.3V-2端子から供給 (b) REGから供給

D3.3V-2 SEL

JP4

REG D3.3V-2

3

D3.3V-2 SE L

JP4

REG D3.3V-2

3

[AKD4128A-A]

<KM104303> 2013/08

- 4 -

[3] 評価モードのジャンパピンおよびDIPスイッチの設定 (以下参照)

(1). 入力側のモード

(1)-1. AK4114 (U2,U3,U4,U5)のDIR機能を使用する場合 (Default)

(1)-2. 10ピンコネクタ (PORT1,2,3,4) を介して外部機器と接続する場合

(2). 出力側のモード

(2)-1. AK4114 (U6)のDIT機能を使用する場合 (Default)

(2)-2. 10ピンコネクタ (PORT5) を介して外部機器と接続する場合

(3). その他のジャンパピン

[4] 電源投入

電源投入後、必ず一度AK4128A (U1), AK4114 (U2,U3,U4,U5), AK4114 (U6)のパワーダウンリセット

を行ないます。リセットの方法は、トグルスイッチSW2,SW10,SW11,SW12,SW13,SW14を一度“L”

側に倒して、AK4128A (U1), AK4114 (U2,U3,U4,U5), AK4114 (U6)のパワーダウンリセットを行って

から、“H”側に戻してパワーダウンを解除します。

[AKD4128A-A]

<KM104303> 2013/08

- 5 -

 評価モードのジャンパピンおよびDIPスイッチの設定

(1). 入力側のモードのジャンパピンおよびDIPスイッチの設定

(1)-1. AK4114 (U2,U3,U4,U5)のDIR機能を使用する場合 (Default)

(1)-1-1. RXの設定

RXの入力元をJP26 (U2), JP32(U3), JP36(U4), JP40(U5) で選択します。

(a) RXをOptical端子から入力 (Default) (b) RXをBNC端子から入力

IN P U T x S E L

B N C O P T

3

IN P U T x S E L

B N C O P T

3

※：「x」には1～4まで（INPUT1 SEL～INPUT4 SEL）の数字が入ります。

(1)-1-2. IBICK1～4, ILRCK1～4, SDTI1～4の設定

10ピンコネクタ(PORT1～4)は使用しませんので、ここには何も接続しないで下さい。

IBICKx SDTIxILRCKx

IMCLK-SEL

JP27

EXT

DSP1

DIR

2

６

５

※：「x」には1～4までの数字が入ります。

[AKD4128A-A]

<KM104303> 2013/08

- 6 -

(1)-1-3. SDTI1, SDTI2, SDTI3,SDTI4の設定

AK4128A (U1)のSDTI1, SDTI2, SDTI3,SDTI4に入力するデータを選択します。

(a) 同期モード(INAS pin = “L”)を使用する場合 (Default)

SDTI1-SEL

JP5

Asynchrono

us

Synchronous

GND

SDTI2-SEL

JP6

Asynchronous

Synchronous

GND

SDTI3-SEL

JP

7

Asynchronous

Synchronous

GND

SDTI4-SEL

JP

8

Asynchronous

Synchronous

GND

2

5

6

2

5

6

2

5

6

2

5

6

(b) 非同期モード(INAS pin = “H”)を使用する場合

SDTI1-SEL

JP5

Asynchronou

s

Synchronous

GND

SDTI2-SEL

JP6

Asynchronous

Synchronous

GND

SDTI3-SEL

JP

7

Asynchronous

Synchronous

GND

SDTI4-SEL

JP

8

Asynchronous

Synchronous

GND

2

5

6

2

5

6

2

5

6

2

5

6

(c) SDTI1,SDTI2,SDTI3,SDTI4をGNDに接続する場合

SDTI1-SEL

JP5

Asynchronou

s

Synchronous

GND

SDTI2-SEL

JP6

Asynchronous

Synchronous

GND

SDTI3-SEL

JP

7

Asynchronous

Synchronous

GND

SDTI4-SEL

JP

8

Asynchronous

Synchronous

GND

2

5

6

2

5

6

2

5

6

2

5

6

[AKD4128A-A]

<KM104303> 2013/08

- 7 -

(1)-2. 10ピンコネクタ (PORT1～4) を介して外部機器と接続する場合

(1)-2-1. RXの設定

光コネクタ：PORT6～9 (OPT), BNCコネクタ：J1～4(COAX) は使用しませんので、ここには何も

接続しないで下さい。

(1)-2-2. IBICK1～4, ILRCK1～4, SDTI1～4の設定

外部機器から出力されるクロック (各IBICK, ILRCK) およびデータ (各SDTI)を10ピンコネクタを

介してAK4128A (U1)に供給します。

IBICKx SDTIxILRCKx

IMCLK-SEL

JP27

EXT

DSP1

DIR

2

６

５

※：「x」には1～4までの数字が入ります。

(1)-2-3. SDTI1, SDTI2, SDTI3,SDTI4の設定

AK4128A (U1)のSDTI1, SDTI2, SDTI3,SDTI4に入力するデータを選択します。

(a) 同期モード(INAS pin = “L”)を使用する場合 (Default)

SDTI1-SEL

JP5

Asynchrono

us

Synchronous

GND

SDTI2-SEL

JP6

Asynchronous

Synchronous

GND

SDTI3-SEL

JP

7

Asynchronous

Synchronous

GND

SDTI4-SEL

JP

8

Asynchronous

Synchronous

GND

2

5

6

2

5

6

2

5

6

2

5

6

(b) 非同期モード(INAS pin = “H”)を使用する場合

SDTI1-SEL

JP5

Asynchronou

s

Synchronous

GND

SDTI2-SEL

JP6

Asynchronous

Synchronous

GND

SDTI3-SEL

JP

7

Asynchronous

Synchronous

GND

SDTI4-SEL

JP

8

Asynchronous

Synchronous

GND

2

5

6

2

5

6

2

5

6

2

5

6

(c) SDTI1,SDTI2,SDTI3,SDTI4をGNDに接続する場合

SDTI1-SEL

JP5

Asynchronou

s

Synchronous

GND

SDTI2-SEL

JP6

Asynchronous

Synchronous

GND

SDTI3-SEL

JP

7

Asynchronous

Synchronous

GND

SDTI4-SEL

JP

8

Asynchronous

Synchronous

GND

2

5

6

2

5

6

2

5

6

2

5

6

[AKD4128A-A]

<KM104303> 2013/08

- 8 -

(2). 出力側のモードのジャンパピンおよびDIPスイッチの設定

(2)-1. AK4114 (U6)のDIT機能を使用する場合 (Default)

(2)-1-1. TXの設定

TXの出力先をJP44 (OUTPUT SEL) で選択します。

(a) TXをOptical端子へ出力 (Default) (b) TXをBNC端子へ出力

O U T P U T S E L

J P 4 4

3

BNC

OPT

O U TP U T S E L

J P 4 4

BNC

OPT

3

(2)-1-2. XTIの設定

AK4128A(U1)のXTI/OMCLKpinとAK4114 (U6) のXTIpinへの供給元をJP51 (DIT-OMCKO), JP52

(EXT-CLK), JP53(SEL3), JP20(MCKO), JP45(DIT-OMCLK SEL)で選択します。

(a) 水晶振動子X1から供給 (この時、水晶振動子X2は外して下さい。)

JP52

EXT-CLKDIT-OMCKO SEL

JP51

3

2 4

AK4128

EXT

JP45

DIT-OMCLK SEL

DIT

DSP5

EXT

2

5

6

JP53

SEL3

3

GND

OMCLK

JP20

MCKO

(b) 水晶振動子X2から供給 (この時、水晶振動子X1は外して下さい。)

JP52

EXT-CLKDIT-OMCKO SEL

JP51

3

2 4

AK4128

EXT

JP45

DIT-OMCLK SEL

DIT

DSP5

EXT

2

5

6

JP53

SEL3

3

GND

OMCLK

JP20

MCKO

(c) XTI信号をJ8 (EXT-CLK) から供給 (この時、水晶振動子X1, X2は外して下さい。)

JP52

EXT-CLKDIT-OMCKO SEL

JP51

3

2 4

AK4128

EXT

JP45

DIT-OMCLK SEL

DIT

DSP5

EXT

2

5

6

JP53

SEL3

3

GND

OMCLK

JP20

MCKO

[AKD4128A-A]

<KM104303> 2013/08

- 9 -

(2)-1-3. OBICK, OLRCK, SDTOの設定

(2)-1-3-1. OBICK, OLRCKをAK4114(U6, DIT)から供給、SDTOをAK4128A(U1)から供給する場合

10ピンコネクタ：PORT5 (DSP5) は使用しませんので、ここには何も接続しないで下さい。

J P 4 8

O B IC K

J P 4 9

S D T O

J P 5 0

O L R C K

JP46

DIT-OBICK SEL

JP47

DIT-OLRCK SEL

DIT-Slave

DIT-Master

DIT-Slave

DIT-Master

2

3

4

2

3

4

JP

18

AK4128-OBICK SEL

JP

19

AK4128-OLRCK SEL

AK4128

-Slav e

AK4128

-Master

AK4128

-Slave

AK4128

-Master

2

3

4

2

3

4

(2)-1-3-2. OBICK, OLRCK, SDTOをAK4128A(U1)から供給する場合

10ピンコネクタ：PORT5 (DSP5) は使用しませんので、ここには何も接続しないで下さい。

J P 4 8

O B IC K

J P 4 9

S D T O

J P 5 0

O L R C K

JP46

DIT-OBICK SEL

JP47

DIT-OLRCK SEL

DIT-Slave

DIT-Master

DIT-Slave

DIT-Master

2

3

4

2

3

4

JP

18

A K4128-OB ICK SEL

JP

19

A K4128-OLRCK SEL

A K4128

-Slav e

A K4128

-M aster

AK4128

-Slave

AK4128

-Master

2

3

4

2

3

4

[AKD4128A-A]

<KM104303> 2013/08

- 10 -

(2)-1-4. AK4114(U6, DIT)への入力データの選択

(a) SDTO1を選択 (b)SDTO2を選択 (c)SDTO3を選択 (d)SDTO4を選択

S D T O - S E L

J P 1 7

2

3

4

2

７

８

SDTO

1

S D T O - S E L

J P 1 7

2

3

4

2

７

８

SDTO

1

S D T O - S E L

J P 1 7

2

3

4

2

７

８

SDTO

1

S D TO - S E L

J P 1 7

2

3

4

2

７

８

SDTO

1

(2)-2. 10ピンコネクタ (PORT5) を介して外部機器と接続する場合

(2)-2-1. TXの設定

光コネクタ：PORT10 (OPT), BNCコネクタ：J5 (COAX) は使用しませんので、ここには何も接続し

ないで下さい。

(2)-2-2. OBICK, OLRCK, SDTOの設定

(2)-2-2-1. OBICK, OLRCKを外部機器から供給、SDTOをAK4128A(U1)から供給する場合

J P 4 8

O B IC K

J P 4 9

S D T O

J P 5 0

O L R C K

JP46

DIT-OBICK SEL

JP47

DIT-OLRCK SEL

DIT-Slave

DIT-Master

DIT-Slave

DIT-Master

2

3

4

2

3

4

JP

18

A K4128-O B ICK S EL

JP

19

A K4128-O L R CK SE L

A K4128

-Sl av e

A K4128

-M a ster

AK 41 28

-Sla ve

AK 41 28

-Master

2

3

4

2

3

4

[AKD4128A-A]

<KM104303> 2013/08

- 11 -

(2)-2-2-2. OBICK, OLRCK, SDTOをAK4128A(U1)から供給する場合

J P 4 8

O B IC K

J P 4 9

S D T O

J P 5 0

O L R C K

JP46

DIT-OBICK SEL

JP47

DIT-OLRCK SEL

DIT-Slave

DIT-Master

DIT-Slave

DIT-Master

2

3

4

2

3

4

JP

18

A K4128-O B ICK S EL

JP

19

A K4128-O L R CK SE L

A K4128

-Sl av e

A K4128

-M a ster

AK 41 28

-Sla ve

AK 41 28

-Master

2

3

4

2

3

4

(2)-2-2-3. 10ピンコネクタ (PORT5)への入力データの選択

(a) SDTO1を選択 (b)SDTO2を選択 (c)SDTO3を選択 (d)SDTO4を選択

S D T O - S E L

J P 1 7

2

3

4

2

７

８

SDTO

1

S D T O - S E L

J P 1 7

2

3

4

2

７

８

SDTO

1

S D T O - S E L

J P 1 7

2

3

4

2

７

８

SDTO

1

S D TO - S E L

J P 1 7

2

3

4

2

７

８

SDTO

1

[AKD4128A-A]

<KM104303> 2013/08

- 12 -

(3). その他のジャンパピン

[ JP9 (SEL1) ]：IMCLKpinの接続元を選択します。

IMCLK ：DIRまたは10ピンコネクタからのMCLKを供給します。 (Default)

GND ：GNDに接続します。

[ JP10 (ILRCK2-SEL) ]：ILRCK2pinの接続元を選択します。

ILRCK2：DIRまたは10ピンコネクタからのLRCK2を供給します。(Default)

GND ：GNDに接続します。

[ JP11 (ILRCK3-SEL) ]：ILRCK3pinの接続元を選択します。

ILRCK3：DIRまたは10ピンコネクタからのLRCK3を供給します。(Default)

GND ：GNDに接続します。

[ JP12 (IBICK3-SEL) ]：IBICK3pinの接続元を選択します。

IBICK3：DIRまたは10ピンコネクタからのBICK3を供給します。(Default)

GND ：GNDに接続します。

[ JP13 (ILRCK4-SEL) ]：ILRCK4pinの接続元を選択します。

ILRCK4：DIRまたは10ピンコネクタからのLRCK4を供給します。(Default)

GND ：GNDに接続します。

[ JP14 (IBICK4-SEL) ]：IBICK4pinの接続元を選択します。

IBICK4 ：DIRまたは10ピンコネクタからのBICK4を供給します。(Default)

GND ：GNDに接続します。

[ JP15 (SEL2) ]：INASpinの接続元を選択します。

INAS ：INASに接続します。(Default)

GND ：GNDに接続します。

[ JP16 (UNLOCK) ]：UNLOCKpin – LE1間の接続。

OPEN ：未接続にします。

SHORT ：接続します。(Default)

[ JP21 (TST0) ]：TST0pin – SW17(TST0)間の接続。

OPEN ：未接続にします。

SHORT ：接続します。(Default)

[ JP22 (TST1) ]：TST1pin – SW3(TST1)間の接続。

OPEN ：未接続にします。

SHORT ：接続します。(Default)

[ JP23 (TST2) ]：TST2pin – SW3(TST2)間の接続。

OPEN ：未接続にします。

SHORT ：接続します。(Default)

[ JP24 (SEL4) ]：SDApinの接続元を選択します。

SDA ：10ピンコネクタ(PORT11, 5ピン) – SDA pin間を接続します。(Default)

GND ：GNDに接続します。

[ JP25 (TST3) ]：TST3pin – SW17(TST3)間の接続。

OPEN ：未接続にします。

SHORT ：接続します。(Default)

[AKD4128A-A]

<KM104303> 2013/08

- 13 -

[ JP31 (EXT-CLK) ]：J7(EXT-CLK)からIMCLKpinにクロックを供給する時に使用します。

OPEN ：J7(EXT-CLK)からIMCLKpinにクロックを供給する。

SHORT ：J7(EXT-CLK)からIMCLKpinにクロックを供給しない。(Default)

※：J7(EXT-CLK)からIMCLKpinにクロックを供給する場合は、

JP27を”EXT”に設定して下さい。

[AKD4128A-A]

<KM104303> 2013/08

- 14 -

 DIPスイッチの設定

(1). AK4128A (U1)の設定

(1)-1. SW3の設定

ONで“H”, OFFで“L”です。

SW3

No.

Name ON (“H”) OFF (“L”) Default

1 IDIF2

Audio Interface Format Setting for Input PORT

Table 3参照

L

2 IDIF1 H

3 IDIF0 L

4 SPB Serial Control Mode Parallel Control Mode L

5 TST1 TEST Pin

”L”固定

L

6 TST2 L

7 SMSEMI Semi-auto Mode Manual Mode L

8 CAD0 Chip Address 0 bit=”1” Chip Address 0 bit=”0” L

Table 2. SW3 Setting

Mode

IDIF2

IDIF1

IDIF0

SDTI1-4 Format

IBICK

Freq

0 L L L 16bit, LSB justified



32FSI

1 L L H 20bit, LSB justified



40FSI

2 L H L 24bit, MSB justified



48FSI

(Default)

3 L H H 24/16bit, I

2

S Compatible



48FSI or

32FSI

4 H L L 24bit, LSB justified



48FSI

5 H L H

Reserved

6 H H H

Table 3. AK4128A Audio Interface Format Setting for Input PORT

[AKD4128A-A]

<KM104303> 2013/08

- 15 -

(1)-2. SW4の設定

ONで“H”, OFFで“L”です。

SW4

No.

Name ON (“H”) OFF (“L”) Default

1 OBIT1 Output PORT Audio Interface Format Setting 2

Table 6参照

H

2 OBIT0 H

3 TDM TDM mode Stereo mode L

4 CM2

Clock Select or Mode Select pin for Output PORT

Table 7参照

H

5 CM1 L

6 CM0 L

7 ODIF1 Output PORT Audio Interface Format Setting 1

Table 5参照

H

8 ODIF0 L

Table 4. SW4 Setting

Mode

TDM

ODIF1

ODIF0

SDTO1-4 Format

0

L

L L LSB justified

1 L H (Reserved)

2 H L MSB justified (Default)

3 H H I

2

S Compatible

4

H

L L

(Reserved)

5 L H

6 H L

TDM256 mode

24bit MSB justified

7 H H

TDM256 mode

24bit I

2

S Compatible

Table 5. Output PORT Audio Interface Format Setting 1

Mode

TDM

Master / Slave

setting

OBIT1

OBIT0

SDTO

1-4

OLRCK OBICK

OBICK Frequency

MSB

justified,

I

2

S

LSB

justified

0

L

Slave

(CM2-0 =

“HLL” or

“HHL”)

L L 16bit

Input Input



32FSO

64FSO

1 L H 18bit

 36FSO

2 H L 20bit



40FSO

3 H H 24bit



48FSO

(Default)

4

Master

(Not CM2-0 =

“HLL”/“HHL”)

L L 16bit

Output Output 64FSO

5 L H 18bit

6 H L 20bit

7 H H 24bit

8

H

Slave

(CM2-0 =

“HLL” or

“HHL”)

* *

TDM256

mode

24bit

Input Input 256FSO

9

10

11

12

Master

(Not CM2-0 =

“HLL”/“HHL”)

* *

TDM256

mode

24bit

Output Output 256FSO

13

14

15

Table 6. Output PORT Audio Interface Format Setting 2

[AKD4128A-A]

<KM104303> 2013/08

- 16 -

Mode

CM2

CM1

CM0

Master /

Slave

OMCLK/XTI

Input

MCKO

Output

FSO

0 L L L Master 256FSO 256FSO

8k



108kHz

1 L L H Master 384FSO 384FSO

8k



96kHz

2 L H L Master 512FSO 512FSO

8k



54kHz

3 L H H Master 768FSO 768FSO

8k



48kHz

4 H L L Slave

In External Clock

Mode,

1.024MHz~36.864MHz.

In X’tal Mode, X’tal

oscillation frequency.

OMCLK

Input Clock

8k  216kHz

(Default)

5 H L H Master 128FSO 128FSO

8k



216kHz

6 H H L

Slave

(Bypass)

Not used. (note)

IMCLK

Input Clock

8k  216kHz

7 H H H

Table 7. Output PORT Master/Slave/Bypass Mode Control Setting

(1)-3. SW5の設定

ONで“H”, OFFで“L”です。

SW4

No.

Name ON (“H”) OFF (“L”) Default

1 INAS

非同期モード同期モード

L

2 DITHER Dither ON Dither OFF L

3 SMT1 Soft Mute Timer Setting

Table 9参照

L

4 SMT0 L

5 DEM0 De-emphasis Filter Setting

Table 10参照

H

6 DEM1 L

7 PM2 Channel Mode Setting

Table 11参照

H

8 PM1 L

Table 8. SW5 Setting

SMT1pin SMT0 pin Period FSO=48kHz FSO=96kHz FSO=192kHz

L L 1024/fso 21.3ms 10.7ms 5.3ms

(Default)

L H 2048/fso 42.7ms 21.3ms 10.7ms

H L 4096/fso 85.3ms 42.7ms 21.3ms

H H 8192/fso 170.7ms 85.3ms 42.7ms

Table 9. Soft Mute Cycle Setting

DEM1pin DEM0 pin Mode(SDTI1-4)

L L 44.1kHz

L H OFF (Default)

H L 48kHz

H H 32kHz

Table 10. De-emphasis Filter Setting

[AKD4128A-A]

<KM104303> 2013/08

- 17 -

PM2

PM1

PDN

Mode

X’tal

Oscillator

XTI pin XTO pin MCKO pin

L L L

6-channel

mode

Power-down

Pull down to

VSS2-5

Hi-z

L L H Input

L H L

4-channel

mode

Power-down

Pull down to

VSS2-5

Hi-z

L H H Input

H L L

8-channel

mode

Power-down

Pull down to

VSS2-5

Hi-z L

H L H

Normal

operation

Input Output

Normal

operation

(Default)

H H L

Not

available

- - - -

H H H - - - -

Table 11. Channel Mode Setting

(1)-4. SW17の設定

ONで“H”, OFFで“L”です。

SW17

No.

Name ON (“H”) OFF (“L”) Default

1 TST3 TEST Pin

”L”固定

L

2 TST0 L

Table 12. SW17 Setting

[AKD4128A-A]

<KM104303> 2013/08

- 18 -

(2). AK4114 (U2,U3,U4,U5,U6)の設定

(2)-1. SW6(U2), SW7(U3), SW8(U4), SW9(U5)の設定

ONで“H”, OFFで“L”です。

SW6

No.

Name ON (“H”) OFF (“L”) Default

1 DIR1-OCKS1 Master Clock Frequency Setting

Table 17参照

H

2 DIR1-OCKS0 L

3 DIR1-DIF0 24bit, I

2

S Compatible 24bit, Left justified L

Table 13. SW6 Setting

SW7

No.

Name ON (“H”) OFF (“L”) Default

1 DIR2-OCKS1 Master Clock Frequency Setting

Table 17参照

H

2 DIR2-OCKS0 L

3 DIR2-DIF0 24bit, I

2

S Compatible 24bit, Left justified L

Table 14. SW7 Setting

SW8

No.

Name ON (“H”) OFF (“L”) Default

1 DIR3-OCKS1 Master Clock Frequency Setting

Table 17参照

H

2 DIR3-OCKS0 L

3 DIR3-DIF0 24bit, I

2

S Compatible 24bit, Left justified L

Table 15. SW8 Setting

SW9

No.

Name ON (“H”) OFF (“L”) Default

1 DIR4-OCKS1 Master Clock Frequency Setting

Table 17参照

H

2 DIR4-OCKS0 L

3 DIR4-DIF0 24bit, I

2

S Compatible 24bit, Left justified L

Table 16. SW9 Setting

Mode OCKS1 pin OCKS0 pin MCKO1 fs (max)

0 L L 256fs 96 kHz

1 L H 256fs 96 kHz

2 H L 512fs 48 kHz (Default)

3 H H 128fs 192 kHz

Table 17.Master Clock Frequency Setting

[AKD4128A-A]

<KM104303> 2013/08

- 19 -

(2)-2. SW16(U6)の設定

ONで“H”, OFFで“L”です。

SW16

No.

Name ON (“H”) OFF (“L”) Default

1 DIT-OCKS1 Master Clock Frequency Setting

Table 19参照

L

2 DIT-OCKS0 L

3 DIT-DIF2

Audio Interface Format Setting

Table 20参照

H

4 DIT-DIF1 L

5 DIT-DIF0 L

Table 18. Master Clock Frequency Setting

Mode OCKS1 pin OCKS0 pin

MCKO1 fs (max)

0 L L 256fs 96 kHz (Default)

1 L H 256fs 96 kHz

2 H L 512fs 48 kHz

3 H H 128fs 192 kHz

Table 19. Master Clock Frequency Setting

Mode

DIF2

DIF1

DIF0

DAUX Format

LRCK BICK

I/O I/O

0 L L L 24bit, Left justified H/L O 64fs O

1 L L H 24bit, Left justified H/L O 64fs O

2 L H L 24bit, Left justified H/L O 64fs O

3 L H H 24bit, Left justified H/L O 64fs O

4 H L L 24bit, Left justified H/L O 64fs O (Default)

5 H L H 24bit, I

2

S Compatible L/H O 64fs O

6 H H L 24bit, Left justified H/L I 64-128fs I

7 H H H 24bit, I

2

S Compatible L/H I 64-128fs I

Table 20. Audio Interface format Setting

[AKD4128A-A]

<KM104303> 2013/08

- 20 -

 トグルスイッチの動作

上方が“H”、下方が“L”です。

[SW1] (AK4128-SMUTE) ： AK4128A (U1) のソフトミュートスイッチです。

“H”側に倒すことで、AK4128A (U1) の出力をソフトミュートします。

[SW2] (AK4128-PDN) ： AK4128A (U1) のパワーダウンスイッチです。

電源投入後、必ず一度“L”側に倒してリセットを行ないます。

動作中は常に“H”側にしておきます。

[SW10] (DIR1-PDN) ： AK4114 (U2)のパワーダウンスイッチです。

電源投入後、必ず一度“L”側に倒してリセットを行ないます。

動作中は常に“H”側にしておきます。

[SW11] (DIR2-PDN) ：AK4114 (U3)のパワーダウンスイッチです。

電源投入後、必ず一度“L”側に倒してリセットを行ないます。

動作中は常に“H”側にしておきます。

[SW12] (DIR3-PDN) ： AK4114 (U4)のパワーダウンスイッチです。

電源投入後、必ず一度“L”側に倒してリセットを行ないます。

動作中は常に“H”側にしておきます。

[SW13] (DIR4-PDN) ： AK4114 (U5)のパワーダウンスイッチです。

電源投入後、必ず一度“L”側に倒してリセットを行ないます。

動作中は常に“H”側にしておきます。

[SW14] (DIT-PDN) ： AK4114 (U6)のパワーダウンスイッチです。

電源投入後、必ず一度“L”側に倒してリセットを行ないます。

動作中は常に“H”側にしておきます。

 LEDの表示

[LE1] (UNLOCK) ： AK4128A (U1)のUNLOCKピンの出力です。

PDNピン=”L”の時に点灯します。

ページが読み込まれています...

AKM AK4128AEQ Evaluation Board Manual

このマニュアルも適しています

AKM AK4128AEQ Evaluation Board Manual

関連論文

その他のドキュメント