基地局性能要求に応える高集積LNA
Whitepaper
Chin-Leong Lim
無線ブロードバンドの需要の増大に伴って、携帯電話基地局(BTS)
性能の重要性も高まっています。アンテナ・タワー上の低雑音アン
プ(LNA)は、BTS性能を高めるための重要な要素であり、基地局の
カバー・エリアと近くにある送信機の許容範囲の両方に影響を及
ぼします。アバゴ・テクノロジーのMGA-63xシリーズなどのアクティ
ブ・バイアス回路を備えた高集積LNAは、BTS性能を高めるのに必
要とされる雑音指数と線形性を提供します。
携帯電話基地局(BTS)の設計は、タワー・サイトを多数の無線送信
機と共有しながら広いカバー範囲を提供しなければなりません。
そのため、サービス・プロバイダは、できるだけ少ない数のタワー・
サイトを使用してカバレッジを提供し、そのサイトのコストを他の
ユーザと共有します。そのようなカバレッジおよび共有要件を満た
すために、BTSアーキテクチャは、遠くの携帯電話信号を受信でき
る高い感度を備えかつ近くの無線送信機からの強い帯域内およ
び帯域外送信を除去する受信機が必要です。
受信機感度は、無線受信機が復元できる最も弱い信号を規定し、
受信機信号帯域幅(BW、Hz)と信号が対応しなければならない情
報速度を含む多くの要素の積です。この感度は、次のように表すこ
とができます。
Rx_sen (dBm) = -174 + 10log BW + SNR + F (1)
ここで、SNRは、望みの情報速度に対応するために必要な信号対
雑音比であり、Fは、システム雑音指数である。フリース式は次のよ
うに表されます。
F
2
– 1 F
3
– 1
F = F
1
+ + + ..... (2)
G
1
G
1
G
2
ここで、Gnは、受信チェーンのn段目のゲインであり、この式から、
受信機チェーンの1段目の増幅段の雑音指数(F1)が、システム全体
の雑音を決定し、その後の段の雑音性能（すなわち、F2、F3など)は
あまり重要でないことが分かります。したがって、1段目の低雑音ア
ンプ(LNA)で、カスケード雑音指数Fを最小にすることによって受信
機感度を改善します。
現在の携帯電話基地局(BTS)は、一般に、空中タワーのアンテナの
近くにLNAが置かれています。この配置により、アンテナからLNA
が遠く離れた場合のLNAまでタワーを下るケーブル損失によって
起こる雑音指数の低下が小さくなります。BTSアーキテクチャでは、
一般に、LNA段の前にさらに2つの要素、すなわち、共通アンテナ
のための送信受信(TxRx)デュプレクサと、帯域外除去または感度
低下を防ぐ干渉フィルタが入れられます。そのようなデュプレクサ
とフィルタの損失は、増幅前に生じるので、SNRをできるだけ高く
維持するには損失を小さくする必要があります。しかしアンテナ近
くにLNAを使用することにより、雑音性能に余裕のあるLNAは、
デュプレクサとフィルタの損失要件を緩和することができます。
BTS設計におけるLNAは、低雑音指数の他に重要な性能要件に対
応しなければなりません。そのような要件には、タワーに取り付け
られたLNAを地上の無線機器に接続する長いケーブルの損失を
克服する高利得と、高線形性があります。高線形性は、強い信号を
処理するときに相互チャネル干渉を引き起こす可能性があるひず
みを防ぐために必要です。
2
アンプ設計における低雑音技術
高利得と高線形性は重要ですが、LNAの雑音指数は最も重要な
特性です。アンプの雑音指数(F)に影響を及ぼす可能性のある設
計および製造技術はたくさんありますが、そのいくつかは、BTS用
途に適していません。たとえば、フクイの式は、電子アンプの物理
的温度(T
PHY
)がその雑音指数に直接影響することを示します。こ
の関係から、閉サイクルヘリウム冷却を使ってT
PHY
をほぼ0Kまで
下げることが、利用できる最も有効な雑音低減方法であることが
分かっています。しかし、極低温冷却の保守問題と高コスト(冷却
器1台当たり約1万米ドル)は、そのような冷却を、電波望遠鏡や惑
星探査機用地上局などの最も性能重視の用途以外には非実用的
なものとしています。
アンプのFに強い影響を及ぼす他の要素は、比較的制御可能で
す。たとえば、トランジスタを製造する半導体の選択は、Fに大き
な影響を及ぼします。インジウムリン(InP)などの先端材料は、き
わめて高い雑音性能を可能にします。しかし、そのような材料は、
一般に、通常の商業用途にはコストが高すぎます。他方、シリコン
CMOSは、非常に高いコスト対利益を提供しますが、ほどほどの雑
音レベルしか提供しません(表1)。ガリウムひ素材料、特に、高性能
な高電子移動度トランジスタ技術(pHEMT))は、コストと性能のバ
ランスが優れています。
表1．LNA半導体技術の雑音性能とコストの相対比較
技術 雑音評価 ウェハ・コスト/mm
2
InP HEMT Very good $10
GaAs pHEMT Very good $2
GaAs HBT Good $2
Si CMOS Fair $0.01
また、パッケージの選択は、ICリードと内部配線のまわりの材料中
のEM場エネルギーの放散による高周波信号の減衰により、雑音
性能に影響を及ぼすことがあります。70年代と80年代、低雑音マイ
クロ波増幅器は、一般に、セラミックがきわめて低損失のため(損
失係数tanδ=0.001)、セラミック・パッケージ・デバイスを使用し
ていました。さらに、セラミック・パッケージ は、P C Bトレ ースと同じ
幅のストリップ線リードを使用して不連続を最小にすることがで
きました。90年代では、コスト削減のためにSOT-23やSC-70など
のプラスチック表面実装パッケージ(SMP)に移行した結果、高損失
（tanβ=0.006～0.014）のエポキシ封止によりパッケージの雑音
性能は大幅に低下しました。さらに、マイクロストリップ線とワイ
ヤおよびリード接続での急激な幅の変化が反射損失を大きくして
いました。
デバイス・レベルでは、トランジスタのサイズ(すなわち、ゲート長)
を縮小することによって、雑音を始めとするほとんどのRFパラメー
タを改善することができます。たとえば、CMOSサイズを0.18μm
から90nmに縮小すると、約1GHz時の雑音が0.2dB改善されるこ
とが知られています。欠点は、製造コストがきめて高いことでした。
そのようなデバイス・レベル技術の他に、雑音を低減するための
回路レベルの技術があります。たとえば、アンプ設計では、インピ
ーダンス整合が必要です。しかし、入力信号のアンプへの伝送を
最大にする入力共役整合(Γ
s
)と、雑音指数を最小にする最適雑
音整合(Γ
opt
)とに大きな違いがあることがあります。この違いによ
り、通常、ジェネレータと入力のインピーダンス変換比と共に増大
する入力反射ロス(IRL)を回避するために、整合におけるアンプの
雑音性能を犠牲にしなければなりません。IRLは、空洞共振器また
は銀めっき共振器によりアンプの無負荷Qを大きくすることによっ
て最小にすることができますが、そのような特別な部品は、大量生
産商品ではなく高コストです。
しかし、小さなインダクタンス(L
S
)をソースと接地の間に追加する
ことによって、Γ
S
-Γ
opt
の違いを小さくして、入力共役整合を優先
しても雑音指数の犠牲を小さくすることができます。この技術を使
用すると1.95GHz時に0.15dBも雑音が減少すると報告されていま
す。しかし、実際には、周波数応答の望ましくないピークが使用帯
域より高い周波数に起こることを防ぐため、理想より少ないL
S
しか
追加することができません。
もう1つの雑音低減回路技術は、整合による損失を低減するため
の並列LNA接続です。FET型デバイスは、比較的高い最適雑音イン
ピーダンス(Z
opt
)を持ち、そのようなトランジスタを2つ以上並列
接続することによって、Z
opt
とジェネレータ・インピーダンス(Z
S
)と
の不整合を少なくし、雑音を減少させることができます。この方法
を使用する設計としては、76～109MHz VHF FM放送周波数で3並
列のFETと、1.4GHzで2並列のHEMTが報告されています。
3
アバゴMGA-63xデバイスの特長
MGA-63xシリーズのマイクロ波モノリシック集積回路(MMIC)LNA
デバイスの製造に際し、アバゴ・テクノロジーは、雑音低減技術の
うちでも最も有効な技術を採用しました。デバイス・パッケージ
は、ワイヤ接続リードフレーム・パッケージ固有の多数の反射を発
生させる不連続点をなくすコンパクト(2×2×0.75mm)な8ピン・
クワッド・ノンリード(QFN)構造を使用しています。デバイス・シリ
ーズの各製品は、同じピン配列とフットプリントを使用しており、部
品の置き換えにより、1つの回路基板設計で400MHz～4GHzの多
数の周波数帯に対応することができます。
MGA-63xシリーズの製造技術は、高い利得帯域幅積(f
Γ
>30 GHz)
を有するアバゴ独自の0.25mガリウムひ素エンハンスメントモー
ド仮像高電子移動度トランジスタ(ePHEMT)プロセスです。この特
性によって、LNAのターゲット利得(0.9GHz時に>17dB)を1つのト
ランジスタ段で実現することができます。このプロセスは、金属を
従来のプロセスの2倍の厚さにすることによって、相互接続で生じ
るジョンソン雑音を最小にします。さらに、高導電性メタライゼー
ションの使用により、パッケージ・デバイスの雑音指数がセラミッ
ク・デバイスと同等になります。
この製造技術は、強い信号がある状態でゲインを下げFを高める
ことによって受信機の感度を低下させて、MGA-63xシリーズの耐
ブロッキング性能を高めます。同じタワーを共用する高出力送信
機などの非同期干渉、または同時送受信機能を持つトランシーバ
内のサーキュレータ、またはデュプレクサの後段に漏れる送信信
号のような信号により、ブロッキングを引き起こすことがあります。
利得圧縮値の高い部品は、ブロッキング耐性を改善します。ゲイン
圧縮は、主に、アンプの非線形特性により起こり、非線形領域での
使用は発熱量を増大させます。プロセスのニー電圧(0.3V)が低い
ため、信号がクリッピングされるまでに大きな電圧振幅が可能に
なり、デバイスの利得圧縮しきい値が高くなります。さらに、GaAs
基板の比較的低いバルク導電率は、熱損失を最小にするのに役
立ちます。
MMIC自体は、単一FETコモン・ソース増幅器とアクティブ・バイア
ス回路からなります(図1)。アクティブ・バイアスは、LNAの動作の
線形性を改善するのに役立ちます。ソース・インダクタンス(L
S
)が
小さいため、1つのΓ
S
値で同時にIRLを改善しFを小さくすること
ができます。(仕様の詳細は、データシートをご参照ください。)
アクティブ・バイアスとLNAトランジスタは集積されているので、同
じプロセスで作られ、V
bias
とV
GS
が互いに「ミラー」の関係となりま
す。このミラーリングによって、熱による特性変化を補償してIdsを
温度に対して安定させることができます。また、ウェハ・ロット間の
相互コンダクタンスのばらつきを補償することができます。その結
果、MGA-63xシリーズは動作の均一性を提供します。
バイアス・レギュレータは、外部供給電圧V
bias
により、またはV
dd
からバイアス入力に抵抗を接続することによって、LNAの無入
力電流(Ids)を調整します。レギュレータの駆動電流はとても低く
(I
bias
≦1mA)、ほとんどのCMOS ICと互換性があり、時分割多重
(TDM)用途でLNAをオン・オフする場合でも、マイクロコントロー
ラから直接制御することができます。
調整可能なバイアス機能により、線形性と電力消費のトレードオ
フでバイアスを決定することができます。あまり高い線形性を必
要としない用途では、標準(6.8kΩ)より大きいR
bias
値を使用する
ことによって、電力を節約することができます。または、Iddを25
～75mAで変化させることによって、利得と出力電力整合の影響を
最小に保ったまま(ΔGとΔP1dB≦0.5dB)、LNAのOIP3を10dBの
範囲で変化させることができます。これにより、マイクロコントロー
ラでV
bias
を調整して周波数が密集している場合にも適応可能な
LNAを設計することができます。
トランジスタの設計と集積されたバイアス・レギュレータは、LNA
のFを大きくする挿入損失の増大を招く外付け整合回路を不要に
します。トランジスタの形状は、入力インピーダンスが50Ωに近づ
くように決められ、その標準バイアス電流が決定されます。集積さ
れたアクティブ・バイアス・レギュレータ回路が、外付け抵抗バイア
ス回路のようにLNAの入力インピーダンスに影響を及ぼすのを防
ぎます。これらの特長は、入力整合の必要をなくすことでLNAの雑
音指数を最小します。
[7] RFout
Vbias [1]
RFin [2]
NU [3]
NU [4]
[8] NU
[6] NU
[5] NU
AMP
ACTIVE
BIAS
ESD
PROTECT
L
S
図1. MGA-63xシリーズは、高利得トランジスタとアクティブ・バイアス回
路を一体化した高線形性と低雑音指数を備えた高集積LNA
4
C1, C2 100 pF Murata GRM15
L1, L2 33 nH Toko LL1005
C4 27 pF Murata GRM15
C3, C5 4.7 µF Murata GRM15
R1 9.1 Ohm
Q1 MGA633P8 Avago
注: SMD部品はすべて0402サイズ
評価回路による特性の確認
MGA-63xシリーズの優れた性能を確認するために、MGA-633P8
MMICと整合およびバイアス用の受動部品を最小限に抑え
た、900MHzで動作する携帯電話基地局用LNA(図2)を作製し特性
を確認しました。部品の値は、代表的な設計を使用し、最適化はさ
れていません。評価ボードのシミュレーションと開発の詳細は、ア
バゴ・アプリケーションノート「AN-5457, MGA-633P8 GaAs MMIC
LNA Enables 900 MHz BTS Amplier with Industry Best Noise
Figure and Linearity」をご参照ください。この評価ボードを測定す
ることで、MGA-63xシリーズを使用したLNAの重要な特長が確認
できます。
デモ・ボードでは、入力インダクタ(L1)はRFチョークとしてのみ働
くので、アンプの入力損失は、入力共振器の無負荷Q値(Q
UL
)に影
響されません。シミュレーションから、20～100のQ
UL
でDF<0.05で
す。このことから、アンプの入力用インダクタとして、0402サイズの
低価格多層チップ・インダクタや、サイズの大きな空心インダクタ
を使用できます。このように入力部品の共振を考慮する必要がな
く、低価格で小型のLNA設計が可能になります。
評価ボードのプリント回路基板(図3)は、LNAをどれだけ小
さいスペースで構成できるかを表しています。基板の寸法は
21.5×18×1.4mmで、10mil厚のRogers RO4350上にコプラナ―
・グランドを有するマイクロストリップを使用し、FR4プロセス
互換の適度なRF性能を備えた中間価格の材料を使用していま
す。RO4350のグランド・プレーンに厚さ1.2mmの低価格FR4材料
により、十分な強度をもちます。RF接続は、マイクロストリップに接
続されたSMAコネクタ(Johnson Component P/N 142-0701-856)
を使用し、DC電源は、2ピンのPCBヘッダによって接続されていま
す。入力共振を考慮する必要がないので、0402サイズのチップを
使用して、部品が占める面積を8×10 mm
2
に抑えています。
900MHzでは、LNAはF≒0.3dB、利得(G)≒18dBとなり、入出力
リターンロス(IRLとORL)は、-15dBを超えました(図4)。このような
1GHzを超える範囲での良好なリターンロスは、入出力整合を広
帯域で可能にし、LNA設計の観点からきわめて好ましいものです。
従来より、BTS LNAは、望ましい入力整合を達成するために、アイ
ソレータまたは直交位相ハイブリッド結合器(平衡型LNA)を使用
してきました。このMGA-63シリーズを用いた設計の良好なIRL特
性により、多くの用途で高損失と高価なアイソレータ/直交位相結
合器を使用する必要がなくなります。さらに、入出力整合の帯域幅
がきわめて広いので、終端での反射によるBTSのダイプレクサと
入出力フィルタの特性変化が防止され、そのようなシステム要素
の複雑さ、およびコストが低下させることができます。
L1
L2
C1 C2
C4
R1
in out
Vdd
[2]
[1]
[3]
[4]
[7]
[8]
[6]
[5]
C5
R
BIAS
C3
V
BIAS
図2. アバゴMGA-63xシリーズを用いた900MHz BTS LNA設計例
図3. LNA全体（黄色点線）はPCBのRF入出力用コネクタを含めた面積
より小 型
21
18
8 x 10
For product information and a complete list of distributors, please go to our web site: www.avagotech.com
Avago, Avago Technologies, and the A logo are trademarks of Avago Technologies in the United States and other countries.
Data subject to change. Copyright © 2005-2012 Avago Technologies. All rights reserved.
AV02-3191JP - January 6, 2012
MGA-63xシリーズの主なターゲット市場は狭帯域携帯電話基地
局ですが、評価ボードで確認されたRF性能(400MHz～1400MHz
でF<0.4dB、R<-10dB)から、これらのデバイスが、ケーブル/衛星テ
レビ配信基地局、スキャナ、軍事用途、マルチサービス・ラジオな
どの多くの広帯域/多帯域用途にも適していることが分かります。
評価ボードによって、MGA-63xシリーズのアクティブ・バイアス超
低雑音アンプが、基地局設計に多数の重要で価値ある特長を提
供することが確認できます。これらのデバイスは、携帯電話通信に
必要な高線形性と低雑音指数を提供するだけでなく、LNAを一段
で設計のための高い利得、信号経路のデュプレクサ、フィルタの要
求仕様を緩和できる利得の余裕、適応電力/線形性制御のための
アクティブ・バイアス制御、および50Ω入力インピーダンスにより、
整合回路を不要にします。その結果、より単純でより小さく、より高
性能なLNA設計をより低価格で実現することができます。
図4. 利得とリターンロスのグラフは、LNAの整合ネットワークが周波数
の影響をあまり受けないことを示す
S11 mes S22 mes
S11 sim S22 sim
S21 mes
S21 sim
IRL, ORL & G vs. Frequency
dB
25
20
15
10
5
0
-5
-10
-15
-20
-25
Centre: 900.00 MHz Span: 1.00 GHz#2, 5 V 53 mA
/