テクニカルリファレンス
PCI Express
バス対応
RS-232C 1ch
シリアル
I/O
ボード
Low Profile
サイズ
COM-1C-LPE
PCI Express
バス対応
RS-232C 2ch
シリアル
I/O
ボード
Low Profile
サイズ
COM-2C-LPE
PCI Express
バス対応
RS-232C 4ch
シリアル
I/O
ボード
Low Profile
サイズ
COM-4C-LPE
PCI Express
バス対応
RS-232C 8ch
シリアル
I/O
ボード
Low Profile
サイズ
COM-8C-LPE
目次
1. はじめに .......................................................................................................................... 2
1.1. 本資料中の語句について ..................................................................................... 2
2. 製品固有情報 .................................................................................................................. 2
2.1. Vendor ID と Device ID ........................................................................................... 2
3. I/O ポートのビット割り付け ....................................................................................... 3
3.1. I/O アドレスマップ一覧 ........................................................................................ 3
3.2. I/O ポート、レジスタ詳細.................................................................................... 4
3.3. 割り込みベクタレジスタ ..................................................................................... 8
4. 操作手順 .......................................................................................................................... 9
4.1. 割り込み機能 .......................................................................................................... 9
テクニカルリファレンス
< COM-1C-LPE, COM-2C-LPE, COM-4C-LPE, COM-8C-LPE>
株式会社コンテック
2/9
2017
年
8
月
31
日
1. はじめに
本資料では、I/O ポートのビット割り付けおよび各ビットの定義についての説明をしています。
当社サポートソフトウェアを使用しない場合や、Windows 環境以外でアプリケーションを作成する場
合に参照してください。
1.1. 本資料中の語句について
以下にご注意ください。
I/O ベースアドレス：
ボードに割り当てられた I/O リソース(I/O の範囲)の最も小さい値で、先頭 I/O アドレスと同じ意味で
す。一般的にボードの I/O アドレスとは、このアドレスを指します。
CH ベースアドレス：
各チャネルに割り当てられた I/O リソース(I/O の範囲)の最も小さい値で、各チャネルの先頭アドレス
と同じ意味です。
2. 製品固有情報
2.1. Vendor ID と Device ID
各製品の固有情報は、以下のとおりです。
Vendor ID： 1221h
Device ID：
Board Name Device ID
COM-1C-LPE 8621h
COM-2C-LPE 8611h
COM-4C-LPE 8601h
COM-8C-LPE 86A1h
Revision ID ：ボード ID の設定スイッチ(SW1)の状態。00h - 0Fh の範囲で反映されます。
上記以外は、PCI Express バス仕様に準拠します。
テクニカルリファレンス
< COM-1C-LPE, COM-2C-LPE, COM-4C-LPE, COM-8C-LPE>
株式会社コンテック
3/9
2017
年
8
月
31
日
3. I/O ポートのビット割り付け
3.1. I/O アドレスマップ一覧
このボードでは、UART 16550 の上位互換品である XR16C2850(EXAR 社)を使用しています。
XR16C2850 の内部レジスタと制御の詳細は、XR16C2850 データシートを参照してください。
・ 入出力ポート
I/O
ベース
D7
D6
D5
D4
D3
D2
D1
D0
アドレス
+0h
～
+7h
チャネル1 レジスタ
+8h
～＋
Fh
チャネル2 レジスタ(*1)
+10h
～
+17h
チャネル3 レジスタ(*1)(*2)
+18h
～
+1Eh
チャネル4 レジスタ(*1)(*2)
+1Fh
割り込みベクタレジスタ
1
+20h
～
+27h
チャネル5 レジスタ(*1)(*2)(*3)
+28h
～＋
2Fh
チャネル6 レジスタ(*1)(*2)(*3)
+30h
～
+37h
チャネル7 レジスタ(*1)(*2)(*3)
+38h
～＋
3Eh
チャネル8 レジスタ(*1)(*2)(*3)
+3Fh
割り込みベクタレジスタ
2
*1 COM-1C-LPE は、チャネル 2 - 8ch(+8h - +1Eh, +20h - +3Fh)は使用不可です。
*2 COM-2C-LPE は、チャネル 3 - 8ch(+10h - +1Eh, +20h - +3Fh)は使用不可です。
*3 COM-4C-LPE は、チャネル 5 - 8ch(+20h - +3Fh)は使用不可です。
図
3.1.
入出力ポート
各ポートへのアクセスはデバイスの仕様上、バイト単位で行ってください。
バイトアクセス以外(ワードアクセスやダブルワードアクセスなど)で、各ポートにアクセスするこ
とはできません。
注意
テクニカルリファレンス
< COM-1C-LPE, COM-2C-LPE, COM-4C-LPE, COM-8C-LPE>
株式会社コンテック
4/9
2017
年
8
月
31
日
3.2. I/O ポート、レジスタ詳細
XR16C2850 内部レジスタは Line Control Register(LCR)に設定する値によりポートマップが変化します。
起動時および LCR bit 7＝0、LCR＝0xBF 以外のとき General Registers が有効になります。
LCR bit 7＝1 のとき Baud Rate Registers が有効になります。
LCR＝0xBF のとき Enhanced Registers が有効になります。
以降の表に記述される各チャネルの”CH ベースアドレス”は、下表のとおりです。
チャネル 1 の CH ベースアドレス I/O ベースアドレス＋0h
チャネル 2 の CH ベースアドレス I/O ベースアドレス＋8h
チャネル 3 の CH ベースアドレス I/O ベースアドレス＋10h
チャネル 4 の CH ベースアドレス I/O ベースアドレス＋18h
チャネル 5 の CH ベースアドレス I/O ベースアドレス＋20h
チャネル 6 の CH ベースアドレス I/O ベースアドレス＋28h
チャネル 7 の CH ベースアドレス I/O ベースアドレス＋30h
チャネル 8 の CH ベースアドレス I/O ベースアドレス＋38h
・入力ポート 1(General Registers)
CH
Base
D7
D6
D5
D4
D3
D2
D1
D0
Address
+0h
Receive Holding Register (RHR)
Data Bit 7
Data Bit 6
Data Bit 5
Data Bit 4
Data Bit 3
Data Bit 2
Data Bit 1
Data Bit 0
+1h
Interrupt Enable Register (IER)
CTS
Interrupt
(*2)
RTS
Interrupt
(*2)
Xoff
Interrupt
(*2)
Sleep
Mode
(*2)
MODEM
Status
Interrupt
Receive
Line
Status
Interrupt
Transmit
Holding
Register
Receive
Holding
Register
+2h
Interrupt Status Register (ISR)
FIFOs
Enable
FIFOs
Enable
RTS-CTS
Change
(*2)
Xoff/Special
Char
(*2)
Int
Priority
Bit 2
Int
Priority
Bit 1
Int
Priority
Bit 0
Int
Status
+3h
Line Control Register (LCR)
Divisor
Latch
Enable
Set
Break
Set
Parity
Even
Parity
Parity
Enable
Stop
Bits
Word
Length
Bit 1
Word
Length
Bit 0
+4h
Modem Control Register (MCR)
Clock
Prescaler
Select
(*2)
IR
Mode
Enable
(*2)
Xon
Any
(*2)
Loop
Back
Enable
-OP2 and
INT
Enable
Out 1
0:INT
Enable
1:INT
Disable
(*1)
-RTS
-DTR
+5h
Line Status Register (LSR)
FIFO
Error
THR&
TSR
Empty
THR
Empty
Break
Interrupt
Framing
Error
Parity
Error
Overrun
Error
Receive
Data
Ready
+6h
Modem Status Register (MSR)
-CD
-RI
-DSR
-CTS
Delta
-CD
Delta
-RI
Delta
-DSR
Delta
-CTS
+7h
Scratch Pad Register (SPR) (*4)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
+7h
FIFO Level Counter (FLVL) (*3)(*4)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
*1 詳細については、割り込み使用方法を参照ください。
*2 このビットは、EFR ビット 4=1 のとき有効になります。
*3 このレジスタは、FCTR ビット 6=1 のとき有効になります。
*4 COM-4C-LPE では、「チャネル 4 の+7h(I/O ベースアドレス+1Fh)」が割り込みベクタレジスタとして
使用されるため、チャネル 4 の Scratch Pad Register と FIFO Level Counter は使用できません。
COM-8C-LPE では「チャネル 4 の+7h(I/O ベースアドレス＋1Fh)」および「チャネル 8 の+7h(I/O ベースアドレス+3Fh)」が
割り込みベクタレジスタとして使われるため、チャネル 4 およびチャネル 8 の Scratch Pad Register, FIFO Level Counter は使用できません。
図
3.2.
入力ポート
(General Registers)
テクニカルリファレンス
< COM-1C-LPE, COM-2C-LPE, COM-4C-LPE, COM-8C-LPE>
株式会社コンテック
5/9
2017
年
8
月
31
日
・入力ポート 2(Baud Rate Registers)
CH
Base
D7
D6
D5
D4
D3
D2
D1
D0
Address
+0h
LSB of Divisor Latch (DLL)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
+1h
MSB of Divisor Latch (DLM)
Bit 15
Bit 14
Bit 13
Bit 12
Bit 11
Bit 10
Bit 9
Bit 8
図
3.3.
入力ポート
(Baud Rate Registers)
・入力ポート 3(Enhanced Registers)
CH
Base
D7
D6
D5
D4
D3
D2
D1
D0
Address
+0h
Trigger Level / FIFO Data Count Register
Trig/FC
Trig/FC
Trig/FC
Trig/FC
Trig/FC
Trig/FC
Trig/FC
Trig/FC
+1h
Feature Control Register (FCTR)
Rx/Tx
Mode
SCPAD
Swap
Trig
Bit 1
Trig
Bit 0
RS485
Auto
control
IrRx
In v.
-RTS
Delay
Bit 1
-RTS
Delay
Bit 0
+2h
Enhanced Feature Register (EFR)
Auto
-CTS
Auto
-RTS
Special
Char,
select
Enable
IER
Bits 4 - 7,
ISR, FCR
Bits 4 - 5,
MCR
Bits 5 - 7
Cont-3
Tx, Rx
Control
Cont-2
Tx, Rx
Control
Cont-1
Tx, Rx
Control
Cont-0
Tx, Rx
Control
+4h
Xon-1 Word
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
+5h
Xon-2 Word
Bit 15
Bit 14
Bit 13
Bit 12
Bit 11
Bit 10
Bit 9
Bit 8
+6h
Xoff-1 Word
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
+7h
Xoff-2 Word (*1)
Bit 15
Bit 14
Bit 13
Bit 12
Bit 11
Bit 10
Bit 9
Bit 8
*1 COM-4C-LPE では、「チャネル 4 の+7h(I/O ベースアドレス+1Fh)」が割り込みベクタレジスタとして使用されるため、チャネル 4 の「Xoff-2 Word」は
使用できません。
COM-8C-LPE では「チャネル 4 の+7h(I/O ベースアドレス+1Fh)」および「チャネル 8 の+7h(I/O ベースアドレス+3Fh)」が割り込みベクタレジスタとして使われる
ため、チャネル 4 およびチャネル 8 の「Xoff-2 Word」は使用できません。
図
3.4.
入力ポート
(Enhanced Registers)
・ 入力ポート 4(割り込みベクタレジスタ)
チャネル 1～4 の割り込みベクタレジスタは「I/O ベースアドレス+1Fh」を、チャネル 5～8 の割り込み
ベクタレジスタは「I/O ベースアドレス+3Fh」を、使用します。
I/O
ベース
D7
D6
D5
D4
D3
D2
D1
D0
アドレス
+1Fh
割り込みベクタレジスタ
1
グローバル
割り込み
(予約)
CH4
割り込み
CH3
割り込み
CH2
割り込み
CH1
割り込み
+3Fh
割り込みベクタレジスタ
2
(予約)
CH8
割り込み
CH7
割り込み
CH6
割り込み
CH5
割り込み
図
3.5.
入力ポート
(
割り込みベクタレジスタ
)
テクニカルリファレンス
< COM-1C-LPE, COM-2C-LPE, COM-4C-LPE, COM-8C-LPE>
株式会社コンテック
6/9
2017
年
8
月
31
日
・出力ポート 1(General Registers)
CH
Base
D7
D6
D5
D4
D3
D2
D1
D0
Address
+0h
Transmit Holding Register (THR)
Data Bit 7
Data Bit 6
Data Bit 5
Data Bit 4
Data Bit 3
Data Bit 2
Data Bit 1
Data Bit 0
+1h
Interrupt Enable Register (IER)
CTS
Interrupt
(*2)
RTS
Interrupt
(*2)
Xoff
Interrupt
(*2)
Sleep
Mode
(*2)
MODEM
Status
Interrupt
Receive
Line
Status
Interrupt
Transmit
Holding
Register
Receive
Holding
Register
+2h
FIFO Control Register (FCR)
RCVR
Trigger
(MSB)
RCVR
Trigger
(LSB)
TX
Trigger
(MSB)
TX
Trigger
(LSB)
DMA
Mode
Select
XMIT
FIFO
Reset
RCVR
FIFO
Reset
FIFO
Enable
+3h
Line Control Register (LCR)
Divisor
Latch
Enable
Set
Break
Set
Parity
Even
Parity
Parity
Enable
Stop
Bits
Word
Length
Bit 1
Word
Length
Bit 0
+4h
Modem Control Register (MCR)
Clock
Prescaler
Select
(*2)
IR
Mode
Enable
(*2)
Xon
Any
(*2)
Loop
Back
Enable
-OP2 and
INT
Enable
Out 1
0:INT
Enable
1:INT
Disable
(*1)
-RTS
-DTR
+5h
(Not Available)
+6h
(Not Available)
+7h
Scratch Pad Register (SPR) (*4)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
+7h
Enhanced Mode Select Registers (EMSR) (*3) (*4)
Reserved
Reserved
RTS Hyst
Bit 3
RTS Hyst
Bit 2
Reserved
Reserved
Alt.RX/TX
FIFO Count
RX/TX
FIFO Count
*1 詳細については、割り込み使用方法を参照ください。
*2 このビットは、EFR ビット 4=1 のとき有効になります。
*3 このレジスタは、FCTR ビット 6=1 のとき有効になります。
*4 COM-4C-LPE では、「チャネル 4 の+7h(I/O ベースアドレス+1Fh)」が割り込みベクタレジスタとして
使用されるため、チャネル 4 の Scratch Pad Register と FIFO Level Counter は使用できません。
COM-8C-LPE では「チャネル 4 の+7h(I/O ベースアドレス＋1Fh)」および「チャネル 8 の+7h(I/O ベースアドレス+3Fh)」が
割り込みベクタレジスタとして使われるため、チャネル 4 およびチャネル 8 の Scratch Pad Register, Enhanced Mode Select Registers は使用できま
せん。
図
3.6.
出力ポート
(General Registers)
・出力ポート 2(Baud Rate Registers)
CH
Base
D7
D6
D5
D4
D3
D2
D1
D0
Address
+0h
LSB of Divisor Latch (DLL)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
+1h
MSB of Divisor Latch (DLM)
Bit 15
Bit 14
Bit 13
Bit 12
Bit 11
Bit 10
Bit 9
Bit 8
図
3.7.
出力ポート
(Baud Rate Registers)
テクニカルリファレンス
< COM-1C-LPE, COM-2C-LPE, COM-4C-LPE, COM-8C-LPE>
株式会社コンテック
7/9
2017
年
8
月
31
日
・出力ポート 3(Enhanced Registers)
CH
Base
D7
D6
D5
D4
D3
D2
D1
D0
Address
+0h
Trigger Level / FIFO Data Count Register
Trig/FC
Trig/FC
Trig/FC
Trig/FC
Trig/FC
Trig/FC
Trig/FC
Trig/FC
+1h
Feature Control Register (FCTR)
Rx/Tx
Mode
SCPAD
Swap
Trig
Bit 1
Trig
Bit 0
RS485
Auto
Control
IrRx
In v.
-RTS
Delay
Bit 1
-RTS
Delay
Bit 0
+2h
Enhanced Feature Register (EFR)
Auto
-CTS
Auto
-RTS
Special
Char,
Select
Enable
IER
Bits 4 - 7,
ISR, FCR
Bits 4 - 5,
MCR
Bits 5 - 7
Cont-3
Tx, Rx
Control
Cont-2
Tx, Rx
Control
Cont-1
Tx, Rx
Control
Cont-0
Tx, Rx
Control
+4h
Xon-1 Word
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
+5h
Xon-2 Word
Bit 15
Bit 14
Bit 13
Bit 12
Bit 11
Bit 10
Bit 9
Bit 8
+6h
Xoff-1 Word
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
+7h
Xoff-2 Word (*1)
Bit 15
Bit 14
Bit 13
Bit 12
Bit 11
Bit 10
Bit 9
Bit 8
*1 COM-4C-LPE では、「チャネル 4 の+7h(I/O ベースアドレス+1Fh)」が割り込みベクタレジスタとして使用されるため、チャネル 4 の
「Xoff-2 Word」は使用できません。
COM-8C-LPE では「チャネル 4 の+7h(I/O ベースアドレス+1Fh)」および「チャネル 8 の+7h(I/O ベースアドレス+3Fh)」が割り込み
ベクタレジスタとして使われるため、チャネル 4 およびチャネル 8 の「Xoff-2 Word」は使用できません。
図
3.8.
出力ポート
(Enhanced Register)
・ 出力ポート 4(割り込みベクタレジスタ)
割り込みベクタレジスタは使用するチャネルに関わらず、「I/O ベースアドレス+1Fh」を使用します。
I/O
ベース
D7
D6
D5
D4
D3
D2
D1
D0
アドレス
+1Fh
割り込みベクタレジスタ
グローバル
割り込み
(予約)
クロック選
択 Bit 1
クロック選
択 Bit 0
図
3.9.
出力ポート
(
割り込みベクタレジスタ
)
テクニカルリファレンス
< COM-1C-LPE, COM-2C-LPE, COM-4C-LPE, COM-8C-LPE>
株式会社コンテック
8/9
2017
年
8
月
31
日
3.3. 割り込みベクタレジスタ
*：COM-1C-LPE は CH2, CH3, CH4, CH5, CH6, CH7, CH8 割り込み使用不可です。
COM-2C-LPE は CH3, CH4 CH5, CH6, CH7, CH8 割り込み使用不可です。
COM-4C-LPE は CH5, CH6, CH7, CH8 割り込み使用不可です。
図
3.10
割り込みベクタレジスタ
●出力ポート
+1Fh
D7
●入力ポート
D0D6 ～D2
D1
(予約)
グローバル割り込み
0：ディセーブル
1：イネーブル
クロック選択
00：クロック0モード(1.8432MHz)
01：クロック1モード(3.6864MHz)
10：クロック2モード(7.3728MHz)
11：クロック3モード(14.7456MHz)
+1Fh
D7 D3 D2 D1 D0
D6 ～D4
(予約)
CH1割り込み
0：割り込みあり
1：割り込みなし
CH2割り込み *
0：割り込みあり
1：割り込みなし
CH3割り込み *
0：割り込みあり
1：割り込みなし
CH4割り込み *
0：割り込みあり
1：割り込みなし
グローバル割り込み
0：イネーブル
1：ディセーブル
+3Fh
D3 D2 D1 D0
D7 ～D4
(予約)
CH5割り込み *
0：割り込みあり
1：割り込みなし
CH6割り込み *
0：割り込みあり
1：割り込みなし
CH7割り込み *
0：割り込みあり
1：割り込みなし
CH8割り込み *
0：割り込みあり
1：割り込みなし
テクニカルリファレンス
< COM-1C-LPE, COM-2C-LPE, COM-4C-LPE, COM-8C-LPE>
株式会社コンテック
9/9
2017
年
8
月
31
日
4. 操作手順
4.1. 割り込み機能
このボードを使用するとき、全チャネルの割り込みは 1 つの割り込み要求ラインだけ受け付けられま
す。個々のチャネルの割り込みは、割り込みが発生すると割り込みベクタレジスタ(IVR)にラッチされ
ます。割り込みを受け付けたとき、割り込みサービスルーチン内でどのチャネルから割り込みが発生
したか、IVR を読み込むことで調べることができます。割り込みサービスを実行後、割り込みサービス
を抜ける前に再度 IVR を読み込み、ペンディングになっている割り込みがないか調べる必要がありま
す。
XR16C2850 はそれ自身で割り込みをイネーブル(使用可能)にするためと、どのチャネルが割り込みを
発生したか見分けるために内部にレジスタを持っています。このレジスタの使用方法については、
EXAR 社から出されている XR16C2850 のデータシートを参照してください。
また、このボードは PCI バスと選択された IRQ ラインをアクティブとするかしないかを決めるグロー
バル割り込みも持っています。
割り込みを使用するにはグローバル割り込みと各チャネルの割り込みをともにイネーブルにします。
グローバル割り込みは IVR の D7 ビット、各チャネルの割り込みはモデムコントロールレジスタ(MCR)
の D2 ビットで設定します。
グローバル割り込み(IVR の D7 ビット) 「0」を書き込み：ディセーブル(電源投入時)
「1」を書き込み：イネーブル
各チャネルの割り込み(MCR の D2 ビット) 「0」を書き込み：イネーブル(電源投入時)
「1」を書き込み：ディセーブル
使用しないチャネルの割り込みはディセーブルにしてください。
図
4.1
割り込み出力制御回路
以上
A-48-102
LYHM232
INTA#
CH1 INT
CH1 MCRのD2ビット
IVR (+1Fhポート)の
D7ビット
※COM-1C-LPEは、1チャネル分のみ
COM-2C-LPEは、2チャネル分のみ
COM-4C-LPEは、4チャネル分のみ
/