テクニカルリファレンス
< COM-1(LPCI)H, COM-2(LPCI)H, COM-4(LPCI)H, COM-8C-LPCI>
株式会社コンテック
年
月
日
3.2. I/O ポート、レジスタ詳細
XR16C2850 内部レジスタは Line Control Register(LCR)に設定する値によりポートマップが変化します。
起動時および LCR bit 7=0、LCR=0xBF 以外のとき General Registers が有効になります。
LCR bit 7=1 のとき Baud Rate Registers が有効になります。
LCR=0xBF のとき Enhanced Registers が有効になります。
以降の表に記述される各チャネルの”CH ベースアドレス”は、下表のとおりです。
チャネル 1 の CH ベースアドレス I/O ベースアドレス+0h
チャネル 2 の CH ベースアドレス I/O ベースアドレス+8h
チャネル 3 の CH ベースアドレス I/O ベースアドレス+10h
チャネル 4 の CH ベースアドレス I/O ベースアドレス+18h
チャネル 5 の CH ベースアドレス I/O ベースアドレス+20h
チャネル 6 の CH ベースアドレス I/O ベースアドレス+28h
チャネル 7 の CH ベースアドレス I/O ベースアドレス+30h
チャネル 8 の CH ベースアドレス I/O ベースアドレス+38h
・入力ポート 1(General Registers)
ベース
アドレス
Receive Holding Register (RHR)
Interrupt Enable Register (IER)
Interrupt
(*2)
Interrupt
(*2)
(*2)
Mode
(*2)
Status
Interrupt
Line
Status
Holding
Register
Holding
Register
Interrupt Status Register (ISR)
Enable
Enable
Flow Ctrl
Char
Priority
Priority
Priority
Status
Line Control Register (LCR)
Latch
Enable
Break
Parity
Parity
Enable
Bits
Length
Bit 1
Length
Bit 0
Modem Control Register (MCR)
Prescaler
Select
(*2)
Mode
Enable
(*2)
Any
(*2)
Back
Enable
INT
Enable
0:INT
Enable
1:INT
Disable
Line Status Register (LSR)
Error
TSR
Empty
Interrupt
Error
Error
Error
Data
Modem Status Register (MSR)
-CD
-RI
-DSR
-CTS
Scratch Pad Register (SPR) (*4)
FIFO Level Counter (FLVL) (*3) (*4)
(*1)詳細については割り込み使用方法を参照してください。
(*2)このビットはEFRビット4=1のとき有効になります。
(*3)このレジスタはFCTRビット6=1のとき有効になります。
(*4)COM-4(LPCI)Hでは「チャネル4の+7h(I/Oベースアドレス+1Fh)」が割り込みベクタレジスタとして
使われるため、チャネル4のScratch Pad Register, FIFO Level Counterは使用できません。
COM-8C-LPCIでは「チャネル4の+7h(I/Oベースアドレス+1Fh)」および「チャネル8の+7h(I/Oベースアドレス+3Fh)」が
割り込みベクタレジスタとして使われるため、チャネル4およびチャネル8のScratch Pad Register, FIFO Level Counterは使用できません。
3.2.
(General Registers)