1. 概述
LPC1111/12/13/14是基于ARM Cortex-M0内核的低成本微控制器系列，可用于现有的8位/16位
的应用，为用户提供高性能、低功耗、易于使用的指令集和存储器地址空间，以及比现有8位/16位
架构更精简的代码量。
LPC1111/12/13/14的工作频率高达50MHz。
LPC1111/12/13/14的外设包括：高达32kB的Flash、8kB的数据存储器、一个Fast-mode Plus
的I
2
C总线接口、一个RS-485/EIA-485通用异步收发器 (UART)、2个支持SSP功能的SPI接口、4个
通用定时器，一个10位ADC，以及多达42个通用I/O引脚。
注意：LPC1111/12/13/14系列包括LPC1100系列（器件尾缀是LPC111x/101/201/301）和
LPC1100L系列（器件尾缀是LPC111x/102/202/302）。LPC1100L包含了对系统功耗进行优化的
Power Profile功能。
2. 功能和特性
系统：
o ARM Cortex-M0 处理器，工作频率最高为 50MHz
o ARM Cortex-M0 处理器，内置嵌套向量中断控制器 (NVIC)
o 串行线调试 (SWD, Serial Wire Debug)
o 系统节拍定时器 (System tick timer)
存储器：
o 32kB (LPC1114)、24kB (LPC1113)、16kB (LPC1112) 或 8kB (LPC1111) 的片内Flash 程
序存储器
o 8kB、4kB或2kB的静态随机访问存储器 SRAM
o 通过片内 Bootloader 软件来实现在系统编程 (ISP) 和在应用编程 (IAP)
数字外围设备：
o 多达42个通用I/O引脚 (GPIO, General Purpose I/O)，带可配置的上拉和下拉电阻
o GPIO引脚可用作边沿或电平触发的中断源
o 一个引脚的最大电流输出驱动能力为 20mA
o Fast-mode plus 模式下，I2C 总线引脚的最大灌电流为 20mA
o 4个通用定时器/计数器，共有4个捕获输入和13个匹配输出
o 可编程的看门狗定时器 (WDT)
模拟外围设备：
o 10位 ADC，在8个引脚之间实现输入多路复用
串行接口：
o 带小数波特率生成器的UART，带有内部FIFO，支持 RS-485 模式
LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器，高达 32KB Flash 和 8 KB
SRAM
Rev. 4 – 2011年2月10日 产品数据手册
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 2
o 2个支持SSP功能的SPI控制器，具有FIFO和多协议功能（只在LQFP48和PLCC44封装上具
有两个SPI接口）
o I2C总线接口支持完整的I2C总线规范和Fast-mode Plus模式，数据速率高达1Mbit/s，具有
多地址识别和监控模式
时钟产生：
o 12MHz内部RC (IRC) 振荡器，精度范围已调节到1%，可用作系统时钟
o 晶体振荡器的工作范围为1MHz~25MHz
o 可编程的看门狗振荡器，频率范围是7.8kHz~1.8MHz
o 锁相环 (PLL, Phase-locked loops) 允许CPU无需使用高频晶体也可工作在最大CPU速率。
时钟可以由系统振荡器或内部RC振荡器提供
o 带分频器的时钟输出功能，可以连接到主振荡器时钟、IRC时钟、CPU时钟和看门狗时钟
功率控制：
o 集成的功率管理单元 (PMU, Power Management Unit) 在睡眠、深度睡眠和深度掉电模式下
将功耗降至最低
o 通过boot ROM中的功率优化功能 Power Profile，只需调用简单的函数即可在给定的应用中
实现性能的优化和功耗的最小化（此功能只限LPC1100L系列产品：LPC111x/102/202/302）
o 3种节能模式：睡眠、深度睡眠和深度掉电
o 处理器可通过专用启动逻辑 (Start Logic) 从深度睡眠模式中唤醒，最多可从13个功能引脚触
发启动逻辑
o 上电复位 (POR)
o 掉电检测 (BOD)，支持四个独立的阈值，可产生中断和强制复位
唯一的设备序列号
单电源供电 (1.8V~3.6V)
提供 LQFP48、PLCC44和HVQFN33几种封装形式
3. 应用
电子测量
照明
警报系统
白色家电
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 3
4. 订购信息
表1 订购信息
器件编号
封装信息
名称
描述
版本
LPC1111FHN33/101
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1111FHN33/102
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1111FHN33/201
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1111FHN33/202
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1112FHN33/101
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1112FHN33/102
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1112FHN33/201
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1112FHN33/202
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1113FHN33/201
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1113FHN33/202
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1113FHN33/301
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1113FHN33/302
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1114FHN33/201
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1114FHN33/202
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1114FHN33/301
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1114FHN33/302
HVQFN33
HVQFN：超薄塑料热增强型扁平封装；无引线；33 个
引脚；裸片尺寸：7×7×0.85mm
n/a
LPC1113FBD48/301
LQFP48
LQFP48：塑料薄型QFP；48 条引线；裸片尺寸：7×7
×1.4mm
sot313-2
LPC1113FBD48/302
LQFP48
LQFP48：塑料薄型QFP；48 条引线；裸片尺寸：7×7
×1.4mm
sot313-2
LPC1114FBD48/301
LQFP48
LQFP48：塑料薄型QFP；48 条引线；裸片尺寸：7×7
×1.4mm
sot313-2
LPC1114FBD48/302
LQFP48
LQFP48：塑料薄型QFP；48 条引线；裸片尺寸：7×7
×1.4mm
sot313-2
LPC1114FA44/301[1]
PLCC44
PLCC44：带引线的塑料芯片载体；44 条引线
sot187-2
LPC1114FA44/302[1]
PLCC44
PLCC44：带引线的塑料芯片载体；44 条引线
sot187-2
[1] 2011年2季度提供样片
4.1 订购选择
表2 订购选择
型号
系列
Flash
SRAM
Power
Profile
UART
RS-485
I2C/Fast+
SPI
ADC通道
封装
LPC1111
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 4
LPC1111FHN33/101
LPC1100
8kB
2kB
无
1
1
1
8
HVQFN33
LPC1111FHN33/102
LPC1100L
8kB
2kB
有
1
1
1
8
HVQFN33
LPC1111FHN33/201
LPC1100
8kB
4kB
无
1
1
1
8
HVQFN33
LPC1111FHN33/202
LPC1100L
8kB
4kB
有
1
1
1
8
HVQFN33
LPC1112
LPC1112FHN33/101
LPC1100
16kB
2kB
无
1
1
1
8
HVQFN33
LPC1112FHN33/102
LPC1100L
16kB
2kB
有
1
1
1
8
HVQFN33
LPC1112FHN33/201
LPC1100
16kB
4kB
无
1
1
1
8
HVQFN33
LPC1112FHN33/202
LPC1100L
16kB
4kB
有
1
1
1
8
HVQFN33
LPC1113
LPC1113FHN33/201
LPC1100
24kB
4kB
无
1
1
1
8
HVQFN33
LPC1113FHN33/202
LPC1100L
24kB
4kB
有
1
1
1
8
HVQFN33
LPC1113FHN33/301
LPC1100
24kB
8kB
无
1
1
1
8
HVQFN33
LPC1113FHN33/302
LPC1100L
24kB
8kB
有
1
1
1
8
HVQFN33
LPC1113FBD48/301
LPC1100
24kB
8kB
无
1
1
2
8
LQFP48
LPC1113FBD48/302
LPC1100L
24kB
8kB
有
1
1
2
8
LQFP48
LPC1114
LPC1114FHN33/201
LPC1100
32kB
4kB
无
1
1
1
8
HVQFN33
LPC1114FHN33/202
LPC1100L
32kB
4kB
有
1
1
1
8
HVQFN33
LPC1114FHN33/301
LPC1100
32kB
8kB
无
1
1
1
8
HVQFN33
LPC1114FHN33/302
LPC1100L
32kB
8kB
有
1
1
1
8
HVQFN33
LPC1114FBD48/301
LPC1100
32kB
8kB
无
1
1
2
8
LQFP48
LPC1114FBD48/302
LPC1100L
32kB
8kB
有
1
1
2
8
LQFP48
LPC1114FA44/301[1]
LPC1100
32kB
8kB
无
1
1
2
8
PLCC44
LPC1114FA44/302[1]
LPC1100L
32kB
8kB
有
1
1
2
8
PLCC44
[1] 2011年2季度提供样片
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 5
5. 系统框图
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 6
6. 引脚信息
6.1 引脚
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 7
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 8
6.2 引脚描述
表3 LPC1113/14引脚描述表（LQFP48封装）
符号
引脚
Start logic
输入
型号
复位状态
[1]
描述
PIO0_0至
PIO0_11
I/O
Port 0——Port 0是12位的IO口，可单独控制每一
位的方向和功能。Port 0引脚的功能选择是通过
IOCONFIG寄存器实现的
RESET /
PIO0_0
3[2]
是
I
I; PU
RESET －外部复位输入：该引脚为低电平时复位
器件，使I/O 端口和外设进入其默认状态，并且处
理器从地址0 开始执行
I/O
PIO0_0－通用数字输入/输出引脚，带10ns干扰
滤波器
PIO0_1/CLKOU
T/
CT32B0_MAT2
4[3]
是
I/O
I; PU
PIO0_1－通用数字输入/输出引脚，在复位时，该
引脚为低电平就启动ISP命令处理程序
O
CLKOUT－时钟输出引脚
O
CT32B0_MAT2－32 位定时器0的匹配输出2
PIO0_2/SSEL0/
CT16B0_CAP0
10[3]
是
I/O
I; PU
PIO0_2－通用数字输入/输出引脚
O
SSEL0－SSP 的从选择
I
CT16B0_CAP0－16 位定时器0 的捕获输入0
PIO0_3
14[3]
是
I/O
I; PU
PIO0_3－通用数字输入/输出引脚
PIO0_4/SCL
15[4]
是
I/O
I; IA
PIO0_4－通用数字输入/输出引脚
I/O
SCL－I2C 总线时钟输入/输出。只有在I/O 配置寄
存器中选择了I2C 快速模式plus，才有高灌电流
PIO0_5/SDA
16[4]
是
I/O
I; IA
PIO0_5－通用数字输入/输出引脚（漏极开路）
I/O
SDA－I2C 总线数据输入/输出。只有在I/O 配置
寄存器中选择了I2C fast mode plus，才有高灌电
流
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 9
PIO0_6//SCK0
22[3]
是
I/O
I; PU
PIO0_6－通用数字输入/输出引脚
I/O
SCK－SSP0 的串行时钟
PIO0_7/ CTS
23[3]
是
I/O
I; PU
PIO0_7－通用数字输入/输出引脚（高电流输出驱
动）
I
CTS －清除UART 以发送到输入
PIO0_8/MISO/
CT16B0_MAT0
27[3]
是
I/O
I; PU
PIO0_8－通用数字输入/输出引脚
I/O
MISO0－SSP0 的主机输入从机输出
O
CT16B0_MAT0－16 位定时器0 的匹配输出0
PIO0_9/MOSI0/
CT16B0_MAT1
28[3]
是
I/O
I; PU
PIO0_9－通用数字输入/输出引脚
I/O
MOSI0－SSP0 的主机输出从机输入
O
CT16B0_MAT1－16 位定时器0 的匹配输出1
SWCLK/PIO0_1
0/
SCK0/CT16B0_
MAT2
29[3]
是
I
I; PU
SWCLK－串行线时钟
I/O
PIO0_10－通用数字输入/输出引脚
I/O
SCK0－SSP0 的串行时钟
O
CT16B0_MAT2－16 位定时器0 的匹配输出2
R/PIO0_11/
AD0/CT32B0_M
AT3
32[5]
是
I
I; PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO0_11－通用数字输入/输出引脚
I
AD0－A/D 转换器，输入0
O
CT32B0_MAT3－32 位定时器0 的匹配输出3
PIO1_0至
PIO1_11
I/O
Port 1——Port 1是12位的IO口，可单独控制每一
位的方向和功能。Port 1引脚的功能选择是通过
IOCONFIG寄存器实现的
R/PIO1_0/
AD1/CT32B1_C
AP0
33[5]
是
I
I; PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO1_0－通用数字输入/输出引脚
I
AD1－A/D 转换器，输入1
I
CT32B1_CAP0－32 位定时器1 的捕获输入0
R /PIO1_1/
AD2/CT32B1_M
AT0
34[5]
否
O
I; PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO1_1－通用数字输入/输出引脚
I
AD2－A/D 转换器，输入2
O
CT32B1_MAT0－32 位定时器1 的匹配输出0
R /PIO1_2/
AD3/CT32B1_M
AT1
35[5]
否
I
I; PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO1_2－通用数字输入/输出引脚
I
AD3－A/D 转换器，输入3
O
CT32B1_MAT1－32 位定时器1 的匹配输出1
SWDIO/PIO1_3/
AD4/
CT32B1_MAT2
39[5]
否
I/O
I; PU
SWDIO－串行线调试输入/输出
I/O
PIO1_3－通用数字输入/输出引脚
I
AD4－A/D 转换器，输入4
O
CT32B1_MAT2－32 位定时器1 的匹配输出2
PIO1_4/AD5/
CT32B1_MAT3/
WAKEUP
40[5]
否
I/O
I; PU
PIO1_4－通用数字输入/输出引脚,带10ns干扰滤
波器
I
AD5－A/D 转换器，输入5
O
CT32B1_MAT3－32 位定时器1 的匹配输出3
I
WAKEUP－从深度掉电模式唤醒的引脚，带20ns
干扰滤波器，为进入深度睡眠模式该引脚从外部
拉高，对出深度睡眠模式应从外部拉低。一个低
电平只持续50ns的脉冲就可以唤醒器件。
PIO1_5/ RTS /
CT32B0_CAP0
45[3]
否
I/O
I; PU
PIO1_5－通用数字输入/输出引脚
O
RTS －UART 请求发送到输出
I
CT32B0_CAP0－32 位定时器0 的捕获输入0
PIO1_6/RXD/
CT32B0_MAT0
46[3]
否
I/O
I; PU
PIO1_6－通用数字输入/输出引脚
I
RXD－UART 的接收器输入
O
CT32B0_MAT0－32 位定时器0 的匹配输出0
PIO1_7/TXD/
CT32B0_MAT1
47[3]
否
I/O
I; PU
PIO1_7－通用数字输入/输出引脚
O
TXD－UART 的发送器输出
O
CT32B0_MAT1－32 位定位器0 的匹配输出1
PIO1_8/CT16B1
9[3]
否
I/O
I; PU
PIO1_8－通用数字输入/输出引脚
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 10
_CAP0
I
CT16B1_CAP0－16 位定位器1 的捕获输入0
PIO1_9/CT16B1
_MAT0
17[3]
否
I/O
I; PU
PIO1_9－通用数字输入/输出引脚
O
CT16B1_MAT0－16 位定时器1 的匹配输出0
PIO1_10/AD6/
CT16B1_MAT1
30[5]
否
I/O
I; PU
PIO1_10－通用数字输入/输出引脚
I
AD6－A/D 转换器，输入6
O
CT16B1_MAT1－16 位定时器1 的匹配输出1
PIO1_11/AD7
42[5]
否
I/O
I; PU
PIO1_11－通用数字输入/输出引脚
I
AD7－A/D 转换器，输入7
PIO2_0至
PIO2_11
I/O
Port 2——Port 2是12位的IO口，可单独控制每一
位的方向和功能。Port 2引脚的功能选择是通过
IOCONFIG寄存器实现的
PIO2_0/ DTR
/.SSEL1
2[3]
否
I/O
I; PU
PIO2_0－通用数字输入/输出引脚
O
DTR －UART 数据终端就绪输出
O
SSEL1－SSP1 的从机选择
PIO2_1/ DSR
/SCK1
13[3]
否
I/O
I; PU
PIO2_1－通用数字输入/输出引脚
I
DSR －UART 数据设置就绪输入
I/O
SCK1－SSSP1 的串行时钟
PIO2_2/ DCD
/MISO1
26[3]
否
I/O
I; PU
PIO2_2－通用数字输入/输出引脚
I
DCD －UART 数据载波检测输入
I/O
MISO1－SSP1 的主机输入从机输出
PIO2_3/ RI
/MOSI1
38[3]
否
I/O
I; PU
PIO2_3－通用数字输入/输出引脚
I
RI －UART 铃响指示器输入
I/O
MOSI1－SSP1 的主机输出从机输入
PIO2_4
19[3]
否
I/O
I; PU
PIO2_4－通用数字输入/输出引脚
PIO2_5
20[3]
否
I/O
I; PU
PIO2_4－通用数字输入/输出引脚
PIO2_6
1[3]
否
I/O
I; PU
PIO2_6－通用数字输入/输出引脚
PIO2_7
11[3]
否
I/O
I; PU
PIO2_7－通用数字输入/输出引脚
PIO2_8
12[3]
否
I/O
I; PU
PIO2_8－通用数字输入/输出引脚
PIO2_9
24[3]
否
I/O
I; PU
PIO2_9－通用数字输入/输出引脚
PIO2_10
25[3]
否
I/O
I; PU
PIO2_10－通用数字输入/输出引脚
PIO2_11/SCK0
31[3]
否
I/O
I; PU
PIO2_11－通用数字输入/输出引脚
I/O
SCK0－SSP0 的串行时钟
PIO3_0至
PIO3_5
I/O
Port 3——Port 3是12位的IO口，可单独控制每一
位的方向和功能。Port 3引脚的功能选择是通过
IOCONFIG寄存器实现的。不存在PIO3_6至
PIO3_11的引脚。
PIO3_0/ DTR
36[3]
否
I/O
I; PU
PIO3_0－通用数字输入/输出引脚
O
DTR －UART 数据终端就绪输出
PIO3_1/ DSR
37[3]
否
I/O
I; PU
PIO3_1－通用数字输入/输出引脚
I
DSR －UART 数据设置就绪输入
PIO3_2/ DCD
43[3]
否
I/O
I; PU
PIO3_2－通用数字输入/输出引脚
I
DCD －UART 数据载波检测输入
PIO3_3/ RI
48[3]
否
I/O
I; PU
PIO3_3－通用数字输入/输出引脚
I
RI －UART 铃响指示器输入
PIO3_4
18[3]
否
I/O
I; PU
PIO3_4－通用数字输入/输出引脚
PIO3_5
21[3]
否
I/O
I; PU
PIO3_5－通用数字输入/输出引脚
VDD
8; 44
I
3.3V 的输入/输出供电电压，供给内部稳压器和
ADC 的3.3 V 电压。也用作ADC 参考电压
XTALIN
6[6]
I
振荡器电路和内部时钟发生器电路的输入。输入
电压必须超过1.8 V
XTALOUT
7[6]
O
振荡器放大器的输出
VSS
5; 41
I
地
[1] 复位后默认功能的引脚状态：I=输入; O=输出; PU=使能内部上拉; IA=未激活，没有使能上拉或下拉。
[2] 见图33关于复位引脚的配置。在深度掉电模式下RESET引脚是不使能的。使用WAKEUP引脚复位和从深度睡眠
模式中唤醒。深度睡眠模式下，该引脚需要外加一个上拉电阻。
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 11
[3] 5V 容差引脚，提供带可配置滞后的上拉/下拉电阻的数字 I/O 功能（见图32）。
[4] I2C 总线引脚符合I2C 标准模式和I2C Fast-mode plus 的I2C 总线规格。
[5] 5V 容差引脚。提供带可配置滞后上拉/下拉电阻和模拟输入（当配置为ADC 输入时）的数字I/O功能，引脚的数
字部分被禁能并且引脚不是5V的容差（见图32）。
[6] 不使用系统振荡器时，XTALIN 和XTALOUT 连接方法如下：XTALIN 可以悬空或接地（接地更好，因为可以减
少噪声干扰），XTALOUT 应该悬空。
表4 LPC1114 引脚描述表（PLCC44 封装）
符号
引脚
Start logic
输入
类型
复位状态[1]
描述
PIO0_0至PIO0_11
I/O
Port 0——Port 0是12位的IO口，可单独控制每一位
的方向和功能。Port 0引脚的功能选择是通过
IOCONFIG寄存器实现的
RESET /PIO0_0
7[2]
是
I
I; PU
RESET －外部复位输入：该引脚为低电平时复位器
件，使I/O 端口和外设进入其默认状态，并且处理器
从地址0 开始执行
I/O
PIO0_0－通用数字输入/输出引脚，带10ns干扰滤
波器
PIO0_1/CLKOUT/
CT32B0_MAT2/
8[3]
是
I/O
I; PU
PIO0_1－通用数字输入/输出引脚，在复位时，该引
脚为
低电平就启动ISP 指令处理
O
CLKOUT－时钟输出引脚
O
CT32B0_MAT2－32 位定时器0 的匹配输出2
PIO0_2/SSEL0/
CT16B0_CAP0
14[3]
是
I/O
I; PU
PIO0_2－通用数字输入/输出引脚
O
SSEL0－SSP0 的从机选择
I
CT16B0_CAP0－16 位定时器0 的捕获输入0
PIO0_3
18[3]
是
I/O
I; PU
PIO0_3－通用数字输入/输出引脚
PIO0_4/SCL
19[4]
是
I/O
I; PU
PIO0_4－通用数字输入/输出引脚（漏极开路）
I/O
SCL－I2C 总线时钟输入/输出。只有在I/O 配置寄存
器中选择了I2C 快速模式plus，才有高灌电流
PIO0_5/SDA
20[4]
是
I/O
I; PU
PIO0_5－通用数字输入/输出引脚（漏极开路）
I/O
SDA－I2C 总线数据输入/输出。只有在I/O 配置寄
存器中选择了I2C 快速模式plus，才有高灌电流
PIO0_6//SCK0
26[3]
是
I/O
I; PU
PIO0_6－通用数字输入/输出引脚
I/O
SCK0－SSP0 的串行时钟
PIO0_7/ CTS
27[3]
是
I/O
I; PU
PIO0_7－通用数字输入/输出引脚（高电流输出驱
动）
I
CTS －清除UART 以发送到输入
PIO0_8/MISO0/
CT16B0_MAT0
31[3]
是
I/O
I; PU
PIO0_8－通用数字输入/输出引脚
I/O
MISO0－SSP0 的主机输入从机输出
O
CT16B0_MAT0－16 位定时器0 的匹配输出0
PIO0_9/MOSI0/
CT16B0_MAT1
32[3]
是
I/O
I; PU
PIO0_9－通用数字输入/输出引脚
I/O
MOSI0－SSP0 的主机输出从机输入
O
CT16B0_MAT1－16 位定时器0 的匹配输出1
SWCLK/PIO0_10/
SCK0/CT16B0_M
AT2
33[3]
是
I
I; PU
SWCLK－串行线时钟
I/O
PIO0_10－通用数字输入/输出引脚
O
SCK0－SSP0 的串行时钟
O
CT16B0_MAT2－16 位定时器0 的匹配输出2
R/PIO0_11/
AD0/CT32B0_MA
T3
36[5]
是
I; PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO0_11－通用数字输入/输出引脚
I
AD0－A/D 转换器，输入0
O
CT32B0_MAT3－32 位定时器0 的匹配输出3
PIO1_0至
PIO1_11
I/O
Port 1——Port 1是12位的IO口，可单独控制每一位
的方向和功能。Port 1引脚的功能选择是通过
IOCONFIG寄存器实现的
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 12
R/PIO1_0/
AD1/CT32B1_CA
P0
37[5]
是
I; PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO1_0－通用数字输入/输出引脚
I
AD1－A/D 转换器，输入1
I
CT32B1_CAP0－32 位定时器1 的捕获输入0
R/PIO1_1/
AD2/CT32B1_MA
T0
38[5]
否
I; PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO1_1－通用数字输入/输出引脚
I
AD2－A/D 转换器，输入2
O
CT32B1_MAT0－32 位定时器1 的匹配输出0
R/PIO1_2/
AD3/CT32B1_MA
T1
39[5]
否
I; PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO1_2－通用数字输入/输出引脚
I
AD3－A/D 转换器，输入3
O
CT32B1_MAT1－32 位定时器1 的匹配输出1
SWDIO/PIO1_3/A
D4/
CT32B1_MAT2
41[5]
否
I/O
I; PU
SWDIO－串行线调试输入/输出
I/O
PIO1_3－通用数字输入/输出引脚
I
AD4－A/D 转换器，输入4
O
CT32B1_MAT2－32 位定时器1 的匹配输出2
PIO1_4/AD5/
CT32B1_MAT3/
WAKEUP
42[5]
否
I/O
I; PU
PIO1_4－通用数字输入/输出引脚, 带10ns干扰滤波
器
I
AD5－A/D 转换器，输入5
O
CT32B1_MAT3－32 位定时器1 的匹配输出3
I
WAKEUP－从深度掉电模式唤醒的引脚，带20ns干
扰滤波器，为进入深度睡眠模式该引脚从外部拉
高，对出深度睡眠模式应从外部拉低。一个低电平
只持续50ns的脉冲就可以唤醒器件。
PIO1_5/ RTS /
CT32B0_CAP0
2[3]
否
I/O
I; PU
PIO1_5－通用数字输入/输出引脚
O
RTS －UART 请求发送到输出
I
CT32B0_CAP0－32 位定时器0 的捕获输入0
PIO1_6/RXD/
CT32B0_MAT0
3[3]
否
I/O
I; PU
PIO1_6－通用数字输入/输出引脚
I
RXD－UART 的接收器输入
O
CT32B0_MAT0－32 位定时器0 的匹配输出0
PIO1_7/TXD/
CT32B0_MAT1
4[3]
否
I/O
I; PU
PIO1_7－通用数字输入/输出引脚
O
TXD－UART 的发送器输出
O
CT32B0_MAT1－32 位定位器0 的匹配输出1
PIO1_8/CT16B1_
CAP0
13[3]
否
I/O
I; PU
PIO1_8－通用数字输入/输出引脚
I
CT16B1_CAP0－16 位定位器1 的捕获输入0
PIO1_9/
CT16B1_MAT0
21[3]
否
I/O
I; PU
PIO1_9－通用数字输入/输出引脚
O
CT16B1_MAT0－16 位定时器1 的匹配输出0
PIO1_10/AD6/
CT16B1_MAT1
34[5]
否
I/O
I; PU
PIO1_10－通用数字输入/输出引脚
I
AD6－A/D 转换器，输入6
O
CT16B1_MAT1－16 位定时器1 的匹配输出1
PIO1_11/AD7
44[5]
否
I/O
I; PU
PIO1_11－通用数字输入/输出引脚
I
AD7－A/D 转换器，输入7
PIO2_0至
PIO2_11
I/O
Port 2——Port 2是12位的IO口，可单独控制每一位
的方向和功能。Port 2引脚的功能选择是通过
IOCONFIG寄存器实现的
PIO2_0/
DTR/SSEL1
6[3]
否
I/O
I; PU
PIO2_0－通用数字输入/输出引脚
O
DTR －UART 数据终端就绪输出
O
SSEL1－SSP1 的从机选择
PIO2_1/ DSR
/SCK1
17[3]
否
I/O
I; PU
PIO2_1－通用数字输入/输出引脚
I
DSR －UART 数据设置就绪输入
I/O
SCK1－SSSP1 的串行时钟
PIO2_2/ DCD
/MISO1
30[3]
否
I/O
I; PU
PIO2_2－通用数字输入/输出引脚
I
DCD －UART 数据载波检测输入
I/O
MISO1－SSP1 的主机输入从机输出
PIO2_3/ RI
/MOSI1
40[3]
否
I/O
I; PU
PIO2_3－通用数字输入/输出引脚
I
RI －UART 铃响指示器输入
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 13
I/O
MOSI1－SSP1 的主机输出从机输入
PIO2_4
23[3]
否
I/O
I; PU
PIO2_4－通用数字输入/输出引脚
PIO2_5
24[3]
否
I/O
I; PU
PIO2_5－通用数字输入/输出引脚
PIO2_6
5[3]
否
I/O
I; PU
PIO2_6－通用数字输入/输出引脚
PIO2_7
15[3]
否
I/O
I; PU
PIO2_7－通用数字输入/输出引脚
PIO2_8
16[3]
否
I/O
I; PU
PIO2_8－通用数字输入/输出引脚
PIO2_9
28[3]
否
I/O
I; PU
PIO2_9－通用数字输入/输出引脚
PIO2_10
29[3]
否
I/O
I; PU
PIO2_10－通用数字输入/输出引脚
PIO2_11/SCK0
35[3]
否
I/O
I; PU
PIO2_11－通用数字输入/输出引脚
I/O
SCK0－SSP0 的串行时钟
PIO3_0至 PIO3_5
I/O
Port 3——Port 3是12位的IO口，可单独控制每一位
的方向和功能。Port 3引脚的功能选择是通过
IOCONFIG寄存器实现的。不存在PIO3_0至
PIO3_3、PIO3_6至 PIO3_11的引脚。
PIO3_4
22[3]
否
I/O
I; PU
PIO3_4－通用数字输入/输出引脚
PIO3_5
25[3]
否
I/O
I; PU
PIO3_5－通用数字输入/输出引脚
VDD
1; 12
I
3.3V 的输入/输出供电电压，供给内部稳压器和
ADC 的3.3 V 电压。也用作ADC 参考电压
XTALIN
10[6]
I
振荡器电路和内部时钟发生器电路的输入。输入电
压必须超过1.8 V
XTALOUT
11[6]
O
振荡器放大器的输出
VSS
9; 43
I
地
[1] 复位后默认功能的引脚状态：I=输入; O =输出; PU =使能内部上拉; IA =未激活，没有使能上拉或下拉。
[2] 见图33关于复位引脚的配置。在深度掉电模式下RESET引脚是不使能的。使用WAKEUP引脚复位和从深度睡眠
模式中唤醒。深度睡眠模式下，该引脚需要外加一个上拉电阻。
[3] 5V 容差引脚，提供带可配置滞后的上拉/下拉电阻的数字I/O 功能（见图32）。
[4] I2C 总线引脚符合I2C 标准模式和I2C Fast-mode plus 的I2C 总线规格。
[5] 5V 容差引脚。提供带可配置滞后上拉/下拉电阻和模拟输入（当配置为ADC 输入时）的数字I/O功能，引脚的数
字部分被禁能并且引脚不是5V的容差（见图32）。
[6] 不使用系统振荡器时，XTALIN 和XTALOUT 连接方法如下：XTALIN 可以悬空或接地（接地更好，因为可以减
少噪声干扰），XTALOUT 应该悬空。
表5 LPC1111/12/13/14 引脚描述表（HVQFN33 封装）
符号
引脚
Start logic
输入
类型
复位状态[1]
描述
PIO0_0至
PIO0_11
I/O
Port 0——Port 0是12位的IO口，可单独控制每一位
的方向和功能。Port 0引脚的功能选择是通过
IOCONFIG寄存器实现的
RESET /PIO0_0
2[2]
是
I
I;PU
RESET －外部复位输入：该引脚为低电平时复位器
件，使I/O 端口和外设进入其默认状态，并且处理器
从地址0 开始执行
I/O
PIO0_0－通用数字输入/输出引脚，带10ns干扰滤波
器
PIO0_1/CLKOUT
/
CT32B0_MAT2/
3[3]
是
I/O
I;PU
PIO0_1－通用数字输入/输出引脚，在复位时，该引
脚为低电平就启动ISP 指令处理
O
CLKOUT－时钟输出引脚
O
CT32B0_MAT2－32 位定时器0 的匹配输出2
PIO0_2/SSEL0/
CT16B0_CAP0
8[3]
是
I/O
I;PU
PIO0_2－通用数字输入/输出引脚
O
SSEL0－SSP0 的从机选择
I
CT16B0_CAP0－16 位定时器0 的捕获输入0
PIO0_3
9[3]
是
I/O
I;PU
PIO0_3－通用数字输入/输出引脚
PIO0_4/SCL
10[4]
是
I/O
I;PU
PIO0_4－通用数字输入/输出引脚
I/O
SCL－I2C 总线时钟输入/输出。只有在I/O 配置寄存
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 14
器中选择了I2C 快速模式plus，才有高灌电流
PIO0_5/SDA
11[4]
是
I/O
I;PU
PIO0_5－通用数字输入/输出引脚（漏极开路）
I/O
SDA－I2C 总线数据输入/输出。只有在I/O 配置寄存
器中选择了I2C 快速模式plus，才有高灌电流（High-
current sink）
PIO0_6//SCK0
15[3]
是
I/O
I;PU
PIO0_6－通用数字输入/输出引脚
I/O
SCK0－SSP0 的串行时钟
PIO0_7/ CTS
16[3]
是
I/O
I;PU
PIO0_7－通用数字输入/输出引脚（高电流输出驱
动）
I
CTS －清除UART 以发送到输入
PIO0_8/MISO0/
CT16B0_MAT0
17[3]
是
I/O
I;PU
PIO0_8－通用数字输入/输出引脚
I/O
MISO0－SSP0 的主机输入从机输出
O
CT16B0_MAT0－16 位定时器0 的匹配输出0
PIO0_9/MOSI0/
CT16B0_MAT1
18[3]
是
I/O
I;PU
PIO0_9－通用数字输入/输出引脚
I/O
MOSI0－SSP0 的主机输出从机输入
O
CT16B0_MAT1－16 位定时器0 的匹配输出1
SWCLK/PIO0_10
/
SCK0/CT16B0_
MAT2
19[3]
是
I
I;PU
SWCLK－串行线时钟
I/O
PIO0_10－通用数字输入/输出引脚
O
SCK0－SSP0 的串行时钟
O
CT16B0_MAT2－16 位定时器0 的匹配输出2
R /PIO0_11/
AD0/CT32B0_M
AT3
21[5]
是
I;PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO0_11－通用数字输入/输出引脚
I
AD0－A/D 转换器，输入0
O
CT32B0_MAT3－32 位定时器0 的匹配输出3
PIO1_0至
PIO1_11
I/O
Port 1——Port 1是12位的IO口，可单独控制每一位
的方向和功能。Port 1引脚的功能选择是通过
IOCONFIG寄存器实现的
R /PIO1_0/
AD1/CT32B1_CA
P0
22[5]
是
I;PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO1_0－通用数字输入/输出引脚
I
AD1－A/D 转换器，输入1
I
CT32B1_CAP0－32 位定时器1 的捕获输入0
R /PIO1_1/
AD2/CT32B1_M
AT0
23[5]
否
I;PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO1_1－通用数字输入/输出引脚
I
I;PU
AD2－A/D 转换器，输入2
O
CT32B1_MAT0－32 位定时器1 的匹配输出0
R /PIO1_2/
AD3/CT32B1_M
AT1
24[5]
否
I;PU
R－保留，在IOCONFIG模块中配置为替换功能
I/O
PIO1_2－通用数字输入/输出引脚
I
AD3－A/D 转换器，输入3
O
CT32B1_MAT1－32 位定时器1 的匹配输出1
SWDIO/PIO1_3/
AD4/CT32B1_M
AT2
25[5]
否
I/O
I;PU
SWDIO－串行线调试输入/输出
I/O
PIO1_3－通用数字输入/输出引脚
I
AD4－A/D 转换器，输入4
O
CT32B1_MAT2－32 位定时器1 的匹配输出2
PIO1_4/AD5/
CT32B1_MAT3/
WAKEUP
26[5]
否
I/O
I;PU
PIO1_4－通用数字输入/输出引脚
I
AD5－A/D 转换器，输入5
O
CT32B1_MAT3－32 位定时器1 的匹配输出3
I
WAKEUP－从深度掉电模式唤醒的引脚，带20ns干
扰滤波器，为进入深度睡眠模式该引脚从外部拉高，
对出深度睡眠模式应从外部拉低。一个低电平只持续
50ns的脉冲就可以唤醒器件。
PIO1_5/ RTS /
CT32B0_CAP0
30[3]
否
I/O
I;PU
PIO1_5－通用数字输入/输出引脚
O
RTS －UART 请求发送到输出
I
CT32B0_CAP0－32 位定时器0 的捕获输入0
PIO1_6/RXD/
CT32B0_MAT0
31[3]
否
I/O
I;PU
PIO1_6－通用数字输入/输出引脚
I
RXD－UART 的接收器输入
O
CT32B0_MAT0－32 位定时器0 的匹配输出0
PIO1_7/TXD/
32[3]
否
I/O
I;PU
PIO1_7－通用数字输入/输出引脚
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 15
CT32B0_MAT1
O
TXD－UART 的发送器输出
O
CT32B0_MAT1－32 位定位器0 的匹配输出1
PIO1_8/
CT16B1_CAP0
7[3]
否
I/O
I;PU
PIO1_8－通用数字输入/输出引脚
I
CT16B1_CAP0－16 位定位器1 的捕获输入0
PIO1_9/
CT16B1_MAT0
12[3]
否
I/O
I;PU
PIO1_9－通用数字输入/输出引脚
O
CT16B1_MAT0－16 位定时器1 的匹配输出0
PIO1_10/AD6/
CT16B1_MAT1
20[5]
否
I/O
I;PU
PIO1_10－通用数字输入/输出引脚
I
AD6－A/D 转换器，输入6
O
CT16B1_MAT1－16 位定时器1 的匹配输出1
PIO1_11/AD7
27[5]
否
I/O
I;PU
PIO1_11－通用数字输入/输出引脚
I
AD7－A/D 转换器，输入7
PIO2_0至
PIO2_11
I/O
Port 2——Port 2是12位的IO口，可单独控制每一位
的方向和功能。Port 2引脚的功能选择是通过
IOCONFIG寄存器实现的。不存在PIO2_1至
PIO2_11的引脚。
PIO2_0/ DTR
1[3]
否
I/O
I;PU
PIO2_0－通用数字输入/输出引脚
O
DTR －UART 数据终端就绪输出
PIO3_0至
PIO3_5
I/O
Port 3——Port 3是12位的IO口，可单独控制每一位
的方向和功能。Port 3引脚的功能选择是通过
IOCONFIG寄存器实现的。不存在PIO3_0，
PIO3_1， PIO3_3、PIO3_6至 PIO3_11的引脚。
PIO3_2
28[3]
否
I/O
I;PU
PIO3_2－通用数字输入/输出引脚
PIO3_4
13[3]
否
I/O
I;PU
PIO3_4－通用数字输入/输出引脚
PIO3_5
14[3]
否
I/O
I;PU
PIO3_5－通用数字输入/输出引脚
VDD
6; 29
I
3.3V 的输入/输出供电电压，供给内部稳压器和ADC
的3.3 V 电压。也用作ADC 参考电压
XTALIN
4[6]
I
振荡器电路和内部时钟发生器电路的输入。输入电压
必须超过1.8 V
XTALOUT
5[6]
O
振荡器放大器的输出
VSS
33
散热引脚，和地相连，
[1] 复位后默认功能的引脚状态：I=输入; O =输出; PU =使能内部上拉; IA =未激活，没有使能上拉或下拉。
[2] 见图33关于复位引脚的配置。在深度掉电模式下RESET引脚是不使能的。使用WAKEUP引脚复位和从深度睡眠
模式中唤醒。深度睡眠模式下，该引脚需要外加一个上拉电阻。
[3] 5V 容差引脚，提供带可配置滞后的上拉/下拉电阻的数字I/O 功能（见图32）。
[4] I2C 总线引脚符合I2C 标准模式和I2C Fast-mode plus 的I2C 总线规格。
[5] 5V 容差引脚。提供带可配置滞后上拉/下拉电阻和模拟输入（当配置为ADC 输入时）的数字I/O功能，引脚的数
字部分被禁能并且引脚不是5V的容差（见图32）。
[6] 不使用系统振荡器时，XTALIN 和XTALOUT 连接方法如下：XTALIN 可以悬空或接地（接地更好，因为可以减
少噪声干扰），XTALOUT 应该悬空。
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 16
7. 功能描述
7.1 ARM Cortex-M0处理器
ARM Cortex-M0处理器是一个通用的32位微处理器，具有高性能和低功耗的特点。
7.2 片上Flash程序存储器
LPC1111/12/13/14拥有32kB (LPC1114)，24kB (LPC1113)，16kB (LPC1112) 或8kB
(LPC1111) 的片上 Flash 存储器。
7.3 片上SRAM
LPC1111/12/13/14 拥有共计2 kB, 4 kB 或 8 kB 片上静态 RAM 存储器。
7.4 存储器映射
LPC1111/12/13/14包含了下图所示的若干不同存储区域。图5展示了复位后从程序入口点开始
整个地址空间的全部映射。其中中断向量区支持地址的重映射。
AHB外设区的大小为 2MB，可分配多达 128个外设。APB 外设区的大小为512KB，可分配多
达 32个外设，任何类型的外设空间的大小都为 16KB，从而简化了每个外设的地址译码。
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 17
7.5 嵌套向量中断控制器 (NVIC, Nested Vectored Interrupt Controller)
嵌套向量中断控制器 (NVIC) 是 Cortex-M0 不可分割的一部分。它与CPU 紧密结合，降低了中
断延时，并能够有效处理即将到来的中断。
7.5.1 特性
可对系统异常和外设中断进行控制
在LPC1111/12/13/14中，NVIC 支持 32个向量中断，包括对GPIO引脚启动Start logic的13
个输入信号的响应
4 个可编程的中断优先级级别，具有硬件优先级屏蔽功能
软件中断生成器。
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 18
7.5.2 中断源
每一个外围设备和嵌套向量中断控制器 (NVIC) 之间只通过一条中断线相连，但可以有多个中
断标志。每个中断标志还可以代表几个中断源。
不论选择什么功能模式，任何GPIO引脚（最多达42个）都可通过编程从而产生由电平、上升
沿、下降沿或双边沿触发的中断。
7.6 IOCONFIG模块
IOCONFIG 模块允许选定的微控制器引脚可完成多种功能。配置寄存器控制多路选择开关来使
能引脚和片上外设之间的连接。
在激活外设功能或使能相应的中断前，必须将外设和相应的引脚相连。如果外设功能没有映射
到相应的引脚，则激活外设功能的操作将被视为未定义的。
7.7 快速通用并行IO口
未和特定外设功能相连的芯片引脚受到GPIO寄存器的控制。GPIO寄存器控制没有连接到特定
外设的引脚。引脚可以被动态配置为输入或输出。可在一个写操作中对多个输出信号进行置位和复
位的操作。
LPC1111/12/13/14使用了GPIO 加速功能：
GPIO寄存器是一个专用的AHB外设，这样就可以实现最快的输入输出时序。
可用一条指令完成整个端口的值的写入。
此外，不论选择什么功能模式，任何GPIO引脚（最多达42个）都可通过编程从而产生由电平、
上升沿、下降沿或双边沿触发的中断。
7.7.1 特性
位电平端口寄存器允许一条指令在一次写操作中实现对任意个数的位进行置位和复位
单个位的方向控制
复位后，所有I/0口默认为带上拉电阻的输入接口，但作为I2C接口的PIO0_4和PIO0_5除外
对于每个GPIO引脚来说，上拉/下拉电阻的配置可以通过IOCONFIG模块编程实现
（PIO0_4和PIO0_5除外）
7.8 UART
LPC1111/12/13/14含有一个UART模块。
支持RS485/9位模式，允许软件地址检测和9位模式下的自动地址检测。
UART包含了一个小数波特率发生器。可以在晶体频率大于2 MHz的任何情况下，达到标准波
特率：如115200 Bd。
7.8.1 特性
最大UART数据位传输率为3.125 MBit/s
16 字节接收和发送 FIFO
寄存器位置符合 16C550 工业标准
接收 FIFO 可在 1、4、8和 14字节时被触发
内置小数波特率发生器，无需特定频率的外部晶振就可涵盖较宽范围的波特率
FIFO控制机制可实现软件流程控制
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 19
支持 RS-458/9位模式
支持modem控制
7.9 SPI 串行I/O 控制器
LQFP48/PLCC44封装的LPC1111/12/13/14器件拥有两个SPI控制器，HVQFN33封装的
LPC1111/12/13/14器件只有一个SPI控制器 (SPI0)。SPI控制器都支持SSP功能。
SPI控制器可控制 SSP、4线 SSI或 Microwire 总线的操作。它可在一条总线上和多个主机或从
机交互。在一次数据传输中，总线上只有一个主机和一个从机进行通信。SPI支持全双工方式传输，
将长度为4位到16 位数据帧由主机发送到从机或由从机发送到主机。在实际应用中，通常情况下只
有一个方向上的数据流包含有意义的数据。
7.9.1 特性
在SSP模式下，最大SPI速率为25Mbit/s（主机模式）或4.17Mbit/s（从机模式）
兼容 Motorola SPI、TI的4线SSI和National Semiconductor的Microwire总线
同步串行通信
主/从操作
8 帧收发FIFO
每帧4到16位
7.10 I2C总线串行IO控制器
LPC1111/12/13/14拥有一个I2C总线控制器。
I2C总线是用于IC器件互联控制的双向总线，它只需要两根连接线：一条串行数据线SDA，一
条串行时钟线SCL。每个器件都通过唯一的地址来识别，并可工作在只接收模式下（如LCD驱动器）
或者作为可以接收和发送信息的传输器（如存储器）。根据芯片被初始化为数据发送方还是只是被
编址，可以确定主机和/或从机处于发送和（或）接收模式。I2C总线是一种多主机总线，可以由连
接到总线上的多个主机控制。
7.10.1 特性
I2C接口是一个与标准 I2C 兼容的带漏极开路引脚的总线接口。I2C总线接口还支持Fast-
mode Plus，最高位速率为1Mbit/s
可配置为主机、从机或主/从机
可编程时钟允许调整 I2C传输速率
主机和从机之间的数据传输是双向的
多主机总线（无核心主节点）
在同时发送的主机之间进行仲裁，而不会破坏总线上的串行数据
串行时钟同步允许具有不同位速率的设备通过一条串行总线进行通信
串行时钟同步用作握手机制以挂起及恢复串行传输
I2C 总线可用于测试和诊断
I2C 总线控制器支持多地址识别和总线监视模式
7.11 10位模数转换器 (ADC)
LPC1111/12/13/14内置一个ADC模块。它是一个8通道10位逐次逼近式模数转换器。
NXP Semiconductors LPC1111/12/13/14
32-位 ARM Cortex-M0 微控制器
法律免责声明适用于本文档所提供的所有信息 © NXP B.V. 2011. 版权所有
产品数据手册 20
7.11.1 特性
10 位逐次逼近式模数转换器
在 8 个引脚间实现输入多路复用
掉电模式
测量范围：0V～VDD
10 位转换时间 ≥2.44μs
一个或多个输入的突发转换模式
转换的启动可来源于由输入引脚跳变或定时器匹配信号触发
每个 A/D 通道的独立结果寄存器，减少了中断开销
7.12 通用外部事件计数器/定时器
LPC1111/12/13/14拥有2个32位和2个16位定时器/计数器。定时器/计数器用来对系统时钟周期
进行计数。可基于四个匹配寄存器，选择在规定的时间内产生中断或执行其他操作。每个定时器/计
数器还包含1个捕获输入，用来在输入信号变化时捕获定时器瞬时值，也可选择产生中断。
7.12.1 特性
一个32位/16位的定时器/计数器，带有一个可编程的32位/16位的预分频器
可工作在计数器模式或定时器模式
每个定时器都有一个捕获通道，可在输入信号跳变时捕捉定时器的瞬时值。捕获事件也可
以产生中断
4个匹配寄存器，允许执行以下操作：
- 匹配时连续工作，在匹配时可选择产生中断
- 在匹配时停止定时器运行，可选择产生中断
- 在匹配时复位定时器，可选择产生中断
有4个与匹配寄存器相对应的外部输出，这些输出具有以下功能：
- 匹配时设为低电平
- 匹配时设为高电平
- 匹配时翻转电平
- 匹配时不执行任何操作
7.13 系统节拍定时器
ARM Cortex-M0含有一个系统节拍定时器(SYSTICK)，用于在固定的时间间隔（一般是10ms）
产生一个专用的SYSTICK异常。
7.14 看门狗定时器
看门狗定时器是用来在一个可选的时间周期内将微控制器复位。
7.14.1 特性
如果没有周期性喂狗，则通过内部方式对芯片复位。产生片内复位（若使能），或只产生
中断
具有调试模式
可通过软件使能，但需要禁止硬件复位或看门狗复位/中断
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
ページが読み込まれています...
-
1
-
2
-
3
-
4
-
5
-
6
-
7
-
8
-
9
-
10
-
11
-
12
-
13
-
14
-
15
-
16
-
17
-
18
-
19
-
20
-
21
-
22
-
23
-
24
-
25
-
26
-
27
-
28
-
29
-
30
-
31
-
32
-
33
-
34
-
35
-
36
-
37
-
38
-
39
-
40
-
41
-
42
-
43
-
44
-
45
-
46
-
47
-
48
-
49
-
50
-
51
-
52
-
53
-
54
-
55
-
56
-
57
-
58
-
59
-
60
その他のドキュメント
-
Dell OpenManage Server Administrator Version 7.4 リファレンスガイド
-
-
-
-
-