Fujitsu 163-0731 ユーザーマニュアル

ブランド: Fujitsu

モデル: 163-0731

タイプ: ユーザーマニュアル

お客様各位

資料に記載された社名の変更について

2008 年 3 月 21 日をもって、富士通の LSI 事業は、富士通マイクロエレクトロニクス株式会社へ

承継されました。

したがいまして、本資料に記載された「富士通」および「富士通株式会社」などの社名は全て

「富士通マイクロエレクトロニクス株式会社」に変更されておりますので、ご理解いただけますよう、

お願い致します。

また、関連資料におきましては、社名以外の内容について変更はございません。

なお、富士通マイクロエレクトロニクス製品に関する詳細は、以下の窓口へお問い合わせくださ

い。

お問い合わせ先

富士通エレクトロニクス株式会社

〒163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル

http://jp.fujitsu.com/fei/

電子デバイス製品に関するお問い合わせは、こちらまで、

0120-198-610

受付時間:平日 9 時～17 時(土・日・祝日, 年末年始を除きます)

携帯電話・PHS からもお問い合わせができます。

※電話番号はお間違えのないよう、お確かめのうえおかけください。

2008 年 3 月 21 日

富士通マイクロエレクトロニクス株式会社

富士通半導体デバイス

MEMORY MANUAL

FRAM ガイドブック

MN05–00009–4

FRAM ガイドブック

富士通株式会社

はじめに

FRAM は , DRAM や SRAM の低電圧・高速ランダムアクセス性能と Flash Memory や EEPROM の

データの不揮発特性を併せ持ちながら , 従来とは異なる記憶方法により低消費電力で動作する記憶媒

体です。

富士通の半導体技術の粋を結集した FRAM は , 無線通信技術や信頼度の高いセキュリティ技術を

使った非接触型スマートカードや新携帯情報機器等の未来の社会インフラやシステムに欠かすこと

のできない理想的なメモリです。

本書の目的と対象読者

本書の目的は , FRAM の概要を理解していただくことです。特に , 技術的な疑問を解決し , DRAM

や Flash Memory などの他の既存メモリとの違いや FRAM がどのようなアプリケーションに適してい

るかを示しています。

また , 製品に関するご質問は , 弊社営業担当部門またはサポート部門へお問い合わせください。

本書の全体構成

本書は以下の 1 章から 7 章により構成されています。

第 1 章　概要

FRAM の概要について記述しています。

第 2 章　技術解説

FRAM の技術面について簡単に解説しています。

第 3 章　富士通の FRAM 製品の紹介

富士通の FRAM 製品の紹介を記述しています。

第 4 章　アプリケーション

FRAM の用途について記述しています。

第 5 章　セキュリティ技術

スマートカードで適用しているセキュリティ技術について記述しています。

第 6 章　顧客サポートについて

FRAM のビジネスモデルについて記述しています。

第 7 章　FRAM グリーン化の取り組み

グリーン化の取り組みについて記述しています。

・本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は当社営業担当部門

にご確認ください。

・本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示した

もので , 実際に使用する機器での動作を保証するものではありません。従いまして , これらを使用

するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する

損害などについては , 当社はその責任を負いません。

・本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権

等の知的財産権やその他の権利の使用権または実施権の許諾を意味するものではありません。

また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を

行うものではありません。従いまして , これらの使用に起因する第三者の知的財産権やその他の

権利の侵害について , 当社はその責任を負いません。

・本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途

に使用されることを意図して設計・製造されています。極めて高度な安全性が要求され , 仮に当該

安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険

性を伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送シ

ステムにおける運行制御 , 生命維持のための医療機器 , 兵器システムにおけるミサイル発射制御

をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用され

るよう設計・製造されたものではありません。したがって , これらの用途にご使用をお考えのお客

様は , 必ず事前に当社営業担当部門までご相談ください。ご相談なく使用されたことにより発生

した損害などについては , 責任を負いかねますのでご了承ください。

・半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人

身事故 , 火災事故 , 社会的な損害を生じさせないよう , お客様は , 装置の冗長設計 , 延焼対策設

計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。

・本資料に記載された製品が , 「外国為替および外国貿易法」に基づき規制されている貨物または技

術に該当する場合には , 本製品を輸出するに際して , 同法に基づく許可が必要となります。

iii

第 1 章　概要 ...................................................................................................................... 1

1.1 FRAM とは？ ..............................................................................................................................2

1.2 FRAM の歴史 ..............................................................................................................................2

1.3 FRAM と他のメモリの特長比較 ..............................................................................................2

1.4 FRAM の構造と強誘電体薄膜材料 ..........................................................................................4

第 2 章　技術解説 ............................................................................................................... 5

2.1 FRAM のセル構造 ...................................................................................................................... 6

2.2 強誘電体材料 .............................................................................................................................. 7

2.3 FRAM のプロセスフロー（CMOS プロセスとの組合せ）...................................................... 9

2.4 セルの動作原理 ........................................................................................................................ 10

2.5 セルへのデータ書込み , 読出し .............................................................................................12

2.6 強誘電体の信頼度 ....................................................................................................................14

第 3 章　富士通の FRAM 製品の紹介 ............................................................................... 15

3.1 FRAM 単体メモリ .....................................................................................................................16

3.2 FRAM 内蔵セキュアプロセッサ ............................................................................................ 17

3.3 FRAM 内蔵スマートカード用 LSI .........................................................................................18

3.4 RFID タグ用 LSI .......................................................................................................................19

3.5 FRAM 内蔵カスタム IC ...........................................................................................................20

第 4 章　アプリケーション ...............................................................................................21

4.1 非接触型スマートカードとは？ ............................................................................................22

4.2 電力電送と RF 技術について ..................................................................................................22

4.3 リーダ / ライタ .........................................................................................................................25

4.4 非接触型スマートカードのマーケット ................................................................................25

4.5 バッテリバックアップについて ............................................................................................26

第 5 章　セキュリティ技術............................................................................................... 27

5.1 セキュリティ ............................................................................................................................28

5.2 楕円曲線暗号方式と RSA 暗号方式について .......................................................................28

第 6 章　顧客サポートについて........................................................................................ 29

6.1 ファーム開発サポート ............................................................................................................30

6.2 チップ供給 ................................................................................................................................30

6.3 COT サポート ............................................................................................................................31

6.4 ウェーハマニュファクチャリングサービス ........................................................................32

第 7 章　FRAM グリーン化の取組み ................................................................................35

7.1 はじめに ....................................................................................................................................36

7.2 富士通の指定有害物質規制の取組み ....................................................................................36

7.3 FRAM の鉛フリー化の取組み ................................................................................................41

7.4 今後の取組み ............................................................................................................................43

参考文献 ..........................................................................................................................................44

第 1 章概要

第 1 章

概要

本章では , FRAM（Ferroelectric RAM）

の概要を解説します。

FRAM の基礎的な知識や他メモリとの違

いについて学ぶことができます。

第 1 章概要

1.1 FRAM とは？

FRAM とは強誘電体薄膜（Ferroelectric film）を利用したメモリです。強誘電体膜は , 外部から印加

した電界によって分極し , 外部電界を取り去っても分極が残る（この分極を残留分極とよびます）特

性があります。この特性を利用した FRAM は , 電源を切ってもデータが消えない性質（この性質を不

揮発性とよびます）が有ります。印加する電界の方向を変えることにより , 強誘電体の分極方向が変

わり , これによってデータを書き換えることができます。分極は , 強誘電体結晶を構成する原子の変

位によって起こる極めて速い現象です。よって , FRAM はデータの読み書きが非常に速い優れたメモ

リです。

1.2 FRAM の歴史

強誘電体の分極電荷で半導体の表面電荷を制御する実験に最初に成功したのは , スタンフォード大

学の Moll 氏と垂井氏です（1963 年発表）。1974 年には , S. Y. Wu 氏等がシリコン上の MOS (Metal

Oxide Si) トランジスタの絶縁物を強誘電体膜で構成したメモリを報告しました。1987 年には Krysalis

社が強誘電体の反転電流を検出する方式を発表しました。MOS トランジスタと強誘電体容量（強誘

電体キャパシタ）を重ねた構造になっています。同様な方式は 1988 年に Ramtron 社において , FRAM

としてはじめて製品化されました。FRAM テクノロジの進展に応じてメモリの容量とその構造も変化

してきました。富士通では , 1999 年から FRAM の量産を開始し , 2003 年 10 月現在 1 億チップ以上を

出荷しています。

1.3 FRAM と他のメモリの特長比較

半導体メモリには , 外部から電源を供給し続けないと記憶データが消えてしまう揮発性メモリと外

部電源を切っても記憶データを保持できる不揮発性メモリの 2 種類に大きく分けることができます。

揮発性メモリには DRAM (Dynamic Random Access Memory) や SRAM (Static Random Access Memory)

があります。DRAM は , 安価なメモリですが , データを保持するために常にデータの書換え（リフ

レッシュ）動作が必要です。そのため , 大容量を必要とするシステムに適しています。SRAM は , 高

速に読み書きができ , リフレッシュ動作が不要ですが , DRAM よりも大きな面積が必要です。このた

め , 比較的小 / 中容量向きで , MPU (Micro Processing Unit) やシステムに組み込まれて使用されていま

す。SRAM の中には , 電源が切れている時や不意の電源切断に対応するため , 後述の EEPROM

(Electronically Erasable and Programmable Read Only Memory) でデータをバックアップする NVRAM

(Non-volatile RAM

) や , 電池で電源をバックアップする BBSRAM (Battery Back-up SRAM) もあります。

不揮発性メモリには, 読出し専用の ROM (Read Only Memory)と , データの書換えが随時可能な RAM

(Random Access Memory) があります。さらに , ROM はデータを書換え可能なものと不可能なものに

分類できます。書換え不可能な ROM の代表には MASK ROM があります。MASK ROM は , 一般にそ

の製造工程でデータが書き込まれて出荷されます。書込み可能なROMには, EEPROMやFlash Memory

があります。これらのメモリでは , ユーザがデータを書き込む場合が一般的です。一方 , 不揮発性の

RAM には , 前述の NVRAM や BBSRAM がありますが , これらは 2 種類のメモリの組合わせや , 電池

でバックアップするなど , 見かけ上の不揮発性メモリです。 FRAM は , これ自体でRAM としても ROM

としても機能する理想的なメモリです。

FRAM と他メモリの特長比較について表 1.1 に示します。

第 1 章概要

表 1.1　FRAM と他メモリの特長比較

2T/2C: 2 トランジスタ /2 キャパシタ

1T/1C: 1 トランジスタ /1 キャパシタ

6T/4C: 6 トランジスタ /4 キャパシタ

1T: 1 トランジスタ

2T: 2 トランジスタ

6T: 6 トランジスタ

4T+2R: 4 トランジスタ＋ 2 負荷素子

*1 : FRAM - 書換え回数 : 読出しの場合は , 破壊読出しになるため , 読出しと再書込みの合計回数。

*2 : Flash Memory - 書換えサイクル : チップ内部でのプリプログラミング時間を除く。

*3 : EPROM - 紫外線消去 : 2537 Å の紫外線 , 照射量 −10 ～ 15 Ws/cm

, 15 ～ 20 分

*4 : バッテリバックアップタイプ SRAM を前提とした時間。

項目

FRAM

2T/2C,

1T/1C

型

FRAM

SRAM

型

EEPROM

Flash

Memory

EPROM MASK ROM DRAM SRAM

データ保持不揮発不揮発不揮発不揮発不揮発不揮発揮発揮発

データ保持期間 10 年 10 年 10 年 10 年 10 年無限大

−

1 年

（電池駆動）

セル構成

2T/2C,

1T/1C

6T4C 2T 1T 1T 1T 1T/1C

4T+2R

読出し時間

110 ns

SRAM と

同等

200 ns <120 ns <150 ns <120 ns 70 ns

70 ～ 85 ns

書込み電圧

3.3 V 3.3 V

20 V

( 内部昇圧 )

12 V

( 内部昇圧 )

12 V

( 内部昇圧 )

不要

3.3 V 3.3 V

データの

書換え

方法重ね書き重ね書き

消去あるい

は書込み

消去あるい

は書込み

書込みと

紫外線消

去の組み

合わせ

不可

(

工程書込み）

重ね書き重ね書き

サイ

クル

180 ns

SRAM と

同等

10 ms

(

バイト単位）

1 s *

(

セクタ単位）

書込み *

− 70 ns

70 ～ 85 ns

データの消去動作不要不要

必要

（バイト消去）

必要

（セクタ消去）

必要

（紫外線消去）

0.5 ms

(

バイト単位）

不可不要

書換え回数

PZT:10

～ 10

SBT:>10

無限大

100,000 100,000 100

不可無限大無限大

データ保持電流不要不要不要不要不要不要必要必要

待機時電流

5 μA

SRAM と

同等

20 μA 5 μA 100 μA 30 μA 1000 μA 7 μA

読出し動作時電流

4 mA

SRAM と

同等

5 mA 12 mA 40 mA 40 mA 80 mA 40 mA

書込み動作時電流

4 mA

SRAM と

同等

8 mA 35 mA 40 mA − 80 mA 40 mA

第 1 章概要

1.4 FRAM の構造と強誘電体薄膜材料

現在 FRAM で使用されている強誘電体膜には , PZT (Pb(Zr,Ti)O3), SBT (SrBi2Ta2O9) などが知られて

います。PZT は , 圧電素子としてプリンタなどに広く使われ , 古くからその性質が知られており , ま

た分極量が大きいことから量産性に優れた材料の一つです。一方 , SBT は最近 FRAM への応用が研究

開発され始めた強誘電体材料で , 分極量は小さいですが , 書換え可能回数が比較的多いといわれてい

ます。

メモリセルの回路構成は , 信頼性の高い 2 トランジスタ 2 キャパシタ（2T/2C）方式 , 高集積化が可

能な 1 トランジスタ 1 キャパシタ（1T/1C）方式があります。これらは , 比較的容量の大きい FRAM

を構成する場合に用いられます。また , SRAM 回路に強誘電体キャパシタを組み込んで不揮発性にし

た 6 トランジスタ 4 キャパシタ方式 (6T/4C) の FRAM もあります。これは , 富士通が世界に先駆けて

製品化したものです。この 6T/4C FRAM は面積が大きくなりますが , SRAM と同等の速度で動作させ

ることができます。さらに , トランジスタのゲート部分に強誘電体薄膜を用いる 1 トランジスタ

(1T)

方式の FRAMも開発中です。これは , 極めて積化の高い FRAM が実現できることが期待されています。

第 2 章技術解説

第 2 章

技術解説

本章は , FRAM（Ferroelectric RAM）の

技術について簡単に解説しています。

FRAM の基礎的な技術について学ぶこと

ができます。

第 2 章技術解説

2.1 FRAM のセル構造

強誘電体膜を不揮発性メモリセルとして集積化した構造の代表的なものには, 大きく 2 種類, (1) 1T/

1C 型（2T/2C 型）, (2) MFSFET 型があります。現在製品化という点で先行しているのは , 2T/2C 型

FRAM 方式です。

(1) 1T/1C 型（2T/2C 型）： 1 Transistor/1Capacitor (2Tr/2Cap)

この構造は DRAM セルと同様 , データを保持する蓄積容量 (C) と , それにアクセスするトランジス

タ (T) で構成されます。DRAM セルとの違いは , 蓄積容量の材料が , シリコン酸化膜やシリコン窒化

膜といった常誘電体に替わって , 強誘電体で構成される点にあります。したがって , このセル構造を

持つ FRAM の技術は , DRAM セル技術との類似性が非常に高く , 比較的容易に集積化が可能となりま

す。

セル情報の読出しは , セルに電圧を印加したときの分極量の変化に伴う分極電流を読む方式（詳細

は「2.5 セルへのデータ書込み , 読出し」を参照）となります。したがって , 必然的にセル情報は読出

しサイクルごとに壊れる破壊読出しとなり , 同一サイクル内での再書込みが必要となります。

(2) MFSFET 型： Metal Ferroelectric Semiconductor FET

この構造はゲート酸化膜をシリコン酸化膜から強誘電体膜に替えることにより実現できます。セル

への書込みは , ゲート電極と基板間に電圧を印加し , 強誘電体膜を分極反転させ , その分極方向によ

りトランジスタの閾値が変化することを利用します。所定のゲート電圧を印加した時 , 分極方向に応

じたドレイン電流の大小として , セル情報を取り出すことが可能となり , EEPROM や Flash Memory の

設計技術との整合性が高くなります。また , 非破壊読出しが可能な点とセル面積が小さくなる点が ,

この方式の大きな特長としてあげられます。

しかし , シリコン基板と強誘電体界面での結晶不整合などの問題から , トランジスタの閾値を安定

して制御することが難しく , また強誘電体膜の特性劣化が著しいため , 不揮発性が失われてしまい , 製

品化には至っていません。これら問題点を解決するため , フローティングゲート上に強誘電体膜を成

長させる MFMIS (Metal Ferroelectric Metal Insulator Semiconductor) も提案されていますが , 電圧分割に

よる分極量低下などの困難が伴い , 加えて集積化が難しいといった問題点もあり , 今後の課題となっ

ています。

第 2 章技術解説

2.2 強誘電体材料

■ ペロブスカイト構造と PZT

多くの強誘電体は化学式 ABO3 で表され , 中央付近に小さいほうの金属元素を含んだ酸素八面体の

構造をしています。ABO

3 型の強誘電体結晶はペロブスカイト型 , イルメナイト型 , タングステンブロ

ンズ型に分類されます。FRAM の電荷蓄積用の候補にあがっている強誘電体のほとんどは , 図 2.1 に

示すようなペロブスカイトに属します。正方晶系のペロブスカイト構造では , 立方格子の一つの（001）

方向に格子が伸び , 他の 2 方向には縮みます。伸びた方向では , 正イオン (A, B), 負イオンと価電子の

変位に基づき , 正と負の電荷の重心が分離しており , 自発双極子モーメントが生じています。この自

発双極子モーメントの単位あたりの大きさが自発分極 (C/cm

) です。伸びた方向が c 軸 <001> 方向で

あり , 縮んだ方向が a 軸 <100> と b 軸 <010> 方向です。自発分極は c 軸の方向に現れます。

図 2.1　ペロブスカイト構造

代表的な強誘電体材料はペロブスカイト構造の PZT です。PZT は PbZrO3 と PbTiO3 の固溶体であ

るところから , 各々の陽イオンの頭文字をとって , 一般に PZT と呼称されています。PZT 材料の特長

として , 各種イオン（La など）の添加により , その材料特性が大きく変化することが上げられます。

ペロブスカイト型化合物 PZT: Pb(Zr,Ti)O3 の結晶構造を図 2.2 に示します。

図 2.2　PZT (Pb (Zr,Ti)O3) 結晶構造

::O: AB

(100)

(001)

(010)

:Zr/Ti:O:Pb

第 2 章技術解説

■ 他の強誘電体材料

FRAM用の強誘電体薄膜キャパシタ材料としては , これまで PZT の研究が最も多く行われてきまし

た。これは , PZT が大きな残留分極値（2Pr）を有している上に , 比較的容易に強誘電性が得られるこ

とや FRAM として用いるのに適当な抗電界値（Ec）を持っているためです。これに対して , Bi 層状

化合物である SBT: SrBi

2Ta2O9 は , Ec が小さく , 薄膜化による動作電圧の低減が可能な上に , 10

回の

分極反転後も疲労がほとんど見られないという特長があります。

SBT の結晶構造を図 2.3 に示します。

図 2.3　SBT (SrBi2Ta 2O9) 結晶構造

:Sr :Bi :Ta :O

第 2 章技術解説

2.3 FRAM のプロセスフロー（CMOS プロセスとの組合せ）

FRAM のメモリセル断面図とプロセスフローの概略を図 2.4 に示します。まず始めに , 通常の CMOS

プロセスで , トランジスタを形成します。その後 , SiN, SiO2 を堆積させます。次に , FRAM 特有のプ

ロセスで , 下部電極と上部電極で強誘電体を挟みキャパシタを形成し , トランジスタのプラグと強誘

電体キャパシタを結線します。最後に通常の CMOS ロジックデバイスと同等の配線やカバー膜プロ

セスへと進みます。

以上のようなプロセスフローから FRAM プロセスの最大の特長は , CMOS ロジックプロセスとの

相性が良く , CMOS プロセスを大きく変更せずに FRAM キャパシタを搭載できます。

図 2.4　FRAM のメモリセル断面図とプロセスフロー

CMOS

FRAM

CMOS

FRAM

➀

➁

第 2 章技術解説

2.4 セルの動作原理

FRAM は , 強誘電体材料を使用し , 強誘電体のもつ分極現象を利用したメモリです。FRAM セルの

動作原理を理解するには , 強誘電体の特性 , すなわち分極電荷量 Q の電圧依存が示すヒステリシス特

性と強誘電体キャパシタの分極状態とを対応させて見ていくことが基本となります。

強誘電体キャパシタに印加する電圧を Vf, 上部電極に対して下部電極の電位が高くなる方向をプラ

ス（+）にとれば , ヒステリシス曲線と強誘電体キャパシタに蓄積される電荷との関係を図「ヒステ

リシス曲線と強誘電体キャパシタの分極状態」に示します。

図 2.5 において , ヒステリシス曲線上の 6 点 , すなわち Vf = 0 V で残留分極量 +/−Pr をもつ分極状態

の異なる A, D 点 , Vf = +/−vc で分極量が 0 になる B, E 点 , および Vf = +/−Vcc の C, F 点について , 各

点での強誘電体キャパシタの状態を示しています。

ここで , 電圧を 0 V → +Vcc, 0 V → −Vcc へ印加していくと , 分極状態は , A 点→ B 点→ C 点 , D 点

→ E 点→ F 点へと , それぞれの点を結ぶ曲線を描きながら分極状態が変化していきます。一方 , 電圧

を +Vcc → 0 V, −Vcc → 0 V へ印加した場合のそれぞれの分極状態は , C 点→ D 点 , F 点→ A 点へと変

化しますが , 分極方向は反転せず分極量のみわずかに減少します。C, F 点での分極量をそれぞれ Qs,

−Qs とし , この点を飽和分極量といいます。

これらの強誘電体特性をメモリに適応させるには , 二つの分極状態を "0", "1" に対応させて , 上向き

の分極量を "0", 下向きの分極量を "1" とします。また , 強誘電体キャパシタに印加する電圧を 0 V（電

源をオフ状態）にすると分極状態は , 図 2.5 のようなヒステリシス曲線での D, A 点 , すなわち , 残留

分極量 +Pr,

−Pr となりデータの保持が可能となります。

図 2.5　ヒステリシス曲線と強誘電体キャパシタの分極状態

OFF

-Pr

−Vc

−Qs

−Vcc

+Vc

+Vcc

+Pr

Vf [V]

Q [µC/cm

]

A("1")

+Pr

−Pr

D("0")

+Vc

Vcc

−Qs

+Vcc

−−−

−−−−−−−−

+++

−−−−−−−−

−−

++++ ++++

++ ++

−−−−−−−−−−

+++++ +++++

−

−− −−++++ ++++

+++++ +++++

−−

−−−−−−−−−−

+++

++++++ −−−

−−−

電圧を 0 → +Vc → +Vcc → 0 → −Vc → −Vcc → 0 と変化させていった場合の強誘電体の分極量の変遷を表しています。

第 2 章技術解説

■ リラクゼーション（緩和）特性

ここまで強誘電体キャパシタのヒステリシス特性は , 時間依存を無視して , 滑らかで連続する曲線

として描いてきましたが , 実際は図 2.6 に示すような曲線が観測されます。すなわち , Vf = 0 V の残留

分極点から , 時間依存で A’ → A, または D' → D のように分極量の落ち込みが観測されます。これは ,

リテンション特性が長時間レンジでの Q の劣化であるのに対して , 短時間での Q の減少としてみるこ

とができます。このことは , ヒステリシス特性は , D' → C → D' または A' → F → A' の軌跡を描かず ,

時間に依存して D → C → D' → D または A → F → A' → A のように描くことを示しています。

図 2.6　ヒステリシス曲線

A ("1")

+Pr

−Pr

+Vcc

−Vcc

Vf [V]

D ("0")

+vc

−vc

Q [ µC /cm

]

ページが読み込まれています...

Fujitsu 163-0731 ユーザーマニュアル

ブランド: Fujitsu

モデル: 163-0731

タイプ: ユーザーマニュアル

PDFをダウンロードします

報告

Fujitsu 163-0731 ユーザーマニュアル

Fujitsu 163-0731 ユーザーマニュアル

その他のドキュメント